CN108074610B - 阻变存储装置及其读取电路和方法 - Google Patents

阻变存储装置及其读取电路和方法 Download PDF

Info

Publication number
CN108074610B
CN108074610B CN201710555856.9A CN201710555856A CN108074610B CN 108074610 B CN108074610 B CN 108074610B CN 201710555856 A CN201710555856 A CN 201710555856A CN 108074610 B CN108074610 B CN 108074610B
Authority
CN
China
Prior art keywords
read
memory cell
resistance change
word line
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710555856.9A
Other languages
English (en)
Other versions
CN108074610A (zh
Inventor
郑想勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108074610A publication Critical patent/CN108074610A/zh
Application granted granted Critical
Publication of CN108074610B publication Critical patent/CN108074610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

根据实施例的阻变存储装置可以包括存储单元阵列和读取电路。存储单元阵列可以包括耦接在多个字线和多个位线之间的多个阻变存储单元。在检测流过选中的阻变存储单元的电流量之前，读取电路可以在预设的第一时间段内将与选中的阻变存储单元耦接的字线耦接到第一接地电压供应端子。在读取操作中，读取电路可以在预设的第二时间段内将与选中的阻变存储单元耦接的位线耦接到电源电压供应端子。

Description

阻变存储装置及其读取电路和方法
相关申请的交叉引用
本申请要求2016年11月18日在韩国知识产权局提交的申请号为10-2016-0153873的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体集成电路，更具体地，涉及一种阻变存储装置及其读取电路。
背景技术
近来，阻变存储装置已经被认为是具有实现向消费者提供低成本、高速、低功耗的非易失性随机存取存储器的目标的潜力的下一代存储装置。
阻变存储装置可以包括具有在其间接受数据储存材料层的一对电极。阻变存储装置可以通过改变数据储存材料层的电阻状态而在逻辑高状态和逻辑低状态之间电切换。
作为阻变存储装置的示例之一的相变随机存取存储器(PRAM)可以包括访问元件和由相变材料构成的数据储存材料层。当在字线和位线之间施加预设电压以将数据写入(编程)在PRAM中时，写入电流可以被施加到数据储存材料层以改变数据储存材料层的电阻状态。
可以使用电压感测方法、电流感测方法等来读取储存在PRAM中的数据。
当通过使用电流感测方法来读取数据时，数据比特位的逻辑电平可以基于流过存储单元的电流量来确定，该存储单元由存储单元的两个端子之间的电势差导通。
读取操作速度和读取裕量可以用作确定阻变存储装置的性能的因素。
发明内容
在本公开的实施例中，阻变存储装置可以包括存储单元阵列和读取电路。存储单元阵列可以包括耦接在多个字线和多个位线之间的多个阻变存储单元。在检测流过选中的阻变存储单元的电流量之前，读取电路可以在预设的第一时间段内将与选中的阻变存储单元耦接的字线耦接到第一接地电压供应端子。在读取操作中，读取电路可以在预设的第二时间段内将与选中的阻变存储单元耦接的位线耦接到电源电压供应端子。
在本公开的实施例中，用于阻变存储装置的读取电路可以包括读取单元。在检测流过选中的阻变存储单元的电流量之前，读取单元可以在预设的第一时间段内将与选中的阻变存储单元耦接的字线耦接到第一接地电压供应端子。在读取操作中，读取单元可以在预设的第二时间段内将与选中的阻变存储单元耦接的位线耦接到电源电压供应端子。
在本公开的实施例中，用于阻变存储装置的读取方法可以包括响应于读取命令，在预设的第一时间段内将与选中的阻变存储单元耦接的字线耦接到第一接地电压供应端子。读取方法可以包括在预设的第二时间段内将与选中的阻变存储单元耦接的位线耦接到电源电压供应端子。读取方法可以包括检测流过选中的阻变存储单元的电流量。
下面在题为“具体实施方式”的部分中描述这些和其他特征、方面以及实施例。
附图说明
从以下结合附图的详细描述中将更清楚地理解本公开的主题的上述和其它方面、特征和优点，其中：
图1是图示根据本公开的实施例的阻变存储装置的示例的配置图；
图2是图示根据本公开的实施例的读取电路的示例的配置图；
图3是图示根据本公开的实施例的读取电路的示例的电路图；
图4是解释根据本公开的实施例的阻变存储装置的读取操作的示例的时序图；
图5是图示根据本公开的实施例的基于温度的控制电路的示例的配置图；以及
图6至图10是图示根据本公开的实施例的电子装置的示例的配置图。
具体实施方式
将参照附图更详细地描述本发明的各种实施例。附图是各种实施例(和中间结构)的示意图。由此，可以预期作为例如制造技术和/或公差的结果的来自图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文所示的特定配置和特定形状，而是可以包括不脱离如所附权利要求所限定的本发明的精神和范围的配置和形状的偏差。
本文将参照本发明的理想化实施例的横截面和/或平面图来描述本发明。然而，本发明的实施例不应被解释为限制本发明的概念。尽管将示出和描述本发明的一些实施例，但是本领域普通技术人员将会理解，在不脱离本发明的原理和精神的情况下，可以在这些实施例中做出改变。
图1是图示根据本公开的实施例的阻变存储装置的示例的配置图。
参考图1，根据实施例的阻变存储装置10可以包括控制器110、存储单元阵列120、行选择电路130、列选择电路140以及读取电路150。
控制器110可以响应于从外部装置或主机输入的写入命令而允许将数据写入存储单元阵列120中。控制器110可以响应于从外部装置或主机输入的读取命令而允许从存储单元阵列120读取数据。
存储单元阵列120可以包括耦接在多个字线WL0至WLm和多个位线BL0至BLn之间的多个阻变存储单元MC。
阻变存储单元MC可以是，例如PRAM单元。在实施例中，阻变存储单元MC可以包括耦接在字线WL和位线BL之间的数据储存节点SN和访问元件AD。
在实施例中，数据储存节点SN可以包含相变材料。访问元件AD可以从诸如二极管、水平晶体管、垂直晶体管以及双向阈值开关(OTS)元件的开关元件中选择，但是访问元件不限于此。
在实施例中，存储单元阵列120可以具有交叉点阵列结构。交叉点阵列结构可以指通过将多个下电极(位线或字线)和多个上电极(字线或位线)布置为彼此交叉并耦接到包括数据储存节点SN和访问元件AD的存储单元MC而形成的结构。这里，存储单元MC可以电耦接到下电极和上电极彼此耦接的节点。
由此，每个阻变存储单元MC可以具有耦接到下电极之一的端子以及耦接到上电极之一的另一个端子。阻变存储单元MC可以在施加到其两个端子的电压之间的电平差比预设电平大时被导通，而在电平差比预设电平小时被关断。
行选择单元130可以基于行地址来选择多个字线WL0至WLm之中要访问的字线WL。
列选择电路140可以基于列地址来选择多个位线BL0至BLn之中要访问的位线BL。
可以通过将由行选择电路130选择的字线WL电耦接到由列选择电路140选择的位线BL来访问存储单元MC。读取电路150可以通过全局字线GWL和全局位线GBL耦接到选中的字线WL和选中的位线BL。
读取电路150可以响应于由控制器110提供的控制信号而从存储单元阵列120读取数据。
在实施例中，在存储单元MC根据在读取操作期间提供的字线选择信号电连接到字线WL之后，在字线WL处的电压电平开始下降时，读取电路150可以在第一时间段内将字线WL处的电压高速下降到第一接地电压VBB电平。在字线WL的电压下降之后，在存储单元MC根据位线选择信号耦接到位线BL之前，读取电路150可以在第二时间段内将位线BL的电压高速升高到电源电压VPP电平。在该示例中，电源电压VPP电平可以是通过电压泵送电路(未示出)产生的泵送电压电平，第一接地电压VBB电平可以是负电压电平。
因为字线WL的电压电平和位线BL的电压电平被控制以高速达到目标电平，因此导通存储单元MC所需的时间可能会缩短。因此，根据实施例的阻变存储装置10可以以更快的速度来执行读取操作，从而提高其读取裕量。
图2是图示根据实施例的读取电路的示例的配置图。
参考图2，根据实施例的读取电路150可以包括初始化电路210、第一感测电压提供电路220、第一使能电路230、第一过驱动电路240、第二感测电压提供电路250、第二使能电路260、第二过驱动电路270以及感测电路280。
初始化电路210可以耦接在存储单元MC的两个端子(例如，位线BL和字线WL)之间。在读取操作开始之前，选中的存储单元MC的端子之间的电压可以具有预设电压电平(例如，第二接地电压VSS电平)。这里，选中的存储单元MC的端子之间的电压可以由初始化电路210来预设。
第一感测电压提供电路220可以是将预设电压电平(例如，第一读取电压VBBRD电平)提供给全局字线GWL的电压供应。
第一使能电路230可以响应于字线选择信号READWL和字线预充电信号SA_PCGWL来将施加到全局字线GWL的电压提供给字线WL。
第一过驱动电路240可以响应于第一过驱动信号VBBRD_OD而允许全局字线GWL的电压电平高速下降到预设电压电平(例如，第一接地电压VBB电平)。
在实施例中，当字线WL的电压电平响应于字线选择信号READWL和字线预充电信号SA_PCGWL而开始高速下降到第一读取电压VBBRD电平时，第一过驱动信号VBBRD_OD可以被使能，然后可以在预设的第一时间段内保持使能。例如，可以从控制器110提供第一过驱动信号VBBRD_OD。
第二感测电压提供电路250可以是将具有预设电压电平的电压(例如，具有第二读取电压VREAD电平的电压)提供给全局位线GBL的电压供应。
第二使能电路260可以响应于位线选择信号READ和感测放大器使能信号SA_EN来将施加到全局位线GBL的电压提供给位线BL。
第二过驱动电路270可以响应于第二过驱动信号VREAD_OD来将全局位线GBL的电压电平高速升高到预设电压电平，例如电源电压VPP电平。
在实施例中，第二过驱动信号VREAD_OD可以在字线WL的电压电平通过第一过驱动电路240高速下降之后的预设时间点处被使能，然后可以在预设第二时间段内保持使能，直到第二读取电压VREAD响应于位线选择信号READ和感测放大器使能信号SA_EN而被施加到位线BL。例如，可以从控制器110提供第二过驱动信号VREAD_OD。
在选中的存储单元MC通过选中的存储单元MC的两个端子之间的电压差而被导通之后，感测电路280可以通过感测流过选中的存储单元MC的电流量来产生感测数据SA_OUT。
在实施例中，第一接地电压VBB可以是负电压，并且可以具有比第二接地电压VSS更低的电平。
当存储单元在存储单元MC的两个端子之间的电势差成为特定电平或在特定电平以上时而被导通之后，可以执行对存储单元MC的读取操作。在该示例中，可以通过迅速降低并升高选中的存储单元MC耦接到的字线WL和位线BL的电压电平来缩短导通选中的存储单元MC所需的时间。因此，根据实施例的读取电路150可以以更快的速度执行读取操作并且提高其读取裕量，并且因此可以为阻变存储装置提供更好的性能。
图3是图示根据实施例的读取电路的示例的电路图。
参考图3，根据实施例的读取电路150-1的初始化电路210可以包括第一下拉电路211和第二下拉电路213。
第一下拉电路211可以响应于初始化信号PULLDWN来将位线BL的电压电平设置为第二接地电压VSS电平。第二下拉电路213可以响应于反相初始化信号PULLDWNB来将字线WL的电压电平设置为第二接地电压VSS电平。
在读取操作开始之前，存储单元MC的两个端子之间的电压可以通过初始化电路210维持在第二接地电压VSS电平。
第一感测电压提供电路220可以包括第一电压源221。第一电压源221可以是将第一读取电压VBBRD提供给全局字线GWL的电压供应。
第一使能电路230可以包括串联耦接在字线WL和全局字线GWL之间的第一开关元件至第三开关元件。
第一开关元件231和第二开关元件233可以响应于字线选择信号READWL而被驱动。
第三开关元件235可以响应于字线预充电信号SA_PCGWL而被驱动，并且可以通过第一开关元件231和第二开关元件233来将施加到全局字线GWL的电压传输到字线WL。
第一过驱动电路240可以包括开关元件241，该开关元件241响应于第一过驱动信号VBBRD_OD而被驱动，并且耦接在全局字线GWL和用于第一接地电压VBB的供应端子之间。第一过驱动电路240的驱动可以降低全局字线GWL的电压电平，并且可以最终将字线WL的电压电平高速降低到第一接地电压VBB的电平。
第二感测电压提供电路250可以包括第二电压源251。
第二电压源251可以被配置为供应第二读取电压VREAD。
第二使能电路260可以包括第一开关元件至第三开关元件261、263和265。
第一开关元件261可以响应于感测放大器使能信号SA_EN来将从第二电压源251提供的第二读取电压VREAD传输到全局位线GBL。
第二开关元件263可以响应于反相位线选择信号READB来传输施加到全局位线GBL的电压。第三开关元件265可以响应于位线选择信号READ来将从第二开关元件263提供的电压提供给位线BL。
第二过驱动电路270可以包括开关元件271，该开关元件271响应于第二过驱动信号VREAD_OD而被驱动，并且耦接在用于电源电压VPP的供应端子和全局位线GBL之间。第二过驱动电路270的驱动可以增加全局位线GBL的电压电平，并且可以最终将位线BL的电压电平高速增加到电源电压VPP的电平。
感测电路280可以包括电流吸收(sinking)电路2810和输出电路2820。
电流吸收电路2810可以吸收由用作感测节点的字线WL两端的电压感应出的电流。
在实施例中，电流吸收电路2810可以包括电流源2811、镜像电路2813和2815以及驱动电路2817。
电流源2811可以在读取操作中提供参考电流。
镜像电路2813和2815可以将从电流源2811提供的参考电流“镜像”到全局字线GWL侧。
驱动电路2817可以控制是否激活电流吸收电路2810。在实施例中，驱动电路2817可以是响应于字线预充电信号SA_PCGWL而被驱动的开关元件，但是本公开不限于此。
输出电路2820可以响应于字线WL的电压电平来感测储存在选中的存储单元MC中的数据。
输出电路2820可以包括驱动电路2821和2823、电流量感测电路2825和2827以及放大电路2829。
驱动电路2821和2823可以响应于感测使能信号SA_ENWL和反相感测使能信号SA_ENWLB来控制是否激活输出电路2820。
电流量感测电路2825和2827可以基于施加到字线WL和全局字线GWL的电压电平来感测流过存储单元MC的电流量。
放大电路2829可以根据电流量感测电路2825和2827的感测结果来产生感测数据SA_OUT。
图3所示的读取电路150-1仅仅是示例，并且能够在读取操作实质上被执行之前对字线WL和位线BL执行过驱动并且能够通过电流感测方法来读取存储单元MC的数据内容的任意电路可以被用作读取电路。
图4是图示根据实施例的阻变存储装置的读取操作的示例的时序图。
在读取操作开始之前，第二接地电压VSS可以通过响应于初始化信号PULLDWN和反相初始化信号PULLDWNB而被驱动的初始化电路210来施加到作为存储单元MC的端子的字线WL和位线BL。
字线选择信号READWL和字线预充电信号SA_PCGWL可以与读取命令一起被施加，然后字线WL的电压电平可以通过第一使能电路230开始下降到第一读取电压VBBRD电平。
第一过驱动电路240可以在字线选择信号READWL和字线预充电信号SA_PCGWL被使能的时间点处通过第一过驱动信号VBBRD_OD来驱动。因此，全局字线GWL的电压电平可以下降，并且最终字线WL的电压电平可以高速下降到第一接地电压VBB电平。第一过驱动信号VBBRD_OD可以在预设时间段内保持使能。因此，字线WL的电压电平可以高速达到目标电平，例如第一读取电压VBBRD电平。
在感测放大器使能信号SA_EN被使能之前，可以通过在预设时间段内使能第二过驱动信号VREAD_OD来驱动第二过驱动电路270。全局位线GBL的电压电平可以增加，并且最终位线BL的电压电平可以高速增加到第二读取电压VREAD电平。因此，存储单元MC的两个端子之间的电势差可以等于或大于预设电平，并且存储单元MC可以导通。
例如，在第二过驱动信号VREAD_OD被禁止之后，位线选择信号READ、反相位线选择信号READB以及感测放大器使能信号SA_EN可以被使能。在另一个示例中，第二过驱动信号VREAD_OD可以被禁止，并且同时位线选择信号READ、反相位线信号READB以及感测放大器使能信号SA_EN可以被使能。因此，可以通过感测电路280来感测存储单元MC的数据内容。
在该示例中，在读取操作中，外部电源电压VPP和VBB可以在预设时间段内被施加到位线和字线，以高速感应出位线和字线之间的电势差。
因此，位线和字线的电压电平可以高速达到目标电平，因此可以以更快的速度执行读取操作并且提高读取裕量。
阻变存储装置10中的操作特性可以根据温度而变化。阻变存储装置10的读取状态可以根据温度而变化，并且将在下面描述。
图5是图示根据实施例的基于温度的控制电路的示例的配置图。
图5所示的基于温度的控制电路160可以被包括在例如图1所示的阻变存储装置10中。
基于温度的控制电路160可以包括温度传感器161、电压转换电路163以及信号发生电路165。
温度传感器161可以通过检测阻变存储装置10的操作温度来输出多比特位温度码TCODE<0:n>。在实施例中，温度传感器161可以被安装在阻变存储装置10的内部或外部。
电压转换电路163可以响应于温度码TCODE<0:n>来产生第一读取电压VBBRD和第二读取电压VREAD。
电压转换电路163可以包括第一电压转换电路1631和第二电压转换电路1633。第一电压转换电路1631可以接收第一接地电压VBB并且基于温度码TCODE<0:n>来产生第一读取电压VBBRD。第二电压转换电路1633可以接收电源电压VPP并且基于温度码TCODE<0:n>来产生第二读取电压VREAD。
在电压转换电路163中产生的第一读取电压VBBRD和第二读取电压VREAD可以被提供给图2和图3所示的读取电路150和150-1。
信号发生电路165可以响应于温度码TCODE<0:n>来产生第一过驱动信号VBBRD_OD和第二过驱动信号VREAD_OD。
信号发生电路165可以包括基于温度码TCODE<0:n>来产生第一过驱动信号VBBRD_OD的第一信号发生电路1651以及基于温度码TCODE<0:n>来产生第二过驱动信号VREAD_OD的第二信号发生电路1653。
使能维持时间，例如第一过驱动信号VBBRD_OD和第二过驱动信号VREAD_OD的使能时段可以基于温度码TCODE<0:n>来确定。
因此，随着在根据本实施例的阻变存储装置10中读取电压VBBRD和VREAD根据周围温度的变化而适应性地改变，用于字线和位线的过驱动时间也可以与读取电压VBBRD和VREAD成比例地改变。
图6至图10是图示根据各种实施例的电子装置的示例的配置图。
图6是图示根据实施例的作为电子装置的处理器的示例的配置图。
参考图6，处理器30可以包括控制器310、算术运算单元320、储存单元330和高速缓冲存储单元340。
控制器310可以控制处理器30的整体操作。例如，控制器310可以从外部装置接收诸如命令和/或数据的信号，并且可以解码命令以及对数据执行输入、输出或处理。
算术运算单元320可以根据控制器310中命令的解码结果来执行若干算术运算。算术运算单元320可以包括至少一个算术与逻辑单元(ALU)，但本公开不限于此。
储存单元330可以用作寄存器，并且可以将数据储存在处理器30中。储存单元330可以包括数据寄存器、地址寄存器、浮点寄存器以及其他各种寄存器。储存单元330可以储存在算术运算单元320中运算的数据的地址、根据运算结果的数据的地址以及在算术运算单元320中要处理的数据的地址。
储存单元330可以包括阻变存储装置，并且例如，储存单元330可以具有与如图1所示的阻变存储装置相同的配置。因此，在读取操作开始之前，储存单元330可以在读取操作中高速设置字线和位线的电压。
高速缓冲存储单元340可以用作暂时储存空间。
图6所示的处理器30可以是电子装置的中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、应用处理器(AP)等。
图7和图8是图示根据本技术精神的各种实施例的作为电子装置的数据处理系统的示例的配置图。
图7所示的数据处理系统40可以包括处理器410、接口420、主存储装置430和辅助存储装置440。
数据处理系统40可以执行输入、处理、输出、通信、储存等以执行用于数据处理的一系列操作，并且可以是诸如计算机服务器、个人便携式终端、便携式电脑、网络平板电脑、无线终端、移动通信终端、数字内容播放器、照相机、卫星导航系统、摄像机、磁带录音机、远程信息处理设备、音频/视频(AV)系统或智能电视(TV)的电子装置。
在实施例中，数据处理系统40可以是数据储存装置。数据处理系统40可以是诸如硬盘、光驱动器、固态盘或数字化通用盘(DVD)的盘类型装置，或诸如通用串行总线(USB)存储器、安全数字(SD)卡、记忆棒、智能媒体卡、内部/外部多媒体卡或紧凑型闪存卡的卡类型装置。
处理器410可以通过接口420来控制主存储装置430和外部装置之间的数据交换，并且处理器410可以控制诸如对通过接口420从外部装置输入的命令的解码以及储存在系统中的数据的运算或比较的整体操作。
接口420可以提供命令和数据可在外部装置和数据处理系统40之间交换的环境。接口420根据数据处理系统40的应用环境可以为包括输入装置(例如，键盘、小键盘、鼠标、语音识别装置等)和输出装置(例如，显示器、扬声器等)的人机接口装置或者卡接口装置或盘接口装置(例如，集成驱动电路(IDE)、小型计算机系统接口(SCSI)、串行高级技术附件(SATA)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)等)。
主存储装置430可以储存数据处理系统40的操作所需的应用程序、控制信号、数据等，并且可以用作可以传输和运行来自辅助存储装置440的程序或数据的储存空间。可以使用非易失性存储装置来实现主存储装置430。
辅助存储装置440可以是用于储存程序代码、数据等的空间，并且可以是高容量存储装置。例如，可以使用非易失性存储装置来实现辅助存储装置440。
主存储装置430和辅助存储装置440可以由阻变存储装置构成，并且例如，主存储装置430和辅助存储装置440可以具有与如图1所示的阻变存储装置相同的配置。因此，在读取操作开始之前，主存储装置430和辅助存储装置440可以在读取操作中高速设置字线和位线的电压。
图8所示的数据处理系统50可以包括存储器控制器510和非易失性存储装置520。
存储器控制器510可以响应于来自主机的请求而访问非易失性存储装置520。存储器控制器510可以包括处理器511、工作存储器513、主机接口515以及存储器接口517。
处理器511可以控制存储器控制器510的整体操作。工作存储器513可以储存存储器控制器510的操作所需的应用程序、数据、控制信号等。
主机接口515可以执行用于主机与存储器控制器510之间的数据和控制信号交换的协议转换，并且存储器接口517可以执行用于存储控制器510和非易失性存储装置520之间的数据和控制信号交换的协议转换。
在实施例中，非易失性存储装置520和/或工作存储器513可以由阻变存储装置构成，并且例如，非易失性存储装置520和/或工作存储器513可以具有与如图1所示的阻变存储装置相同的配置。因此，在读取操作开始之前，非易失性存储装置520和/或工作存储器513可以在读取操作中高速设置字线和位线的电压。
图8所示的数据处理系统50可以用作便携式电子装置的内部/外部存储卡或盘装置。数据处理系统50可以用作图像处理器和其他应用芯片组。
图9和图10是图示根据本技术精神的各种实施例的电子装置的其他示例的配置图。
图9所示的电子装置60可以包括处理器601、存储器控制器603、非易失性存储装置605、输入/输出(I/O)装置607以及功能模块600。
存储器控制器603可以根据处理器601的控制来控制非易失性存储装置605的数据处理操作，例如写入操作、读取操作等。
可以根据处理器601和存储器控制器603的控制来通过I/O装置607输出写入非易失性存储装置605中的数据。例如，I/O装置607可以包括显示装置、扬声器装置等。
在实施例中，非易失性存储装置605可以包括阻变存储装置，并且例如，非易失性存储装置605可以具有与如图1所示的阻变存储装置相同的配置。因此，在实质的读取操作开始之前，非易失性存储装置605可以在读取操作中高速设置字线和位线的电压。
I/O装置607还可以包括输入装置，并且I/O装置607可以通过输入装置来输入用于控制处理器601的操作的控制信号或在处理器601中要处理的数据。
在实施例中，可以用处理器601的一部分或与处理器601分离的芯片组来实现存储器控制器603。
功能模块600可以是可以执行根据图9所示的电子装置60的应用示例来选择的功能的模块，并且图9中示出了作为功能模块600的示例的通信模块609和图像传感器611。
通信模块609可以提供将电子装置60耦接到有线通信网络或无线通信网络以交换数据和控制信号的通信环境。
图像传感器611可以将光学图像转换成数字图像信号，并且将数字图像信号传输到处理器601和存储器控制器603。
当功能模块600包括通信模块609时，图9的电子装置60可以是诸如无线通信终端的便携式通信装置。当功能模块600可以包括图像传感器611时，电子装置60可以是数字照相机、数字摄像机或与数字照相机和数字摄像机中的任意一个附接的电子装置(例如，个人电脑(PC)、膝上型电脑、移动通信终端等)。
电子装置60还可以包括通信模块609和图像传感器611两者。
图10所示的电子装置70可以包括卡接口701、存储器控制器703以及非易失性存储装置705。
图10是图示用作存储卡或智能卡的电子装置70的示图，并且图10所示的电子装置70可以是PC卡、多媒体卡、嵌入式多媒体卡、安全数字卡以及通用串行总线(USB)驱动器中的一个。
卡接口701可以根据主机的协议来对主机和存储器控制器703之间的数据交换执行交互。在实施例中，卡接口701可以指可以支持主机中使用的协议的硬件、安装在硬件中支持主机中使用的协议的的软件或信号传输方法。
存储器控制器703可以控制非易失性存储装置705和卡接口701之间的数据交换。
非易失性存储装置705可以包括阻变存储装置，并且例如，非易失性存储装置705可以具有与如图1所示的阻变存储装置相同的配置。因此，在读取操作开始之前，非易失性存储装置705可以在读取操作中高速设置字线和位线的电压。
本发明的上述实施例意在说明本发明而非限制本发明。各种替代方案和等同物是可能的。本发明不受本文所述的实施例的限制。本发明也不限于任何特定类型的半导体器件。鉴于本公开，其它添加、删减或修改是显而易见的，并且意在落入所附权利要求的范围内。

Claims (20)

1.一种阻变存储装置，包括：
存储单元阵列，包括耦接在多个字线和多个位线之间的多个阻变存储单元；以及
读取电路，被配置为在检测流过选中的阻变存储单元的电流量之前，在预设的第一时间段内将与选中的阻变存储单元耦接的字线耦接到第一接地电压供应端子；在读取操作中，读取电路在预设的第二时间段内将与选中的阻变存储单元耦接的位线耦接到电源电压供应端子。
2.如权利要求1所述的阻变存储装置，其中，读取电路包括第一过驱动电路，所述第一过驱动电路被配置为当选中的阻变存储单元电耦接到所述字线时，响应于在读取操作中提供的字线选择信号，在第一时间段内将所述字线耦接到第一接地电压供应端子。
3.如权利要求2所述的阻变存储装置，其中，读取电路被配置为包括第二过驱动电路，所述第二过驱动电路被配置为在选中的阻变存储单元电耦接到所述位线之前，响应于在读取操作中提供的位线选择信号，在第二时间段内将所述位线耦接到电源电压供应端子。
4.如权利要求1所述的阻变存储装置，其中，读取电路被配置为在选中的阻变存储单元通过将第一读取电压施加到字线且将第二读取电压施加到位线而导通之后，感测流过选中的阻变存储单元的电流量。
5.如权利要求1所述的阻变存储装置，其中，第一接地电压具有负电压电平。
6.如权利要求1所述的阻变存储装置，其中，电源电压具有泵送电压电平。
7.如权利要求1所述的阻变存储装置，还包括：
温度传感器，被配置为基于阻变存储装置的操作温度来产生温度码；
电压转换电路，被配置为基于温度码来产生读取电压；以及
信号发生电路，被配置为产生基于温度码确定的被使能第一时间段的第一过驱动信号以及基于温度码确定的被使能第二时间段的第二过驱动信号。
8.一种用于阻变存储装置的读取电路，包括：
读取单元，被配置为在检测流过选中的阻变存储单元的电流量之前，在预设的第一时间段内将与选中的阻变存储单元耦接的字线耦接到第一接地电压供应端子；在读取操作中，读取单元在预设的第二时间段内将与选中的阻变存储单元耦接的位线耦接到电源电压供应端子。
9.如权利要求8所述的读取电路，其中，读取单元包括第一过驱动电路，所述第一过驱动电路被配置为当选中的阻变存储单元电耦接到所述字线时，响应于在读取操作中提供的字线选择信号，在第一时间段内将所述字线耦接到第一接地电压供应端子。
10.如权利要求9所述的读取电路，其中，读取单元被配置为包括第二过驱动电路，所述第二过驱动电路被配置为在选中的阻变存储单元电耦接到所述位线之前，响应于在读取操作中提供的位线选择信号，在第二时间段内将所述位线耦接到电源电压供应端子。
11.如权利要求8所述的读取电路，其中，读取单元被配置为在选中的阻变存储单元通过将第一读取电压施加到字线且将第二读取电压施加到位线而导通之后，感测流过选中的阻变存储单元的电流量。
12.如权利要求8所述的读取电路，其中，第一接地电压具有负电压电平。
13.如权利要求8所述的读取电路，其中，电源电压具有泵送电压电平。
14.如权利要求8所述的读取电路，其中，第一时间段和第二时间段基于阻变存储装置的操作温度来设置。
15.一种用于阻变存储装置的读取方法，所述方法包括：
响应于读取命令，在预设的第一时间段内将与选中的阻变存储单元耦接的字线耦接到第一接地电压供应端子；
在预设的第二时间段内将与选中的阻变存储单元耦接的位线耦接到电源电压供应端子；以及
检测流过选中的阻变存储单元的电流量。
16.如权利要求15所述的方法，其中，将所述字线耦接到第一接地电压供应端子的步骤包括：当选中的阻变存储单元电耦接到所述字线时，响应字线选择信号，在预设的第一时间段内将所述字线耦接到第一接地电压供应端子。
17.如权利要求15所述的方法，其中，将所述位线耦接到电源电压供应端子的步骤包括：在选中的阻变存储单元电耦接到所述位线之前，响应于位线选择信号，在预设的第二时间段内将所述位线耦接到电源电压供应端子。
18.如权利要求15所述的方法，其中，第一接地电压具有负电压电平。
19.如权利要求15所述的方法，其中，电源电压具有泵送电压电平。
20.如权利要求15所述的方法，其中，第一时间段和第二时间段基于阻变存储装置的操作温度来设置。
CN201710555856.9A 2016-11-18 2017-07-10 阻变存储装置及其读取电路和方法 Active CN108074610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0153873 2016-11-18
KR1020160153873A KR102645776B1 (ko) 2016-11-18 2016-11-18 저항성 메모리 장치, 이를 위한 리드 회로 및 방법

Publications (2)

Publication Number Publication Date
CN108074610A CN108074610A (zh) 2018-05-25
CN108074610B true CN108074610B (zh) 2021-06-18

Family

ID=61598684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710555856.9A Active CN108074610B (zh) 2016-11-18 2017-07-10 阻变存储装置及其读取电路和方法

Country Status (3)

Country Link
US (1) US9922710B1 (zh)
KR (1) KR102645776B1 (zh)
CN (1) CN108074610B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383685B (zh) * 2018-12-27 2022-04-01 华邦电子股份有限公司 用于执行存储器操作的可变电阻式存储器装置与方法
CN109905115B (zh) * 2019-02-27 2020-08-04 华中科技大学 一种可逆逻辑电路及其操作方法
KR20200120788A (ko) * 2019-04-11 2020-10-22 에스케이하이닉스 주식회사 저항 변화 메모리 장치
KR102239740B1 (ko) * 2020-02-10 2021-04-12 인천대학교 산학협력단 상변화 메모리 장치에서의 데이터 리드 동작 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757076A (zh) * 2002-06-28 2006-04-05 飞思卡尔半导体公司 具有电隔离的读写电路的mram结构
CN101542632A (zh) * 2007-06-01 2009-09-23 松下电器产业株式会社 电阻变化型存储装置
CN102119424A (zh) * 2009-04-15 2011-07-06 松下电器产业株式会社 电阻变化型非易失性存储装置
CN102918600A (zh) * 2011-05-31 2013-02-06 松下电器产业株式会社 电阻变化型非易失性存储装置
CN103165180A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 阻变存储装置
US9208873B2 (en) * 2013-03-05 2015-12-08 Sandisk 3D Llc Non-volatile storage system biasing conditions for standby and first read
CN105244058A (zh) * 2014-07-07 2016-01-13 科洛斯巴股份有限公司 使用选择器器件保持特性的非易失性存储器器件感测方法
CN105895152A (zh) * 2016-04-01 2016-08-24 北京大学 一种基于单相导通存储单元的存储阵列读取方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1624459A1 (en) 2004-08-03 2006-02-08 STMicroelectronics S.r.l. Nonvolatile phase change memory device and biasing method therefor
JP4251576B2 (ja) * 2006-07-28 2009-04-08 シャープ株式会社 不揮発性半導体記憶装置
KR100940265B1 (ko) * 2007-10-31 2010-02-04 주식회사 하이닉스반도체 센스앰프 전원공급 회로
JP5222619B2 (ja) * 2008-05-02 2013-06-26 株式会社日立製作所 半導体装置
KR101053532B1 (ko) * 2009-09-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치 및 비트라인 감지증폭회로 구동방법
KR20110059124A (ko) 2009-11-27 2011-06-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 위한 서브 워드라인 드라이버
JP2012069216A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
US9202566B2 (en) * 2013-04-05 2015-12-01 Sandisk 3D Llc Vertical cross point reram forming method
KR102264207B1 (ko) * 2014-08-27 2021-06-14 삼성전자주식회사 프리차지 제어 신호 발생기 및 그를 구비한 반도체 메모리 장치
KR101753366B1 (ko) * 2014-10-29 2017-07-03 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9361976B2 (en) * 2014-11-12 2016-06-07 Sandisk Technologies Inc. Sense amplifier including a single-transistor amplifier and level shifter and methods therefor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757076A (zh) * 2002-06-28 2006-04-05 飞思卡尔半导体公司 具有电隔离的读写电路的mram结构
CN101542632A (zh) * 2007-06-01 2009-09-23 松下电器产业株式会社 电阻变化型存储装置
CN102119424A (zh) * 2009-04-15 2011-07-06 松下电器产业株式会社 电阻变化型非易失性存储装置
CN102918600A (zh) * 2011-05-31 2013-02-06 松下电器产业株式会社 电阻变化型非易失性存储装置
CN103165180A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 阻变存储装置
US9208873B2 (en) * 2013-03-05 2015-12-08 Sandisk 3D Llc Non-volatile storage system biasing conditions for standby and first read
CN105244058A (zh) * 2014-07-07 2016-01-13 科洛斯巴股份有限公司 使用选择器器件保持特性的非易失性存储器器件感测方法
CN105895152A (zh) * 2016-04-01 2016-08-24 北京大学 一种基于单相导通存储单元的存储阵列读取方法

Also Published As

Publication number Publication date
KR20180056090A (ko) 2018-05-28
US9922710B1 (en) 2018-03-20
KR102645776B1 (ko) 2024-03-11
CN108074610A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
CN107799133B (zh) 感测放大器、存储装置及包括其的系统
US10008262B2 (en) Memory and electronic device including the same
CN107093454B (zh) 阻变存储装置和用于阻变存储装置的电压发生电路
CN108074610B (zh) 阻变存储装置及其读取电路和方法
KR102515463B1 (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
CN107958684B (zh) 电压调节器及具有其的阻变存储装置
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
KR102555454B1 (ko) 디스터번스를 방지하는 반도체 메모리 장치
KR20200127752A (ko) 전자 장치 및 전자 장치의 동작 방법
KR20210010755A (ko) 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
CN110838311B (zh) 半导体存储器装置及其操作方法
CN111883194A (zh) 电子设备以及操作电子设备的方法
TWI736650B (zh) 半導體記憶裝置及其操作方法
US9984748B1 (en) Electronic device and method for reading data stored in resistive memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea