CN103165180A - 阻变存储装置 - Google Patents

Abstract

本发明提供一种阻变存储装置，包括感测电压发生单元和存储器单元。感测电压发生单元被配置成响应于参考电压和感测节点的电压而将感测节点驱动至具有预定电平的电压。存储器单元与感测节点连接，并被配置成根据存储器单元的电阻值而改变流经感测节点的电流的幅度。

Description

阻变存储装置

相关申请的交叉引用

本申请要求2011年12月16日向韩国知识产权局提交的韩国专利申请第10-2011-0136548号的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体装置，更具体而言涉及一种包括阻变存储器单元的半导体装置。

背景技术

现有的DRAM包括由电容器构成的存储器单元，并且通过将电荷充电至存储器单元或从存储器单元放电来储存数据。然而，由于电容器因其特性而具有漏电流，故DRAM的缺点在于它是易失性存储器。为了克服这个缺点，已开发了非易失性的且不需要保持数据的存储器。具体地，已尝试通过修改存储器单元的结构来实现非易失性。这些尝试之一是包括阻变存储器单元的阻变存储装置。

图1是示意性地示出现有的阻变存储装置的配置的视图。在图1中，现有的阻变存储装置包括存储器单元11、第一至第四晶体管N1、N2、N3和N4、以及接地电压Vss。存储器单元11由电阻值根据温度或电流而改变的阻变物质形成，并且根据储存在存储器单元11中的数据而具有不同的电阻值。

第一晶体管N1提供感测电流以感测储存在存储器单元11中的数据。第一晶体管N1接收偏压VB，并将电源电压VPPSA施加至感测节点SAI。第二晶体管N2响应于拑位信号VCLAMP而导通，并起到控制施加至存储器单元11的电压不超过阈值的作用。第三晶体管N3响应于位线选择信号BLS而导通，并选择要实现数据存取的位线。第四晶体管N4响应于字线选择信号WLS而导通，并选择要实现数据存取的字线。

现有的阻变存储装置通过改变感测节点SAI的电压而感测储存在存储器单元11中的数据。第一晶体管N1在被施加偏压VB时导通，并被配置成将预定的电流量提供给感测节点SAI。电流流经存储器单元11。因此，感测节点SAI的电压电平根据存储器单元11的电阻值而改变。也就是说，当存储器单元11的电阻值大时，感测节点SAI的电压具有高电平，而当存储器单元11的电阻值小时，感测节点SAI的电压具有低电平。以此方式，在现有的阻变存储装置中，将预定的电流量提供给感测节点SAI，并且经由感测节点SAI的电压电平根据存储器单元11的电阻值的变化来感测储存在存储器单元11中的数据。

另外，为了可以靠地感测感测节点SAI的电压电平根据存储器单元11的电阻值而来的变化，使用升压电压VPPSA作为电源电压。通常，可以经由泵浦电路将升压电压VPPSA产生成电平比外部电压更高的电压。

发明内容

本发明描述一种能够通过感测根据储存在存储器单元中的数据的电流变化来有效地执行数据感测的阻变存储装置。

在一个实施例中，一种阻变存储装置包括：感测电压发生单元，所述感测电压发生单元被配置成响应于参考电压和感测节点的电压而将感测节点驱动至具有预定电平的电压；以及存储器单元，所述存储器单元与感测节点连接，并被配置成根据存储器单元的电阻值而改变流经感测节点的电流的幅度。

在一个实施例中，一种阻变存储装置包括：比较器，所述比较器被配置成将参考电压与感测节点的电压进行比较，并产生比较信号；驱动器部，所述驱动器部被配置成接收比较信号，并将具有预定电平的电压提供给感测节点；存储器单元，所述存储器单元与感测节点连接，并被配置成根据存储器单元的电阻值而改变流经感测节点的电流的幅度；以及电流复制单元，所述电流复制单元被配置成接收比较信号并复制感测电流。

在一个实施例中，一种阻变存储装置包括：感测电压发生单元，所述感测电压发生单元被配置成响应于参考电压和感测节点的电压而将感测节点驱动至具有预定电平的电压；存储器单元，所述存储器单元与感测节点连接，并被配置成根据存储器单元的电阻值而改变流经感测节点的电流的幅度；以及电流锁存单元，所述电流锁存单元被配置成将通过复制感测电流所产生的复制电流与通过参考电压所产生的参考电流进行比较，并产生数据输出信号。

在一个实施例中，一种阻变存储装置包括：感测电压发生单元，所述感测电压发生单元被配置成响应于参考电压和感测节点的电压而将感测节点驱动至具有预定电平的电压；存储器单元，所述存储器单元与感测节点连接，并被配置成根据存储器单元的电阻值而产生感测电流；以及输出信号发生单元，所述输出信号发生单元被配置成感测通过复制感测电流所产生的复制电流的幅度，并产生数据输出信号。

附图说明

结合附图描述特征、方面和实施例，其中：

图1是示意性地示出现有的阻变存储装置的配置的视图；

图2是示意性地示出根据一个实施例的阻变存储装置的配置的视图；

图3是示意性地示出根据一个实施例的阻变存储装置的配置的视图；

图4是示出用于感测从图3的阻变存储装置产生的复制电流的幅度的电流感测单元的一个实施例的配置的视图；

图5是示意性地示出根据一个实施例的阻变存储装置的配置的视图；

图6是示出图5的电流锁存单元的配置的视图；

图7是说明根据一个实施例的阻变存储装置的操作的时序图；

图8是示意性地示出根据一个实施例的阻变存储装置的配置的视图；

图9A和图9B是每个都示出图8的输出信号发生单元的一个实施例的配置的视图；以及

图10是说明根据一个实施例的阻变存储装置的操作的时序图。

具体实施方式

在下文中，将结合附图通过各种实施例来描述根据本发明的阻变存储装置。相同的参考标号或相同的参考标记在整个说明书中可以表示相同的元件。

图2是示意性地示出根据一个实施例的阻变存储装置的配置的视图。在图2中，阻变存储装置1可以包括感测电压发生单元110和存储器单元120。感测电压发生单元110可以响应于参考电压VREF和感测节点VSAI的电压而将具有预定电平的电压提供给感测节点VSAI。存储器单元120可以与感测节点VSAI连接。存储器单元120可以接收感测节点VSAI的电压，并且可以根据存储器单元120的电阻值而改变流经感测节点VSAI的电流量。当存储器单元120的电阻值小时流经感测节点VSAI的电流量大于当存储器单元120的电阻值大时流经感测节点VSAI的电流量。

图1所示的现有的阻变存储装置具有如下的结构：流经感测节点VSAI的电流量可以是固定的，感测节点VSAI的电压电平可以根据存储器单元11的电阻值而改变，可以通过感测电压电平的变化来感测数据。相反地，在图2所示的实施例中，阻变存储装置1具有如下的结构：感测节点VSAI可以固定至预定的电压电平，流经感测节点VSAI的电流量可以根据存储器单元120的电阻值而改变，可以通过感测电流的变化来感测数据。

根据可以感测电流变化的实施例的阻变存储装置1具有各种优点。首先，由于阻变存储装置1可以感测电流的变化，故不需要将大的电压范围提供给存储器单元120，因此，不需要提供具有高电平的电压。在现有的阻变存储装置中，感测节点VSAI的电压可以根据存储器单元120的电阻值而改变，并且需要容许电压变化被感测到的阈值或参考值。因此，为了区别存储器单元的高电阻状态和低电阻状态，应该提供具有大的范围的电压。因此，在现有的阻变存储装置中，可以看出如图1那样通过泵浦电源电压来提供升压电压VPPSA。然而，在根据一个实施例的阻变存储装置1中，由于不需要如以上所述的阈值电压，故不需要产生具有大的范围的电压，而是如图2所示那样施加外部电压VDD作为电源电压就足够了。因此，可以因为不使用升压电压而减少电流消耗，并可以移除用于产生高电压的电路。

此外，由于可以感测电流变化，故缩短了感测储存在存储器单元120中的数据的时间。换言之，使得快速数据感测成为可能。再者，由于采用了将具有预定电平的电压提供给感测节点VSAI的改进结构，故可以移除不必要的元件，诸如现有技术中的拑位开关。

在图2中，阻变存储装置1还可以包括列开关130和/或行开关140。列开关130可以响应于位线选择信号BLS而将存储器单元120与感测节点VSAI连接。行开关140可以与字线连接，并形成经过存储器单元120的电流路径。即，行开关140可以响应于字线选择信号WLS而将存储器单元120与接地电压VSS的端子连接。

在图2中，感测电压发生单元110可以包括比较器111和驱动器部112。比较器111可以将参考电压VREF的电平与感测节点VSAI的电压电平进行比较，并可以产生比较信号COM。举例来说，参考电压VREF可以具有电源电压VDD的一半的电平。此外，感测电压发生单元110可以响应于感测使能信号SEN而被使能。感测使能信号SEN可以从读取命令产生。读取命令可以包括用于数据输出的所有读取命令，诸如正常读取命令和验证读取命令。驱动器部112可以响应于比较信号COM而将具有预定电平的电压提供给感测节点VSAI。驱动器部112可以包括第一MOS晶体管M1。在图2中，虽然第一MOS晶体管M1例示为PMOS晶体管，但应注意本发明不局限于此。第一MOS晶体管M1具有可以接收比较信号COM的栅极、施加有电源电压VDD的源极、以及可以与感测节点VSAI连接的漏极。

比较器111可以逐渐地降低比较信号COM的电平，直到感测节点VSAI的电压电平变得与参考电压VREF的电平相同。驱动器部112响应于比较信号COM而逐渐驱使性地将感测节点VSAI驱动至电源电压VDD的电平。驱动器部112可以根据被降低的比较信号COM来增大提供给感测节点VSAI的电压的幅度。如果参考电压VREF的电平与感测节点VSAI的电压电平变得彼此相同，则驱动器部112可以固定感测节点VSAI的电压电平。存储器单元120可以接收具有预定电平的电压，并可以根据存储器单元120的电阻值来改变流经感测节点VSAI的电流量。

流经感测节点VSAI的电流量的变化可以改变第一MOS晶体管M1的栅极的电压电平，即，比较信号COM的电平。因此，感测电压发生单元110可以将具有预定电平的电压提供给感测节点VSAI，并且流经感测节点VSAI的电流的幅度可以根据存储器单元120的电阻值而改变。

图3是示意性地示出根据一个实施例的阻变存储装置2的配置的视图。在图3中，列开关230、行开关240和存储器单元220的配置与图2相同。

在图3中，感测电压发生单元210除了包括比较器211和驱动器部212之外还可以包括预充电部213。预充电部213可以响应于预充电信号PCG而将预充电电压VPCG提供给感测节点VSAI。预充电电压VPCG可以是电平等于或小于参考电压VREF的电平的任何电压。预充电部213可以在预充电信号PCG使能时将预充电电压VPCG提供给感测节点VSAI，并可以提高感测节点VSAI的电压电平。如果在比较器211执行将参考电压VREF的电平与感测节点VSAI的电压电平进行比较的操作之前感测节点VSAI通过预充电部213而具有预充电电压VPCG的电平，则可以支持更快速的感测操作。也就是说，因为比较器211可以将通过预充电电压VPCG的电平而被提高的感测节点VSAI的电压与参考电压VREF进行比较，故缩短了用于使感测节点VSAI的电压变成与参考电压VREF的电平相同的时间，并且驱动器部212将具有预定电平的电压提供给感测节点VSAI的定时变得更早。

在图3中，阻变存储装置2还可以包括电流复制单元250。电流复制单元250可以产生复制电流ICOPY用于平稳的数据感测，所述复制电流ICOPY具有与流经感测节点VSAI的电流的幅度基本上相同的幅度。电流复制单元250可以响应于作为感测电压发生单元210的比较器211的输出的比较信号COM而产生复制电流ICOPY。具有预定电平的电压可以通过感测电压发生单元210而被提供给感测节点VSAI，当流经感测节点VSAI的电流的幅度根据存储器单元220的电阻值改变时，电流复制单元250可以产生幅度与流经感测节点VSAI的电流的幅度基本上相同的复制电流ICOPY。

电流复制单元250可以包括第二MOS晶体管M2。在图3中，第二MOS晶体管M2例示为PMOS晶体管。第二MOS晶体管M2具有可以接收比较信号COM的栅极、可以接收电源电压VDD的源极、以及输出复制电流ICOPY的漏极。第二MOS晶体管M2可以是与构成感测电压发生单元210的驱动器部212的第一MOS晶体管M1基本上相同的晶体管。换言之，由于第一MOS晶体管M1和第二MOS晶体管M2响应于比较信号COM，故仅当第一MOS晶体管M1和第二MOS晶体管M2由具有基本上相同的驱动力的晶体管构成时，才可以使流经感测节点VSAI的电流的幅度与复制电流ICOPY的幅度彼此相同。

图2和图3所示的比较器111和211可以由本领域中公知的差动放大器构成。差动放大器可以被配置成响应于感测使能信号SEN而操作、将感测节点VSAI的电压电平与参考电压VREF的电平进行比较、并产生比较信号COM。

图4示出用于感测可以从图3的阻变存储装置产生的复制电流的幅度的电流感测单元的一个实施例的配置的视图。在图4中，电流感测单元可以包括复制电压发生部310、电压比较部320、电压锁存部、以及输出锁存部350。复制电压发生部310可以被配置成接收从电流复制单元250产生的复制电流ICOPY，并根据复制电流ICOPY的幅度而产生复制电压VCOPY。复制电压发生部310可以包括参考电流源IREF，以及第一NMOS晶体管N31和第二NMOS晶体管N32。第一NMOS晶体管N31和第二NMOS晶体管N32可以形成电流镜结构。因此，流经第一NMOS晶体管N31的电流的幅度可以与流经第二NMOS晶体管N32的电流的幅度彼此相等。相比于复制电流ICOPY的幅度小于流经第二NMOS晶体管N32的电流的幅度的情况，在复制电流ICOPY的幅度大于流经第二NMOS晶体管N32的电流的幅度的情况下，可以产生具有相对较高的电平的复制电压VCOPY。

电压比较部320可以被配置成将复制电压VCOPY的幅度与参考电压VREF的幅度进行比较。电压锁存部可以被配置成根据电压比较部320的比较结果而产生输出信号OUT。电压比较部320可以包括第三NMOS晶体管N33和第四NMOS晶体管N34。电压锁存部可以包括第一反相器IV31和第二反相器IV32。第三NMOS晶体管N33具有可以接收复制电流ICOPY的栅极，以及可以与接地电压VSS连接的源极。第四NMOS晶体管N34具有可以接收参考电压VREF的栅极，以及可以与接地电压VSS连接的源极。第一反相器IV31具有可以接收电源电压VDD的第一电源端子，以及可以与第三NMOS晶体管N33的漏极连接的第二电源端子。输出信号OUT可以从第一反相器IV31的输出端子产生。第二反相器IV32具有可以接收电源电压VDD的第一电源端子，以及可以与第四NMOS晶体管N34的漏极连接的第二电源端子。第二反相器IV32的输入端子可以与第一反相器IV31的输出端子连接，第二反相器IV32的输出端子可以与第一反相器IV31的输入端子连接。

输出锁存部350可以被配置成接收读取使能信号RLEN和电压锁存部的输出信号OUT，并输出数据输出信号DOUT。

电流感测单元还可以包括使能部330和340。使能部330和340被配置成响应于比较使能信号SAEN来操作电压比较部320和电压锁存部。此外，使能部330和340可以被配置成响应于比较使能信号SAEN而将第一反相器IV31的输出端子和第二反相器IV32的输出端子预充电。使能部330和340可以包括第一PMOS晶体管P31和第二PMOS晶体管P32，以及第五NMOS晶体管N35和第六NMOS晶体管N36。第一PMOS晶体管P31和第二PMOS晶体管P32可以经由其栅极接收比较使能信号SAEN，并连接第一反相器IV31和第二反相器IV32的第一电源端子和输出端子。因此，当接收可以被禁止的比较使能信号SAEN时，第一PMOS晶体管P31和第二PMOS晶体管P32将第一反相器IV31的输出端子和第二反相器IV32的输出端子预充电至电源电压VDD的电平。第五NMOS晶体管N35具有可以接收比较使能信号SAEN的栅极，并可以连接在第一反相器IV31的第二电源端子与第三NMOS晶体管N33的漏极之间。第六NMOS晶体管N36具有可以接收比较使能信号SAEN的栅极，并可以连接在第二反相器IV32的第二电源端子与第四NMOS晶体管N34的漏极之间。当接收被使能的比较使能信号SAEN时，第五NMOS晶体管N35和第六NMOS晶体管N36将第一反相器IV31和第二反相器IV32的电源端子与第三NMOS晶体管N33和第四NMOS晶体管N34的漏极连接。

在比较使能信号SAEN被禁止的状态下，第一反相器IV31和第二反相器IV32的输出端子可以被预充电至高电平。如果比较使能信号SAEN被使能，则电压比较部320可以将复制电压VCOPY的幅度和参考电压VREF的幅度进行比较。在复制电压VCOPY的幅度大于参考电压VREF的幅度的情况下，经由第三NMOS晶体管N33流入的电流量比经由第四NMOS晶体管N34流入的电流量多。此外，由于第一反相器IV31的输入端子可以与第二反相器IV32的输出端子（可以被预充电至高电平）连接，故可以产生具有低电平的输出信号OUT。

相反地，在复制电压VCOPY的幅度小于参考电压VREF的幅度的情况下，经由第四NMOS晶体管N34流入的电流量可以比经由第三NMOS晶体管N33流入的电流量多。因此，第二反相器IV32的输出端子可以变成低电平，并且由于第一反相器IV31的输入端子可以与第二反相器IV32的输出端子连接，故可以产生具有高电平的输出信号OUT。

当读取使能信号RLEN被使能时，输出锁存部350可以根据输出信号OUT的电平来产生数据输出信号DOUT。输出锁存部350可以接收例如输出信号OUT的反相信号OUTB（未示出）。当读取使能信号RLEN被使能时，输出锁存部350可以在输出信号OUT的反相信号OUTB具有高电平时产生高电平的数据输出信号DOUT，并且可以在输出信号OUT的反相信号OUTB具有低电平时产生低电平的数据输出信号DOUT。

图5是示意性地示出根据一个实施例的阻变存储装置的配置的视图。在图5中，阻变存储装置3可以包括感测电压发生单元410、存储器单元420、电流复制单元450和电流锁存单元460。感测电压发生单元410、存储器单元420和电流复制单元450与图2和图3的实施例相同。电流锁存单元460可以被配置成将复制电流ICOPY的幅度与参考电流IREF的幅度进行比较。电流锁存单元460可以通过将复制电流ICOPY的幅度与参考电流IREF的幅度进行比较来产生数据输出信号DOUT。复制电流ICOPY是幅度与流经感测节点VSAI的感测电流基本上相同的电流，参考电流IREF是参考电压VREF所产生的电流。稍后将说明参考电流IREF。电流锁存单元460可以将复制电流ICOPY的幅度与参考电流IREF的幅度进行比较，并可以根据比较结果而产生具有不同逻辑电平的数据输出信号DOUT。举例来说，在复制电流ICOPY的幅度大于参考电流IREF的幅度的情况下，电流锁存单元460可以产生高电平的数据输出信号DOUT，而在复制电流ICOPY的幅度小于参考电流IREF的幅度的情况下，电流锁存单元460可以产生低电平的数据输出信号DOUT。

在图5中，与图3的阻变存储装置2相似，阻变存储装置3还可以包括列开关430和/或行开关440。

图6示出电流锁存单元460，连同电流复制单元450和参考电流发生单元470一起。虽然电流复制单元450和参考电流发生单元470在图5和图6中被示出为与电流锁存单元460分离的元件，但应注意在另外的实施例中电流锁存单元460可以被配置成包括电流复制单元450和参考电流发生单元470之一或两者。

参考电流发生单元470可以包括第三MOS晶体管M3。在图6中，参考电流发生单元470例示为PMOS晶体管。第三MOS晶体管M3具有可以接收参考电压VREF的栅极、被施加电源电压VDD的源极、以及输出参考电流IREF的漏极。第三MOS晶体管M3可以是与第一MOS晶体管M1和第二MOS晶体管M2基本上相同的晶体管。换言之，第一至第三MOS晶体管M1、M2和M3可以由具有基本上相同的驱动力的晶体管构成，并且可以以相同的速率来改变根据施加至栅极的电压所产生的电流的幅度。

电流锁存单元460可以包括电流比较部461和输出锁存部462。电流比较部461可以被配置成接收复制电流ICOPY和参考电流IREF，并将复制电流ICOPY的幅度和参考电流IREF的幅度进行比较。输出锁存部462可以被配置成根据电流比较部461的比较结果而产生输出信号OUT。

在图6中，电流比较部461可以包括第一NMOS晶体管N51和第二NMOS晶体管N52。第一NMOS晶体管N51和第二NMOS晶体管N52形成交叉耦合的结构。第一NMOS晶体管N51具有可以接收参考电流IREF的栅极、可以接收复制电流ICOPY的漏极、以及可以与接地电压VSS连接的源极。第二NMOS晶体管N52具有可以接收复制电流ICOPY的栅极、可以接收参考电流IREF的漏极、以及可以与接地电压VSS连接的源极。经由此结构，第一NMOS晶体管N51和第二NMOS晶体管N52根据复制电流ICOPY和参考电流IREF的幅度而选择性地导通。电流比较部461还可以包括预充电开关。预充电开关包括第三至第五NMOS晶体管N53、N54和N55。第三NMOS晶体管N53和第四NMOS晶体管N54经由其栅极接收预充电控制信号，并响应于预充电控制信号而将第一NMOS晶体管N51和第二NMOS晶体管N52的漏极与接地电压VSS连接。第五NMOS晶体管N55具有可以接收预充电控制信号的栅极，并可以响应于预充电控制信号而将第一NMOS晶体管N51和第二NMOS晶体管N52的漏极彼此连接。因此，当比较使能信号SAEN被禁止时，预充电开关使电流比较部461不比较复制电流ICOPY的幅度和参考电流IREF的幅度。预充电控制信号可以从比较使能信号SAEN产生。预充电控制信号可以是比较使能信号SAEN的反相信号SAENB。比较使能信号SAEN可以从如以上所述的读取命令产生。

输出锁存部462可以包括第一反相器IV51和第二反相器IV52。第一反相器IV51具有可以接收电源电压VDD的第一电源端子，以及可以与第一NMOS晶体管N51的漏极连接的第二电源端子。第一反相器IV51具有可以接收第二反相器IV52的输出的输入端子，以及可以与电源电压VDD连接的输出端子。第一反相器IV51的输出被提供作为输出信号OUT。第二反相器IV52具有可以接收电源电压VDD的第一电源端子，以及可以与第二NMOS晶体管N52的漏极连接的第二电源端子。第二反相器IV52具有可以接收第一反相器IV51的输出的输入端子，并可以通过将第一反相器IV51的输出的电平反相而输出一输出。

输出锁存部462还可以包括使能开关。使能开关可以包括第六至第九NMOS晶体管N56、N57、N58和N59。第六NMOS晶体管N56可以经由其栅极接收比较使能信号SAEN，并可以响应于比较使能信号SAEN而连接第一反相器IV51的第二电源端子和第一NMOS晶体管N51的漏极。第七NMOS晶体管N57可以经由其栅极接收比较使能信号SAEN，并可以响应于比较使能信号SAEN而连接第二反相器IV52的第二电源端子和第二NMOS晶体管N52的漏极。第八NMOS晶体管N58可以经由其栅极接收比较使能信号SAEN，并响应于比较使能信号SAEN而将电源电压VDD提供给第一反相器IV51的输出端子和第二反相器IV52的输入端子。第九NMOS晶体管N59可以经由其栅极接收比较使能信号SAEN，并响应于比较使能信号SAEN而将电源电压VDD提供给第一反相器IV51的输入端子和第二反相器IV52的输出端子。

电流锁存单元460还可以包括数据锁存部463。数据锁存部463可以被配置成接收输出锁存部462的输出信号OUT和读取使能信号RLEN。数据锁存部463可以在读取使能信号RLEN被使能时提供输出锁存部462的输出信号OUT作为数据输出信号DOUT。读取使能信号RLEN可以从以上所述的读取命令产生。

以下将说明电流锁存单元460的操作。电流比较部461可以在预充电控制信号被使能时将第三至第五NMOS晶体管N53、N54和N55导通，并且不比较复制电流ICOPY和参考电流IREF的幅度。其后，如果比较使能信号SAEN被使能且预充电控制信号被禁止，则可以将第三至第五NMOS晶体管N53、N54和N55以及第八NMOS晶体管N58和第九NMOS晶体管N59关断，而可以将第六NMOS晶体管N56和第七NMOS晶体管N57导通，并且可以将复制电流ICOPY的幅度和参考电流IREF的幅度进行比较。在复制电流ICOPY的幅度大于参考电流IREF的幅度的情况下，第二NMOS晶体管N52可以导通，而第一NMOS晶体管N51可以关断。因此，第二反相器IV52的第二电源端子可以接收接地电压VSS。由于第一反相器IV51的第二电源端子未接收接地电压VSS，故输出锁存部462可以产生高电平的输出信号OUT。因此，数据锁存部463可以在读取使能信号RLEN被使能时锁存输出锁存部462的输出并产生高电平的数据输出信号DOUT。相反地，在复制电流ICOPY的幅度小于参考电流IREF的幅度的情况下，第一NMOS晶体管N51可以导通，而第二NMOS晶体管N52可以关断。因此，第一反相器IV51的第一电源端子可以接收接地电压VSS。由此，输出锁存部462可以产生低电平的输出信号OUT。因此，数据锁存部463可以在读取使能信号RLEN被使能时锁存输出锁存部462的输出信号OUT，并产生低电平的数据输出信号DOUT。

图7是说明根据一个实施例的阻变存储装置的操作的时序图。将参照图5至图7说明根据本发明的一个实施例的阻变存储装置3的操作。首先，为了存取储存在所需的存储器单元中的数据，将位线选择信号BLS和字线选择信号WLS使能。当存储器单元420被位线选择信号BLS和字线选择信号WLS选中时，从读取命令将感测使能信号SEN使能以感测储存在存储器单元420中的数据。感测电压发生单元410可以将预定的电压提供给感测节点VSAI。由于预定的电压被提供给感测节点VSAI，流经感测节点VSAI的电流的幅度可以根据存储器单元420的电阻值（即，根据储存在存储器单元420中的数据的值）而改变。电流量的变化带来比较信号COM的电压电平的变化，电流复制单元450可以响应于比较信号COM的电压电平的变化而产生复制电流ICOPY。当存储器单元420的电阻大时，复制电流ICOPY的幅度减小，而当存储器单元420的电阻小时，复制电流ICOPY的幅度增大。此时，电流比较部461响应于禁止的比较使能信号SAEN而不比较复制电流ICOPY和参考电流IREF的幅度。在复制电流ICOPY根据存储器单元420的电阻值而充分改变后，比较使能信号SAEN被使能。输出锁存部462可以根据复制电流ICOPY与参考电流IREF的比较结果而产生高电平或低电平的输出信号OUT，数据锁存部463响应于读取使能信号RLEN而锁存输出锁存部462的输出信号OUT，并可以输出高电平或低电平的数据输出信号DOUT。

图8是示意性地示出根据一个实施例的阻变存储装置的配置的视图。在图8中，阻变存储装置4可以包括感测电压发生单元710、存储器单元720、列开关730、行开关740、电流复制单元750、以及输出信号发生单元760。感测电压发生单元710、存储器单元720、列开关730和行开关740与图5的阻变存储装置3相同。阻变存储装置4用输出信号发生单元760的配置来代替阻变存储装置3的电流锁存单元460。电流复制单元750可以被包括在输出信号发生单元760中，或者可以被配置成阻变存储装置4的分离元件。

输出信号发生单元760可以被配置成感测具有与感测电流基本上相同的幅度的复制电流ICOPY的幅度，并可以产生数据输出信号DOUT。如以上所述，复制电流ICOPY的幅度可以根据存储器单元720的电阻值而改变。因此，输出信号发生单元760可以感测复制电流ICOPY的幅度，并可以产生具有高电平或低电平的数据输出信号DOUT。

图9A和图9B是每个都示出输出信号发生单元760的一个实施例的配置的视图。在图9A中，输出信号发生单元760A可以包括电流量感测部761和数据锁存部762。电流量感测部761可以被配置成感测复制电流ICOPY的幅度并产生输出信号OUT。电流量感测部761根据复制电流ICOPY的幅度而改变输出信号OUT的转变时间。数据锁存部762可以被配置成响应于读取使能信号RLEN来锁存电流量感测部761的输出信号OUT，并提供数据输出信号DOUT。

在图9A中，电流量感测部761可以包括第一反相器7611和第二反相器7612。第一反相器7611可以接收复制电流ICOPY。第一反相器7611的驱动时间可以根据复制电流ICOPY的幅度而改变。即，第一反相器7611可以包括第一PMOS晶体管P81和第一NMOS晶体管N81。由于第一PMOS晶体管P81和第一NMOS晶体管N81的导通时间根据复制电流ICOPY的幅度而改变，故第一反相器7611的驱动时间可以改变。第二反相器7612可以接收第一反相器7611的输出并将其反相，并且输出所得的信号。与第一反相器7611相似，第二反相器7612的驱动时间可以根据复制电流ICOPY的幅度而改变。第二反相器7612可以包括第二PMOS晶体管P82和第二NMOS晶体管N82。第二PMOS晶体管P82和第二NMOS晶体管N82的导通时间根据第一反相器7611的输出而改变。因此，第一反相器7611和第一反相器7612可以根据复制电流ICOPY的幅度而改变输出信号OUT的电平的转变时间。

电流量感测部761还可以包括预充电部分7613a。预充电部分7613a可以被配置成在第一反相器7611可以接收复制电流ICOPY之前将第一反相器7611的输入端子预充电至预定的电压电平。在图9A中，预充电部分7613a可以响应于预充电控制信号PCGV而将第一反相器7611的输入端子预充电至接地电压VSS的电平。预充电部分7613a可以包括第三NMOS晶体管N83。第三NMOS晶体管N83可以包括可以接收预充电控制信号PCGV的栅极、可以与第一反相器7611的输入端子连接的漏极、以及可以与接地电压VSS连接的源极。因此，预充电部分7613a在预充电控制信号PCGV被使能时将接地电压VSS提供给第一反相器7611的输入端子。

因此，电流量感测部761在其可以接收复制电流ICOPY之前可以通过预充电部分7613a而输出低电平的输出信号。其后，如果电流量感测部761接收复制电流ICOPY，则输出信号OUT的电平的转变时间可以根据复制电流ICOPY的幅度而改变。即，在复制电流ICOPY的幅度大的情况下，输出信号OUT快速地转变至高电平，而在复制电流ICOPY的幅度小的情况下，与复制电流ICOPY的幅度大的情况相比输出信号OUT较慢地转变至高电平。

电流量感测部761还可以包括第一防泄漏部分7614和第二防泄漏部分7615。第一防泄漏部分7614可以被配置成接收第一反相器7611的输出和第二反相器7612的输出，并连接电源电压VDD的端子和第一反相器7611的输入端子。第一防泄漏部分7614可以包括第四PMOS晶体管P84和第五PMOS晶体管P85。第四PMOS晶体管P84具有可以与第一反相器7611的输出端子连接的栅极，以及可以与第一反相器7611的输入端子连接的漏极。第五PMOS晶体管P85具有可以与第二反相器7612的输出端子连接的栅极、可以与电源电压VDD的端子连接的源极、以及可以与第四PMOS晶体管P84的源极连接的漏极。因此，第四PMOS晶体管P84和第五PMOS晶体管P85可以阻止电流从电源电压VDD的端子施加至第一反相器7611的输入端子，并仅在第一反相器7611和第二反相器7612的输出具有低电平的情况下允许复制电流ICOPY传送至第一反相器7611。

第二防泄漏部分7615可以被配置成接收第一反相器7611的输出和第二反相器7612的输出，并连接接地电压VSS的端子和第一反相器7611的输入端子。第二防泄漏部分7615可以包括第四NMOS晶体管N84和第五NMOS晶体管N85。第四NMOS晶体管N84具有可以与第一反相器7611的输出端子连接的栅极，以及可以与第一反相器7611的输入端子连接的漏极。第五NMOS晶体管N85具有可以与第二反相器7612的输出端子连接的栅极、可以与接地电压VSS的端子连接的源极、以及可以与第四NMOS晶体管N84的源极连接的漏极。因此，第四NMOS晶体管N84和第五NMOS晶体管N85防止复制电流ICOPY泄漏至接地电压VSS，并在第一反相器7611和第一反相器7612的输出具有高电平的情况下允许复制电流ICOPY被精确地传送至第一反相器7611。

电流量感测部761还可以包括电流施加开关7616。电流施加开关7616可以响应于通过使能信号PEN和PENB而将复制电流ICOPY传送至第一反相器7611。电流施加开关7616可以在通过使能信号PEN被使能时将复制电流ICOPY传送至第一反相器7611，并可以在通过使能信号PEN被禁止时阻止复制电流ICOPY传送至第一反相器7611。可以提供电流施加开关7616以防止在第一反相器7611的输入端子被预充电部分7613a预充电时施加复制电流ICOPY。因此，可以在第一反相器7611的输入端子被充分预充电时将通过使能信号PEN使能。如果通过使能信号PEN使能，则预充电控制信号PCGV可以禁止。当半导体装置4的感测操作结束时，即当感测使能信号SEN禁止时，预充电控制信号PCGV可以被使能。

数据锁存部762响应于读取使能信号RLEN而锁存电流量感测部761的输出信号OUT，并可以产生数据输出信号DOUT。考虑第一反相器7611和第二反相器7612的驱动力，读取使能信号RLEN可以被配置成在适当的时间使能。此外，读取使能信号RLEN在通过使能信号PEN的脉波宽度内产生。读取使能信号RLEN的脉波宽度可以以如下的方式设置：当复制电流ICOPY的幅度大时，读取使能信号RLEN在电流量感测部761的输出信号OUT的电平的转变时间之后被使能，而当复制电流ICOPY的幅度小时，读取使能信号RLEN在电流量感测部761的输出信号OUT的电平的转变时间之前被禁止。

图9B是示出输出信号发生单元760B的另一个实施例的配置的视图。图9B仅在预充电部分的配置上不同于图9A，图9B的其它元件与图9A相同。在图9B中，预充电部分7613b可以包括第三PMOS晶体管P83。第三PMOS晶体管P83具有可以接收预充电控制信号PCGV的栅极、可以与第一反相器7611（参见图9A）的输入端子连接的源极，以及可以与接地电压VSS连接的漏极。因此，第三PMOS晶体管P83响应于预充电控制信号PCGV而将接地电压VSS提供给第一反相器7611的输入端子。当预充电部分7613b由PMOS晶体管P83构成时，不是直接将接地电压VSS提供给第一反相器7611的输入端子，而是可以提供通过第三PMOS晶体管P83的阈值电压而具有比接地电压VSS更高的电平的电压。在第一反相器7611的输入端子预充电至通过第三PMOS晶体管P83的阈值电压而比接地电压VSS更高的电平的情况下，可以改善电流量感测部761的复制电流感测能力。换言之，电流量感测部761可以快速地感测复制电流ICOPY，并可以将电流量感测部761的输出信号OUT的电平转变的时间提前。

图10说明根据一个实施例的阻变存储装置4的操作的时序图。将参照图8至图10说明根据一个实施例的阻变存储装置4的操作。首先，为了存取储存在期望的存储器单元中的数据，将位线选择信号BLS和字线选择信号WLS使能。当存储器单元720被位线选择信号BLS和字线选择信号WLS选中时，感测使能信号SEN被使能以感测储存在存储器单元720中的数据，并且感测电压发生单元710将预定的电压提供给感测节点VSAI。由于预定的电压被提供给感测节点VSAI，流经感测节点VSAI的电流的幅度可以根据存储器单元720的电阻值（即，根据储存在存储器单元720中的数据的值）而改变。电流量的变化带来比较信号COM的电压电平的变化，并且电流复制单元750可以响应于比较信号COM的电压电平的变化而产生复制电流ICOPY。当存储器单元720的电阻大时，复制电流ICOPY的幅度减小，而当存储器单元720的电阻小时，复制电流ICOPY的幅度增大。

其后，当通过使能信号PEN使能时，电流施加开关7616响应于通过使能信号PEN而将复制电流ICOPY施加至电流量感测部761。电流量感测部761可以接收复制电流ICOPY，并根据复制电流ICOPY的幅度来确定输出信号OUT的电平的转变时间。在复制电流ICOPY的幅度大的情况下，电流量感测部761的输出信号OUT快速地转变至高电平。数据锁存部762可以响应于读取使能信号RLEN而锁存具有高电平的电流量感测部761的输出信号OUT，并产生数据输出信号DOUT。相反地，在复制电流ICOPY的幅度小的情况下，电流量感测部761的输出信号OUT缓慢地转变至高电平。数据锁存部762响应于读取使能信号RLEN而锁存电流量感测部761的输出信号OUT。由于电流量感测部761的输出信号OUT缓慢地转变至高电平，故数据锁存部762锁存具有低电平的电流量感测部761的输出信号OUT。因此，数据锁存部762可以产生具有低电平的数据输出信号DOUT。

虽然以上已经描述了各种实施例，但是本领域技术人员应当理解的是，所描述的实施例仅仅是实例。因此，本发明所述的阻变存储装置不应基于所描述的实施例而受限制。

Claims (20)

1.一种阻变存储装置，包括：

感测电压发生单元，所述感测电压发生单元被配置成响应于参考电压和感测节点的电压而将所述感测节点驱动至具有预定电平的电压；以及

存储器单元，所述存储器单元与所述感测节点连接，并被配置成根据所述存储器单元的电阻值而改变流经所述感测节点的电流的幅度。

2.如权利要求1所述的阻变存储装置，其中，所述感测电压发生单元包括：

比较器，所述比较器被配置成将所述参考电压的电平与所述感测节点的电压电平进行比较，并产生比较信号；以及

驱动器部，所述驱动器部被配置成响应于所述比较信号而将电源电压提供给所述感测节点。

3.如权利要求2所述的阻变存储装置，其中，所述驱动器部包括MOS晶体管，所述MOS晶体管具有栅极以及漏极和源极，所述栅极接收所述比较信号，所述漏极和所述源极中的任何一个被施加所述电源电压而另一个与所述感测节点连接。

4.如权利要求1所述的阻变存储装置，还包括：

列开关，所述列开关被配置成响应于位线选择信号而将所述感测节点与所述存储器单元连接。

5.如权利要求1所述的阻变存储装置，还包括：

行开关，所述行开关被配置成响应于字线选择信号而将所述存储器单元与接地电压的端子连接。

6.如权利要求1所述的阻变存储装置，还包括：

电流复制单元，所述电流复制单元被配置成响应于比较信号而产生具有与感测电流基本上相同的幅度的复制电流。

7.如权利要求6所述的阻变存储装置，其中，所述电流复制单元包括MOS晶体管，所述MOS晶体管具有用于接收所述比较信号的栅极、用于接收电源电压的源极、以及用于输出所述复制电流的漏极。

8.如权利要求6所述的阻变存储装置，还包括：

电流感测单元，所述电流感测单元被配置成响应于所述复制电流而产生复制电压、将所述复制电压的电平和所述参考电压的电平进行比较、并产生数据输出信号。

9.如权利要求8所述的阻变存储装置，其中，所述电流感测单元包括：

复制电压发生部，所述复制电压发生部被配置成从所述复制电流产生所述复制电压；

电压比较部，所述电压比较部被配置成将所述复制电压的电平和所述参考电压的电平进行比较；

电压锁存部，所述电压锁存部被配置成锁存所述电压比较部的比较结果并产生输出信号；以及

输出锁存部，所述输出锁存部被配置成响应于所述输出信号而产生所述数据输出信号。

10.如权利要求1所述的阻变存储装置，还包括：

预充电部，所述预充电部被配置成在所述感测电压发生单元操作之前将所述感测节点驱动至具有等于或低于所述参考电压的电平的预充电电压电平。

11.一种阻变存储装置，包括：

感测电压发生单元，所述感测电压发生单元被配置成响应于参考电压和感测节点的电压而将所述感测节点驱动至具有预定电平的电压；

存储器单元，所述存储器单元与所述感测节点连接，并被配置成根据所述存储器单元的电阻值而产生感测电流；以及

输出信号发生单元，所述输出信号发生单元被配置成感测通过复制所述感测电流所产生的复制电流的幅度，并产生数据输出信号。

12.如权利要求11所述的阻变存储装置，其中，所述感测电压发生单元包括：

比较器，所述比较器被配置成将所述参考电压的电平与所述感测节点的电压电平进行比较，并产生比较信号；以及

驱动器部，所述驱动器部被配置成响应于所述比较信号而将电源电压提供给所述感测节点。

13.如权利要求12所述的阻变存储装置，其中，所述驱动器部包括MOS晶体管，所述MOS晶体管具有栅极以及漏极和源极，所述栅极接收所述比较信号，所述漏极和所述源极中的任何一个被施加所述电源电压而另一个与所述感测节点连接。

14.如权利要求13所述的阻变存储装置，还包括：

电流复制单元，所述电流复制单元被配置成响应于所述比较信号而产生具有与所述感测电流基本上相同的幅度的复制电流。

15.如权利要求14所述的阻变存储装置，其中，所述电流复制单元包括MOS晶体管，所述MOS晶体管具有栅极以及漏极和源极，所述栅极接收所述比较信号，所述漏极和所述源极中的任何一个被施加所述电源电压而另一个输出所述复制电流。

16.如权利要求11所述的阻变存储装置，其中，所述输出信号发生单元包括：

电流量感测部，所述电流量感测部被配置成感测所述复制电流的幅度，并产生输出信号；以及

数据锁存部，所述数据锁存部被配置成响应于读取使能信号而锁存所述电流量感测部的输出信号，并产生所述数据输出信号。

17.如权利要求16所述的阻变存储装置，其中，所述电流量感测部根据所述复制电流的幅度而改变所述输出信号的电平的转变时间。

18.如权利要求17所述的阻变存储装置，其中，所述电流量感测部包括：

第一反相器，所述第一反相器被配置成通过接收所述复制电流而被驱动；

第二反相器，所述第二反相器被配置成通过接收所述第一反相器的输出而被驱动；

第一防泄漏部分，所述第一防泄漏部分被配置成接收所述第一反相器的输出和所述第二反相器的输出，并控制电源电压的端子和所述第一反相器的输入端子的连接；以及

第二防泄漏部分，所述第二防泄漏部分被配置成接收所述第一反相器的输出和所述第二反相器的输出，并控制接地电压的端子和所述第一反相器的输入端子的连接。

19.如权利要求18所述的阻变存储装置，其中，所述电流量感测部包括：

预充电部分，所述预充电部分被配置成在接收所述复制电流之前将所述第一反相器的输入端子预充电至预定的电压电平。

20.如权利要求18所述的阻变存储装置，其中，所述电流量感测部包括：

电流施加开关，所述电流施加开关被配置成响应于通过使能信号来确定用于将所述复制电流施加至所述第一反相器的时间。

Images