CN104778968B - 一种rram电压产生系统 - Google Patents

一种rram电压产生系统 Download PDF

Info

Publication number
CN104778968B
CN104778968B CN201510152647.0A CN201510152647A CN104778968B CN 104778968 B CN104778968 B CN 104778968B CN 201510152647 A CN201510152647 A CN 201510152647A CN 104778968 B CN104778968 B CN 104778968B
Authority
CN
China
Prior art keywords
voltage
charge pump
stablizers
square
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510152647.0A
Other languages
English (en)
Other versions
CN104778968A (zh
Inventor
谢永宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201510152647.0A priority Critical patent/CN104778968B/zh
Publication of CN104778968A publication Critical patent/CN104778968A/zh
Priority to PCT/CN2015/094865 priority patent/WO2016155322A1/zh
Application granted granted Critical
Publication of CN104778968B publication Critical patent/CN104778968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00

Abstract

本发明一种RRAM电压产生系统，包括用于将外部电源电压升高并为其他子电路提供电源的电荷泵；用于提供时钟信号的方波振荡器；方波振荡器的输出端连接电荷泵的时钟信号输入端；用于为存储单元的操作提供驱动电压的线性稳压器，线性稳压器的输出端依次连接行列译码器和存储单元阵列；线性稳压器同时连接外部电源VCC和电荷泵输出电源VPP供电；用于为系统提供上电复位信号，同时控制电荷泵、方波振荡器和线性稳压器有序开启的上电控制电路；用于为电荷泵、方波振荡器、线性稳压器和上电控制电路提供参考电压和参考电流的电压电流基准源。通过同时采用外部电源和工艺兼容性好的双分支结构的电荷泵输出电源为线性稳压器分别供电，支持多字节。

Description

一种RRAM电压产生系统
技术领域
本发明涉及存储器领域，具体为一种RRAM电压产生系统。
背景技术
阻变型随机存储器(RRAM)是一种新型的非易失性信息存储技术，具有结构简单、兼容标准CMOS工艺、低操作电压、低功耗及高速读写等特点。其存储信息单元是由表现出高阻态(例如：100Kohm)和低阻态(例如：10Kohm)的双极记忆特性的可变电阻实现。
为了使可变电阻在低阻态和高阻态之间转化，则需要将可变电阻配置在不同的电压或电流工作条件下。
图1所示为一组典型的1T1R(1个晶体管和1个可变电阻)存储单元电压配置图，其中将1T1R配置在SET条件下，可变电阻将从高阻态变为低阻态，即实现写“1”功能；与之相反，配置在RESET条件下，可变电阻将从低阻态变为高阻态，即实现写“0”功能。
图2所示为一种典型的存储单元SET过程时序图(RESET过程类似)，SET过程采取对存储单元多次SET(最多16次)的操作方式，即位线BL的电压从最低开始，SET一次后读一次，如果本次SET成功，则切换到下一个存储单元的操作；如果本次SET失败，则位线BL上的电压增加100mV，再进行第二次SET，以此类推，直到SET成功；如果第16次SET操作失败，即位线BL上的电压达到最高，则认为此存储单元失效，然后切换到下一个存储单元以相同的方式操作。
从以上相关背景介绍可知，为了改变1T1R存储单元的存储状态，必须为其提供输出正确、具有足够驱动能力且时序满足要求的驱动电压：提供给字线WL上的电压恒定不变，而提供给位线BL和源线SL上的电压每个脉冲电平升高100mV，但当地址切换时，提供给BL/SL上的电压迅速下降(例如100nS)至最低电压(最大下降幅度1.5V)；同时，也要给辅助电路如行列译码器、灵敏放大器提供外部系统所不能提供的电源及参考电压，而所有这些电压产生器则组成了RRAM电压产生系统，辅助RRAM正常工作。
现有的一种RRAM电压解决方案，如学术论文：《新型阻变存储器内的电压解决方案》；廖启宏等；集成电路设计与应用(半导体技术)，2011年6月，第36卷，第6期，如图3为其电压产生系统原理图，包括带隙基准源、低压输出LDO(低压差线性稳压器)和Dickson电荷泵，其中Dickson电荷泵由压控振荡器、时钟分频和电荷泵核组成。
带隙基准源为其他电路提供与工艺和温度无关的参考电压，包括压控信号，电荷泵输出参考电压和低压LDO输出参考电压；
低压LDO提供低于外部电源的输出电压，为存储单元读写提供足够驱动能力的驱动电压；
Dickson电荷泵产生外部系统所不能提供的且高于外部电源的电压，为存储单元写0或写1提供足够驱动能力的驱动电压；
虽然上述现有方案能够为RRAM提供所需的所有电压，但是还存在以下缺点：1)此方案不支持多字节Bytes存储单元同时操作；原文中提到：电荷泵采用Dickson电荷泵，其负载最大为1mA；由此可以推测，此方案仅用来支持驱动小于1个字节(8bits)存储单元同时进行SET/RESET操作；若要支持多个字节(例16Bytes＝128bits)存储单元同时进行SET/RESET操作，即电荷泵的负载电流便会很大(>16mA)；2)采用3级Dickson电荷泵，电压损失大，负载驱动能力低，功率效能低；若要达到足够的驱动能力和输出电压，此方案的版图面积变大，芯片的成本提高；3)存储单元切换或SET/RESET模式切换(即提供给存储单元的电压迅速下降)采用“漏电路径”的方式：需要额外的脉宽信号控制漏电路径，同时切换后的电压不能快速准确稳定到目标值(即切换后的实际值与目标值存在一定的偏差)，影响后续存储单元的正常操作；4)此方案并没有对字线WL、位线BL和源线SL的LDO类型做出详细阐述，不利于高效方案的实现。
发明内容
针对现有技术中存在的问题，本发明提供一种能够支持多字节同时操作，数据读写速度快，输出快速准确的RRAM电压产生系统。
本发明是通过以下技术方案来实现：
一种RRAM电压产生系统，包括用于将外部电源电压升高并为其他子电路提供电源的电荷泵；用于提供时钟信号的方波振荡器；方波振荡器的输出端连接电荷泵的时钟信号输入端；用于为存储单元的操作提供驱动电压的线性稳压器，线性稳压器的输出端依次连接行列译码器和存储单元阵列；线性稳压器同时由连接的外部电源VCC和电荷泵输出电源VPP供电；用于为系统提供上电复位信号，同时控制电荷泵、方波振荡器和线性稳压器有序开启的上电控制电路；用于为电荷泵、方波振荡器、线性稳压器和上电控制电路提供参考电压和参考电流的电压电流基准源。
优选的，电压电流基准源由带隙基准电压源和温度补偿电流源组成，其输出电压接至电荷泵、方波振荡器和线性稳压器的参考电压输入端；输出电流分别接至电荷泵、方波振荡器和线性稳压器的偏置电流输入端。
优选的，电荷泵采用双分支结构，电荷泵输入电压源接外部电源VCC，电荷泵输出电源VPP接至线性稳压器；参考电压VREF输入端和偏置电流IREF输入端接至电压电流基准源的输出端；使能信号EN_CP输入端接至上电控制电路的输出端；时钟信号CLK输入端接至方波振荡器的输出时钟端。
优选的，方波振荡器的参考电压VREF输入端和偏置电流IREF输入端接至电压电流基准源的输出端；使能信号EN_OSC输入端接至上电控制电路的输出端。
优选的，上电控制电路由逻辑及延时电路组成，按时序输出逻辑控制信号EN_OSC、EN_CP、EN_GEN分别接至方波振荡器、电荷泵及线性稳压器的使能输入端。
优选的，线性稳压器参考电压输入端VREF和偏置电流输入端IREF接至电压电流基准源，使能信号EN_GEN输入端接至上电控制电路，输出信号VWL_SET、VWL_RESET、VBL_SET、VSL_RESET和VCLAMP分别接至行列译码器。
进一步，线性稳压器由参考电压稳压器、SET模式字线WL稳压器、RESET模式字线WL稳压器和SET模式位线BL/RESET模式源线SL稳压器及第一、二、三多路选择器、、组成；
参考电压稳压器、RESET模式字线WL稳压器和SET模式位线BL/RESET模式源线SL稳压器的电源由电荷泵输出电源VPP供电，SET模式字线WL稳压器连接外部电源VCC供电；
参考电压稳压器输出一系列参考电压总线信号VREF_BUS分别通过第一、二、三多路选择器、、连接到SET模式字线WL稳压器、RESET模式字线WL稳压器和SET模式位线BL/RESET模式源线SL稳压器的同相输入端。
优选的，参考电压稳压器由第一放大器和串联的第一、二电阻串、组成；串联的第一、二电阻串、接于第一放大器的输出端和地之间，用于对第一放大器的输出分压，产生一系列参考电压总线信号VREF_BUS；第一放大器反相输入端接第一电阻串和第二电阻串的串联公共端。
进一步，SET模式字线WL稳压器由第二放大器、第一电阻和第二电阻组成；串联的第一、二电阻、接于放大器输出VWL_SET和地端之间；第二放大器的反相输入端接第一电阻和第二电阻的串联公共端。
进一步，RESET模式字线WL稳压器和SET模式位线BL/RESET模式源线SL稳压器分别由输出端与反相输入端相连的放大器组成。
与现有技术相比，本发明具有以下有益的技术效果：
本发明所述RRAM电压产生系统，通过同时采用外部电源和工艺兼容性好的高效双分支结构的电荷泵输出电源为线性稳压器分别供电，能够支持多字节，包括单字节存储单元的同时操作，例16Bytes＝128bits，提高了RRAM数据读写的速度；同时，也降低了芯片成本。
进一步的，位线BL或源线SL稳压器采用AB类输出放大器实现的，输出快速准确跟随输入变化，省去了“漏电路径”控制信号，避免了“漏电路径”导致存储单元切换或SET/RESET模式切换后实际值与目标值偏差的问题；同时，由于其结构清晰，更利于或易于方案的设计实现。
附图说明
图1为一组典型的1T1R存储单元电压配置图。
图2为一种典型的存储单元SET过程时序图。
图3为传统电压产生系统原理图。
图4为本发明RRAM总体系统原理图和电压产生系统原理图。
图5为本发明线性稳压器原理图。
图6a为一种A类输出的放大器电路。
图6b为一种轨到轨输入AB类输出的放大器。
图7为双分支结构的电荷泵电路。
图中：电压产生系统1，行列译码器2，存储单元阵列3，电压电流基准源11，电荷泵12，方波振荡器13，线性稳压器14，上电控制电路15，参考电压稳压器141，第一多路选择器142，SET模式字线WL稳压器143，第二多路选择器144，RESET模式字线WL稳压器145，第三多路选择器146，SET模式位线BL/RESET模式源线SL稳压器147，第一放大器1411，第一电阻串1412，第二电阻串1413，第二放大器1431，第一电阻1432，第二电阻1433。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明RRAM电压产生系统，如图4所示，为本发明RRAM总体系统原理图和电压产生系统原理图，其中粗虚线所圈为电压产生系统1，为行列译码器2和存储单元阵列3提供所需的电压。
其中，电压产生系统1由电压电流基准源11、电荷泵12、方波振荡器13、线性稳压器14和上电控制电路15五部分组成。电压电流基准源11为其他电路(方波振荡器，电荷泵，线性稳压器，灵敏放大器等)提供经过温度补偿和微调后的参考电压和参考电流；电荷泵12将外部电源(VCC＝3.3V)升高系统所不能提供的较高的电压(如VPP＝5V)，为其他模块(线性稳压器，行/列译码器等)提供电源；方波振荡器13为电荷泵及其他逻辑控制电路提供时钟信号；线性稳压器14为存储单元的操作提供具有足够驱动能力的工作电压；上电控制电路15为系统提供上电复位信号，同时控制其他各个模块有序开启。
其中：VCC为外部电压源，VPP为电荷泵将VCC升压后的电源即电荷泵输出电源；VREF和IREF为电压电流基准源11输出的基准电压信号和基准电流信号；EN_OSC、EN_CP、EN_GEN分别是方波振荡器13、电荷泵12及线性稳压器14的使能信号，高电平有效，均由上电控制电路15控制；VWL_SET、VWL_RESET、VBL_SET、VSL_RESET为线性稳压器14产生的字线WL在SET或RESET时、位线BL在SET时、源线SL在RESET时的电压信号；VCLAMP是存储单元读取数据时灵敏放大器的参考电压。
电压电流基准源11选用如下结构的基准源，由带隙基准电压源和温度补偿电流源两部分构成，其输出电压接至电荷泵12、方波振荡器13、线性稳压器14的参考电压输入端；输出电流(多条电流支路)分别接至电荷泵12、方波振荡器13、线性稳压器14的偏置电流输入端。
电荷泵12选用工艺兼容性好、效率高且成本低的双分支结构(Dual-branchVoltage Doubler)，其输入电压源接外部电源VCC，电荷泵输出电源VPP接至线性稳压器14及其他电路；参考电压VREF输入端和偏置电流IREF输入端接至电压电流基准源11的输出；使能信号EN_CP接至上电控制电路15的输出；时钟信号CLK接至方波振荡器13的输出时钟端。
方波振荡器13选用普通结构的振荡器，其参考电压VREF输入端和偏置电流IREF输入端接至电压电流基准源11的输出；使能信号EN_OSC接至上电控制电路15的输出；输出时钟信号接至电荷泵12的时钟信号输入端，同时也为其他逻辑控制电路提供时钟信号。
上电控制电路15由逻辑及延时电路构成，在系统上电后，按一定的时序输出逻辑控制信号EN_OSC、EN_CP、EN_GEN分别接至方波振荡器13、电荷泵12及线性稳压器14的使能输入端，有序开启各个模块。
线性稳压器14由外部电源VCC和电荷泵输出电源VPP同时供电，其参考电压输入端VREF、偏置电流输入端IREF接至电压电流基准源11，使能信号EN_GEN接至上电控制电路15，输出信号VWL_SET、VWL_RESET、VBL_SET、VSL_RESET和VCLAMP分别接至行列译码器2。
如图5所示为线性稳压器14的原理图，由参考电压稳压器141、SET模式字线WL稳压器143、RESET模式字线WL稳压器145和SET模式位线BL/RESET模式源线SL稳压器147及第一、二、三个多路选择器142、144、146组成。由图1所示的一组典型的1T1R存储单元电压配置图可知，为了产生正确的电压，同时考虑到电源转换效率高的因素，参考电压稳压器141、RESET模式字线WL稳压器145和SET模式位线BL/RESET模式源线SL稳压器147选用VPP作电源，SET模式字线WL稳压器143选用VCC做电源。
参考电压稳压器141由第一放大器1411和电阻串1412、1413组成。其中，电阻串1412和电阻串1413串联而成，接于第一放大器1411的输出端和地之间，这些电阻串对第一放大器1411的输出分压，产生一系列参考电压总线信号VREF_BUS；第一放大器1411的同相输入端接参考电压VREF，反相输入端接电阻串1412和1413的串联公共端。
SET模式字线WL稳压器143由第二放大器1431、电阻1432和电阻1433组成。其中，电阻1432和1433串联而成，接于放大器输出VWL_SET和地端之间；第二放大器1431的同相输入端接多路选择器142的输出端，反相输入端接电阻1432和1433的串联公共端。
RESET模式字线WL稳压器145则由输出端与反相输入端相连的放大器实现，其同相输入端接多路选择器144的输出端。
SET模式位线BL/RESET模式源线SL稳压器147同样输出端与反相输入端相连的放大器实现，其同相输入端接多路选择器146的输出端。
多路选择器142输入接参考电压总线信号VREF_BUS，由微调控制信号TRM_VWL_SET<3：0>控制，选择一路电压作为参考电压，接SET模式字线WL稳压器143的同相输入端。
多路选择器144输入接参考电压总线信号VREF_BUS，由微调控制信号TRM_VWL_RESET<3：0>控制，选择一路电压作为参考电压，接RESET模式字线WL稳压器145的同相输入端。
多路选择器146输入接参考电压总线信号VREF_BUS，由配置控制信号CFG_VBSL<3：0>控制，选择一路电压作为参考电压，接SET模式位线BL/RESET模式源线SL稳压器147同相输入端。
图5所示给出了线性稳压器详细完整的电路原理图，为了更利于或易于方案的设计实现，分别就各个稳压器的类型作以详细的说明：
1>参考电压稳压器141:
字线WL/位线BL/源线SL稳压器的参考电压均由参考稳压器141提供，具有不随温度、电源电压变化而变化的特点；其输出为容性负载，故第一放大器1411选用A类输出的放大器实现；
2>SET模式字线WL稳压器143和RESET模式字线WL稳压器145:
通常，SET模式字线WL稳压器143输出均低于外部电源VCC和RESET模式字线WL稳压器145的输出；同时，它们的负载是容性的，且输出电压固定不变；
(1)当RESET模式字线WL稳压器145输出高于VCC时，RESET模式字线WL稳压器145可选用A类输出的放大器实现，但需要选用VPP为电源，保证输出电压正确；而SET模式字线WL稳压器143的第二放大器1431也选用A类输出的放大器实现，同时选用VCC＝3.3V为电源，节省功耗。
(2)当RESET模式字线WL稳压器145输出也低于外部电源VCC时，由于SET模式和RESET模式工作在不同时段，所以可共用一个运放，以节省功耗；又由于它们的电压输出范围宽，故可选用轨对轨(Rail-to-Rail)输入AB类输出的放大器实现。
3>SET模式位线BL/RESET模式源线SL稳压器147:
(1)由于SET模式和RESET模式工作在不同时段，所以用一个运算放大器产生VBL_SET和VSL_RESET电压，以节省功耗；
(2)此稳压器电压输出范围宽，阻性负载，且输出电压不断地迅速变化(例SET/RESET过程中每次升高100mV，及模式切换或地址切换时电压迅速从高变到低)，故选用轨到轨输入AB类输出的放大器。
参考图4和图5，本发明再给出一组典型的放大器电路和双分支结构的电荷泵电路的实现实例，如图6a、6b、7所示；相比较现有技术，其更利于或易于方案的设计实现。

Claims (7)

1.一种RRAM电压产生系统，其特征在于，包括，
用于将外部电源电压升高并为其他子电路提供电源的电荷泵(12)；
用于提供时钟信号的方波振荡器(13)；方波振荡器(13)的输出端连接电荷泵(12)的时钟信号输入端；
用于为存储单元的操作提供驱动电压的线性稳压器(14)，线性稳压器(14)的输出端依次连接行列译码器(2)和存储单元阵列(3)；线性稳压器(14)同时由连接的外部电源VCC和电荷泵输出电源VPP供电；
用于为系统提供上电复位信号，同时控制电荷泵(12)、方波振荡器(13)和线性稳压器(14)有序开启的上电控制电路(15)；
用于为电荷泵(12)、方波振荡器(13)、线性稳压器(14)和上电控制电路(15)提供参考电压和参考电流的电压电流基准源(11)；
所述线性稳压器(14)的参考电压VREF输入端和偏置电流IREF输入端接至电压电流基准源(11)，使能信号EN_GEN输入端接至上电控制电路(15)，输出信号VWL_SET、VWL_RESET、VBL_SET、VSL_RESET和VCLAMP分别接至行列译码器(2)；
所述的线性稳压器(14)由参考电压稳压器(141)、SET模式字线WL稳压器(143)、RESET模式字线WL稳压器(145)和SET模式位线BL/RESET模式源线SL稳压器(147)及第一、二、三多路选择器(142)、(144)、(146)组成；
参考电压稳压器(141)、RESET模式字线WL稳压器(145)和SET模式位线BL/RESET模式源线SL稳压器(147)的电源由电荷泵输出电源VPP供电，SET模式字线WL稳压器(143)连接外部电源VCC供电；
参考电压稳压器(141)输出一系列参考电压总线信号VREF_BUS分别通过第一、二、三多路选择器(142)、(144)、(146)连接到SET模式字线WL稳压器(143)、RESET模式字线WL稳压器(145)和SET模式位线BL/RESET模式源线SL稳压器(147)的同相输入端；
所述的RESET模式字线WL稳压器(145)和SET模式位线BL/RESET模式源线SL稳压器(147)分别由输出端与反相输入端相连的放大器组成。
2.根据权利要求1所述的一种RRAM电压产生系统，其特征在于，所述的电压电流基准源(11)由带隙基准电压源和温度补偿电流源组成，其输出电压接至电荷泵(12)、方波振荡器(13)和线性稳压器(14)的参考电压VREF输入端，输出电流分别接至电荷泵(12)、方波振荡器(13)和线性稳压器(14)的偏置电流IREF输入端。
3.根据权利要求1所述的一种RRAM电压产生系统，其特征在于，所述的电荷泵(12)采用双分支结构，电荷泵(12)输入电压源接外部电源VCC，电荷泵输出电源VPP接至线性稳压器(14)，参考电压VREF输入端和偏置电流IREF输入端接至电压电流基准源(11)的输出端，使能信号EN_CP输入端接至上电控制电路(15)的输出端，时钟信号CLK输入端接至方波振荡器(13)的输出时钟端。
4.根据权利要求1所述的一种RRAM电压产生系统，其特征在于，所述的方波振荡器(13)的参考电压VREF输入端和偏置电流IREF输入端接至电压电流基准源(11)的输出端，使能信号EN_OSC输入端接至上电控制电路(15)的输出端。
5.根据权利要求1所述的一种RRAM电压产生系统，其特征在于，所述的上电控制电路(15)由逻辑及延时电路组成，按时序输出逻辑控制信号EN_OSC、EN_CP、EN_GEN，逻辑控制信号EN_OSC接至方波振荡器(13)的使能输入端，逻辑控制信号EN_CP接至电荷泵(12)的使能输入端，逻辑控制信号EN_GEN接至线性稳压器(14)的使能输入端。
6.根据权利要求1所述的一种RRAM电压产生系统，其特征在于，所述的参考电压稳压器(141)由第一放大器(1411)和串联的第一、二电阻串(1412)、(1413)组成；串联的第一、二电阻串(1412)、(1413)接于第一放大器(1411)的输出端和地之间，用于对第一放大器(1411)的输出分压，产生一系列参考电压总线信号VREF_BUS；第一放大器(1411)反相输入端接第一电阻串(1412)和第二电阻串(1413)的串联公共端。
7.根据权利要求1所述的一种RRAM电压产生系统，其特征在于，所述的SET模式字线WL稳压器(143)由第二放大器(1431)、第一电阻(1432)和第二电阻(1433)组成；串联的第一、二电阻(1432)、(1433)接于第二放大器输出VWL_SET和地端之间；第二放大器(1431)的反相输入端接第一电阻(1432)和第二电阻(1433)的串联公共端。
CN201510152647.0A 2015-04-01 2015-04-01 一种rram电压产生系统 Active CN104778968B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510152647.0A CN104778968B (zh) 2015-04-01 2015-04-01 一种rram电压产生系统
PCT/CN2015/094865 WO2016155322A1 (zh) 2015-04-01 2015-11-18 一种rram电压产生系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510152647.0A CN104778968B (zh) 2015-04-01 2015-04-01 一种rram电压产生系统

Publications (2)

Publication Number Publication Date
CN104778968A CN104778968A (zh) 2015-07-15
CN104778968B true CN104778968B (zh) 2017-10-03

Family

ID=53620394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510152647.0A Active CN104778968B (zh) 2015-04-01 2015-04-01 一种rram电压产生系统

Country Status (2)

Country Link
CN (1) CN104778968B (zh)
WO (1) WO2016155322A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778968B (zh) * 2015-04-01 2017-10-03 西安紫光国芯半导体有限公司 一种rram电压产生系统
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
CN108646841A (zh) * 2018-07-12 2018-10-12 上海艾为电子技术股份有限公司 一种线性稳压电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136248A (zh) * 2006-10-12 2008-03-05 中兴通讯股份有限公司 一种电荷泵输出高压的控制装置
CN103346779A (zh) * 2013-06-26 2013-10-09 成都鸿芯纪元科技有限公司 一种fpga片上低功耗系统
CN103413567A (zh) * 2013-08-22 2013-11-27 上海宏力半导体制造有限公司 参考电压提供电路
CN103839588A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 稳压器及其控制方法、存储器
CN104112473A (zh) * 2014-04-28 2014-10-22 北京时代民芯科技有限公司 一种低功耗快速升压flash电荷泵控制电路
CN204680386U (zh) * 2015-04-01 2015-09-30 山东华芯半导体有限公司 一种rram电压产生系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158856B2 (ja) * 2003-04-17 2008-10-01 松下電器産業株式会社 昇圧電源回路
US20050174162A1 (en) * 2004-02-09 2005-08-11 Taiwan Semiconductor Manufacturing Company Configurable voltage generator
JP2012203928A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置及びｉｃカード
KR20130069029A (ko) * 2011-12-16 2013-06-26 에스케이하이닉스 주식회사 저항성 메모리 장치
CN104778968B (zh) * 2015-04-01 2017-10-03 西安紫光国芯半导体有限公司 一种rram电压产生系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136248A (zh) * 2006-10-12 2008-03-05 中兴通讯股份有限公司 一种电荷泵输出高压的控制装置
CN103346779A (zh) * 2013-06-26 2013-10-09 成都鸿芯纪元科技有限公司 一种fpga片上低功耗系统
CN103413567A (zh) * 2013-08-22 2013-11-27 上海宏力半导体制造有限公司 参考电压提供电路
CN103839588A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 稳压器及其控制方法、存储器
CN104112473A (zh) * 2014-04-28 2014-10-22 北京时代民芯科技有限公司 一种低功耗快速升压flash电荷泵控制电路
CN204680386U (zh) * 2015-04-01 2015-09-30 山东华芯半导体有限公司 一种rram电压产生系统

Also Published As

Publication number Publication date
WO2016155322A1 (zh) 2016-10-06
CN104778968A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN101354923B (zh) 电压转换器电路和具有该电路的快闪存储器件
CN102160117B (zh) 具有升压阵列电压的集成电路及其方法
CN100498974C (zh) 用于控制增强电压的电路和方法
US9548131B1 (en) Reduced power read sensing for one-time programmable memories
CN102647180B (zh) 逻辑电路、含逻辑电路的集成电路和操作集成电路的方法
CN102081959B (zh) 一种存储器读出电路以及存储器
CN102290100A (zh) 半导体集成电路装置
US9865347B2 (en) Memory driving circuit
CN110797063B (zh) 忆阻器存储芯片及其操作方法
CN104112478A (zh) 集成电路和存储器件
KR20140080942A (ko) 비휘발성 메모리 장치
CN104778968B (zh) 一种rram电压产生系统
CN103093810A (zh) 电阻式存储器装置
US8446754B2 (en) Semiconductor memory apparatus and method of driving the same
US7149132B2 (en) Biasing circuit for use in a non-volatile memory device
CN1905075B (zh) 半导体存储器件
CN105448331A (zh) 电阻式随机存取存储器电路以及读取方法
US8982602B2 (en) Memory devices, circuits and, methods that apply different electrical conditions in access operations
US20130242641A1 (en) Semiconductor device
CN204680386U (zh) 一种rram电压产生系统
US8848476B2 (en) Flash memory device and associated charge pump circuit
CN102568592B (zh) 非易失性存储器及其数据读取方法
CN104134461A (zh) 一种混合存储单元的读取电路结构
US20110170368A1 (en) Charge pump system and method utilizing adjustable output charge and compilation system and method for use by the charge pump
CN104020807B (zh) 读出放大器电压调节器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170425

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software Park building B block two layer

Applicant before: Shandong Sinochip Semiconductors Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant