CN104112478A - 集成电路和存储器件 - Google Patents

集成电路和存储器件 Download PDF

Info

Publication number
CN104112478A
CN104112478A CN201310521163.XA CN201310521163A CN104112478A CN 104112478 A CN104112478 A CN 104112478A CN 201310521163 A CN201310521163 A CN 201310521163A CN 104112478 A CN104112478 A CN 104112478A
Authority
CN
China
Prior art keywords
voltage
applicable
level
programme
storage element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310521163.XA
Other languages
English (en)
Inventor
黄正太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104112478A publication Critical patent/CN104112478A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

一种集成电路，包括：可编程储存单元，所述可编程储存单元适用于用多个电源来操作、并且响应于启动信号而输出储存在可编程储存单元中的数据；寄存器单元，所述寄存器单元适用于储存从所述可编程储存单元输出的数据；内部电路，所述内部电路适用于通过利用储存在所述寄存器单元中的数据来操作；电压检测单元，所述电压检测单元适用于当多个电源的电平被稳定时将电源稳定信号激活；以及启动控制单元，所述启动控制单元适用于从所述电源稳定信号的激活时刻开始对周期波的激活次数计数、并且当计数次数达到预定数目时将所述启动信号激活。

Description

集成电路和存储器件
相关申请的交叉引用
本申请要求2013年4月17日提交的申请号为10-2013-0042205的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种集成电路和存储器件，更具体而言，涉及一种用于集成电路的启动操作。
背景技术
图1是说明执行修复操作的传统的存储器件的框图。
参见图1，存储器件包括：单元阵列110，所述单元阵列110包括多个存储器单元；行电路120，所述行电路120激活通过行地址R_ADD选中的行（或字线）；以及列电路130，所述列电路130存取（例如读取或写入）通过列地址C_ADD选中的列（或位线）的数据。
行熔丝电路140将与单元阵列110中有缺陷的存储器单元相对应的行地址作为修复行地址REPAIR_R_ADD来储存。行比较单元150将储存在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储器件的外部输入的行地址R_ADD进行比较。当修复行地址REPAIR_R_ADD与行地址R_ADD一致时，行比较单元150控制行电路120来激活冗余行（或冗余字线）而不是由行地址R_ADD表示的行。
列熔丝电路160将与单元阵列110内有缺陷的存储器单元相对应的列地址作为修复列地址REPAIR_C_ADD储存。列比较单元170将储存在列熔丝电路160中的修复列地址REPAIR_C_ADD与从存储器件的外部输入的列地址C_ADD进行比较。当修复列地址REPAIR_C_ADD与列地址C_ADD一致时，列比较单元170控制列电路130来访问冗余列（或者冗余位线）而不是由列地址C_ADD表示的列。供作参考，在图1中，“DATA”表示数据或数据焊盘。
通常，激光熔丝主要用于熔丝电路140和160。激光熔丝根据熔丝是否被切断来储存逻辑高数据或逻辑低数据。激光熔丝的编程可以在晶圆状态下执行，但是熔丝的编程不可以在晶圆安装在封装体内部之后执行。此外，由于线节距（pitch）的限制，激光熔丝不可以被设计成小的电路面积。
为了克服这种问题，如在美国专利号为6,904,751、6,777,757、6,667,902、7,173,851以及7,269,047中公开的，存储器件包括可编程储存单元，诸如：电熔丝（e-熔丝）阵列电路、NAND快闪存储器、NOR快闪存储器、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、铁电RAM（FRAM）、磁阻RAM（MRAM）、自旋转移力矩MRAM（STT-MRAM）、阻变RAM（ReRAM）、或者相变RAM（PCRAM）的。将包括例如故障地址的修复信息储存在可编程储存单元中。
图2是说明包括用于储存修复信息的可编程储存单元的传统的存储器件的框图。
参见图2，存储器件包括：多个存储体BK0至BK3、多个寄存器单元210_0至210_3、以及可编程储存单元201，所述多个寄存器单元210_0至210_3被提供用于各个存储体BK0至BK3以储存修复信息。
图1中所示的熔丝电路140和160用可编程储存单元201来替代。这里，将与全部存储体BK0至BK3相对应的包括例如故障地址的修复信息储存。可编程储存单元201可以包括e-熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、EPROM、EEPROM、FRAM、MRAM、STT-MRAM、ReRAM、以及PCRAM中的一种。
提供在存储体BK0至BK3中的多个寄存器单元210_0至210_3可以分别储存关于相应存储体的修复信息。即，寄存器单元210_0可以储存关于存储体BK0的修复信息，而寄存器单元210_2可以储存关于存储体BK2的修复信息。多个寄存器单元210_0至210_3中的每个可以包括锁存器电路，并且可以仅当供应电源时储存修复信息。要储存在多个寄存器单元210_0至210_3中的修复信息可以从可编程储存单元201传送。可编程储存单元201将从启动使能信号BOOTEN的激活时刻起储存的修复信息传送至多个寄存器单元210_0至210_3。
由于可编程储存单元201以阵列形式来配置，所以调用内部储存的数据花费很多时间。由于不可以执行立即调用数据，所以利用储存在可编程储存单元201中的数据来立即执行修复操作是不可能的。因此，将储存在可编程储存单元201中的修复信息传送并储存在多个寄存器单元210_0至210_3中。然后，储存在多个寄存器单元210_0至210_3中的数据用于存储体BK0至BK3的修复操作。将储存在可编程储存单元201中的修复信息传送至多个寄存器单元210_0至210_3的过程被称作为启动操作。当完成启动操作时，存储器件可以修复有缺陷的单元，并且开始执行正常操作。
如上所述，在利用可编程储存单元201储存修复信息的存储器件中，启动操作在正常操作（例如，存储器件的读取操作和写入操作）之前执行。在相关领域中，已经使用了响应于施加到存储器件的初始信号（例如，复位信号）的激活而致使启动操作开始的方法。然而，在某些情况下根据对于存储器件的应用而不可以使用初始信号。另外，即使在初始信号被激活之前在可以执行启动操作时也存在间隔。因此，需要提供一种控制启动操作使得启动操作尽可能早地开始的技术。
发明内容
各种实施例涉及一种能够在最佳时间执行启动操作的集成电路或者存储器件。
在一个实施例中，一种集成电路可以包括：可编程储存单元，所述可编程储存单元适用于用多个电源来操作、并且响应于启动信号而输出储存的数据；寄存器单元，所述寄存器单元适用于储存从可编程储存单元输出的数据；内部电路，所述内部电路适用于通过利用储存在寄存器单元中的数据来操作；电压检测单元，所述电压检测单元适用于当多个电源的电平稳定时将电源稳定信号激活；以及启动控制单元，所述启动控制单元适用于从电源稳定信号的激活的时刻开始对周期波的激活次数计数、并且当计数次数达到预定数目时将启动信号激活。
在另一个实施例中，一种存储器件可以包括：可编程储存单元，所述可编程储存单元适用于用多个电源来操作、并且响应于启动信号而输出储存的修复信息；多个寄存器单元，所述多个寄存器单元适用于储存从可编程储存单元输出的修复信息；多个存储体，所述多个存储体具有多个正常单元和多个冗余单元，其中，利用储存在相应的寄存器单元中的修复信息将包括在多个正常单元中的有缺陷的单元用冗余单元中的一个来替换；电压检测单元，所述电压检测单元适用于当多个电源的电平稳定时激活电源稳定信号；以及启动控制单元，所述启动控制单元适用于：从电源稳定信号的激活时刻开始对周期波的激活次数计数，并且当计数次数达到预定的数目时激活启动信号。
在另一个实施例中，一种集成电路可以包括：可编程储存单元，所述可编程储存单元适用于响应于启动使能信号而利用内部电压来执行启动操作；电压检测单元，所述电压检测单元适用于检测内部电压的电平以产生电源稳定信号；以及启动控制单元，所述启动控制单元适用于：响应于电源稳定信号，通过对具有预定频率的周期波的周期的预定数目计数来产生启动使能信号。
附图说明
图1是说明执行修复操作的传统的存储器件的框图。
图2是说明包括用于储存修复信息的可编程储存单元的传统的存储器件的框图。
图3是说明根据本发明的一个实施例的存储器件的框图。
图4是说明图3中所示的启动控制单元的详细示图。
图5是说明图3中所示的电压检测单元的详细示图。
图6是说明图5中所示的第一电压检测器的详细示图。
图7是说明图5中所示的第二电压检测器的详细示图。
图8是说明图5中所示的第三电压检测器的详细示图。
图9是说明根据另一个实施例的图3中所示的电压检测单元的详细示图。
图10是说明根据本发明的另一个实施例的集成电路的框图。
具体实施方式
在下文中，将参照附图描述本发明的实施例以进行详细说明，使得本领域的技术人员可以容易地实现本发明的技术精神和实质。在本发明的描述中，可以省略与本发明的要旨不相关的已知配置。当附图标记指示每个附图的组成元件时，尽管显示在不同的附图中，但是相同的附图标记指示相同的组成元件。整个公开中，附图标记直接对应于本发明的各种附图和实施例中相同编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要不在句子中特意提及，单数形式可以包括复数形式。
图3是说明根据本发明的一个实施例的存储器件的框图。
参见图3，存储器件可以包括：可编程储存单元301、多个寄存器单元310_0至310_3、多个存储体BK0至BK3、电压检测单元320、启动控制单元330以及第一电压发生电路341至第三电压发生电路343。
从存储器件的外部输入的电压包括源电压VDD（具有约1.2V至约2.0V的电平）和接地电压VSS。为了操作可编程储存单元301，需要具有更多不同电平的电压。例如，当可编程储存单元301是e-熔丝阵列电路时，为了编程e-熔丝，需要大约6V确保作为最高电压和最低电压之间的电平差。当可编程储存单元301是快闪存储器时，需要大约15V至大约20V确保作为最高电压和最低电压之间的电平差以执行编程和读取操作。因此，除了从存储器件的外部输入的源电压VDD和VSS以外，可编程储存单元301还利用由存储器件中的第一电压发生电路341至第三电压发生电路343产生的内部电压（或内部电源）VPP、VBB以及VDIV。
第一电压发生电路341至第三电压发生电路343利用从存储器件的外部输入的源电压VDD和接地电压VSS来产生电压VPP、VBB以及VDIV，以用在可编程储存单元301中。第一电压发生电路341通过泵浦（pumping）源电压VDD来产生具有比源电压VDD更高电平的升高电压VPP。第二电压发生电路342通过泵浦接地电压VSS来产生具有比接地电压VSS更低电平的负电压VBB。第三电压发生电路343通过利用源电压VDD和接地电压VSS执行分压来产生具有处于源电压VDD和接地电压VSS之间的电平的分压VDIV。在实施例中，已经描述如下实例：可编程储存单元301除了使用从存储器件的外部输入的电压VDD和VSS以外，还使用内部产生的三个电压VPP、VBB以及VDIV。然而，用在可编程储存单元301中的电压的数目和种类当然可以根据可编程储存单元301的种类和设计而不同。
可编程储存单元301储存与存储体BK0至BK3相对应的包括例如故障地址的修复信息。可编程储存单元301可以是e-熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、EPROM、EEPROM、FRAM、MRAM、STT-MRAM、ReRAM以及PCRAM中的一种。可编程储存单元301利用电源VDD、VSS、VPP、VBB以及VDIV来操作。可编程储存单元301响应于启动使能信号BOOTEN的激活而开始将储存的修复信息传送至多个寄存器单元310_0至310_3。即，可编程储存单元301响应于启动使能信号BOOTEN的激活而开始执行启动操作。
多个寄存器单元310_0至310_3分别储存与其本身的寄存器相对应的存储体BK0至BK3的修复信息。当执行启动操作时，修复信息从可编程储存单元301传送至多个寄存器单元310_0至310_3并且被储存。多个寄存器单元310_0至310_3可以被配置成包括锁存器电路，并且仅在对存储器件供电期间保留储存的信息。
存储体BK0至BK3基于储存在多个寄存器单元310_0至310_3中的修复信息来执行用冗余单元替换有缺陷的单元的修复操作。存储体BK0使用储存在寄存器单元310_0中的修复信息。存储体BK2使用储存在寄存器单元310_2中的修复信息。
当用在可编程储存单元301中的电源VDD、VPP、VBB以及VDIV的电平稳定时，电压检测单元320将电源稳定信号POWER_SAFE激活。可编程储存单元301可以在存储器件导通之后尽可能早地开始执行启动操作。这是因为存储器件可以当完成启动操作时执行正常操作。为了可编程储存单元301正常操作，至少用在可编程储存单元301中的电源VDD、VPP、VBB以及VDIV的电平要稳定。这是因为当电源VDD、VPP、VBB以及VDIV尚未稳定时可编程储存单元301的稳定的启动操作本身是不可能的。电压检测单元320中产生的电源稳定信号POWER_SAFE的激活意味着至少用在可编程储存单元301中的电源VDD、VPP、VBB以及VDIV稳定。
启动控制单元330从电源稳定信号POWER_SAFE激活的时刻起对周期波的激活次数计数。当计数的次数达到预设的数目时，启动控制单元330激活启动使能信号BOOTEN。即，启动控制单元330对周期波的周期的预定数目计数。启动控制单元330执行控制，使得在电源稳定信号POWER_SAFE激活之后启动操作可以在以保证裕度（margin）的预定时间经过之后开始。
电压检测单元320和启动控制单元330通过控制启动操作来尽可能早地执行用于稳定操作的启动操作，使得启动操作在用在可编程储存单元301中的电源VDD、VPP、VBB以及VDIV稳定并经过以保证裕度的预定时间之后开始。由于启动使能信号BOOTEN内部产生而不利用从存储器件的外部输入的控制信号，所以可以不需要存储器件接收用作启动操作的单独信号的输入。
图4是说明图3中所示的启动控制单元330的详细示图。
参见图4，启动控制单元330可以包括：振荡器410、计数器420以及控制块430。
振荡器410响应于电源稳定信号POWER_SAFE的激活来产生周期波OSC。即，周期波在电源稳定信号POWER_SAFE的激活之后开始触发（toggle）。启动使能信号BOOTEN可以用作振荡器410的复位信号。当启动使能信号BOOTEN被激活时，振荡器410可以去激活周期波OSC。即，当启动使能信号BOOTEN被激活时，周期波OSC的触发可以停止。通常，存储器件包括操作自我刷新操作的振荡器。启动控制单元330的振荡器410可以用作执行自我刷新操作的振荡器。
计数器420通过对周期波OSC的激活次数计数来产生代码CODE<0:N>。代码CODE<0:N>可以是N+1比特的二进制代码。每当周期波OSC被激活时，计数器420将代码CODE<0:N>的值增加1。代码CODE<0:N>可以响应于启动使能信号BOOTEN的激活而被复位。即，当启动使能信号BOOTEN被激活时，代码CODE<0:N>的值可以被初始化成例如‘00000000’。
当代码CODE<0:N>达到预设值时，控制块430激活启动使能信号BOOTEN。例如，当预设值为‘200’并且代码CODE<0:N>的值达到‘200’（其是转换成十进制数的值）时，启动使能信号BOOTEN被激活。预设值可以根据在电源稳定信号POWER_SAFE激活之后指定时间是否保证裕度以及启动操作是否开始而不同。预设值越大，裕度越大。预设值越小，裕度越小。
图5是说明图3中所示的电压检测单元320的详细示图。
参见图5，电压检测单元320可以包括第一电压检测器511至第四电压检测器514以及信号发生块520。
第一电压检测器511至第四电压检测器514产生当电源VDD、VPP、VBB以及VDIV的电平达到目标电压时而被激活的检测信号DET_VDD、DET_VPP、DET_VBB以及DET_VDIV。目标电压可以被设定成略低于在稳定状态下的电源VDD、VPP、VBB以及VDIV的电平。例如，当升高电压VPP的稳定状态的电压电平为4V时，当升高电压VPP的电平达到3.5V时，第二电压检测器512可以激活检测信号DET_VPP。例如，当负电压VBB的稳定状态的电压电平为-2V时，第三电压检测器513可以激活检测信号DET_VBB。将参照图6至图8来更加详细地描述第一电压检测器511至514的配置。
当全部的检测信号DET_VDD、DET_VPP、DET_VBB以及DET_VDIV被激活时，信号发生块520将电源稳定信号POWER_SAFE激活。信号发生块520可以包括如附图中的终端门（end-gate）。
图6是说明图5中所示的第一电压检测器511的详细示图。
参见图6，第一电压检测器511包括：NMOS晶体管603和605、PMOS晶体管604、电阻器601和602以及反相器606和607。第一电压检测器511基于源电压VDD来检测源电压VDD的电平。这种电路是周知的加电电路。
在第一电压检测器511的操作中，当源电压VDD为低时NMOS晶体管603被关断。因此，节点A的电压电平增大，且因而NMOS晶体管605导通。因此，节点B的电压电平减小，并且检测信号DET_VDD被去激活成逻辑低电平。然而，源电压VDD的电平增大到等于或大于指定电平的电平，NMOS晶体管603导通，节点A的电压电平减小，且因而NMOS晶体管605关断。因此，节点B的电压电平增大，并且检测信号DET_VDD被激活成逻辑高电平。
图7是说明图5中所示的第二电压检测器512的详细示图。
参见图7，第二电压检测器512包括：电阻器701、702、705和711、NMOS晶体管703、704、709和710、PMOS晶体管706、707和708、以及反相器712和713。
当升高电压VPP的电平为低时，NMOS晶体管703和704关断，节点C的电压电平增大，且因而NMOS晶体管709和710导通。因此，节点D的电压电平减小，且因而检测信号DET_VPP被去激活成逻辑低电平。当升高电压VPP的电平充分增大时，NMOS晶体管703和704导通，节点C的电压电平减小，且因而NMOS晶体管709和710关断。因此，节点D的电压电平增大，且因而检测信号DET_VPP被激活成逻辑高电平。
此外，第四电压检测器514可以具有与图6中所示的第一电压检测器511或者图7中所示的第二电压检测器512相同的配置。然而，晶体管和电阻器的参数被改变并且设计成以便适用于通过第四电压检测器514检测出的分压VDIV的电平。
图8是说明图5中所示的第三电压检测器513的详细示图。
参见图8，第三电压检测器513包括PMOS晶体管801和802以及反相器803。
当负值VBB的绝对值小（即，负电压的电平高）时，PMOS晶体管802的电阻值增大。因此，节点E的电压增大，且因而检测信号DET_VBB被作为逻辑低电平信号输出。当负电压VBB的绝对值大（即，负电压的电平低）时，PMOS晶体管802的电阻值减小。因此，节点E的电压减小，且因而检测信号DET_VBB被作为逻辑高电平信号输出。
在图6至图8中，已经描述了电压检测器511至514的配置。不仅图6至图8中所示的电路，当然而且用于检测电压电平的各种类型的电路可以用作电压检测器511至514。
图9是说明图3中所示的电压检测单元320的详细示图。
参见图9，将描述如下的一个实施例：在用在可编程储存单元301中的电源VDD、VPP、VBB以及VDIV之中仅检测出一个电源（或一个电压）VPP的电平，并且产生电源稳定信号POWER_SAFE。当电源VDD、VPP、VBB以及VDIV之中最可能最后稳定的电源VPP被稳定时，全部的其它电源被假设成稳定。因此，可以实现图9中所示的实施例。
参见图9，电压检测单元320可以包括一个电压检测器，例如，图7中所示的第二电压检测器512。通过电压检测器产生的检测信号DET_VPP本身可以用作电源稳定信号POWER_SAFE。
在图9的实施例中，已经描述了如下的实例：电源VDD、VPP、VBB以及VDIV之中检测出升高电压VPP电平，并且产生电源稳定信号POWER_SAFE。然而，当然可以实施如下的实施例：电源VDD、VPP、VBB以及VDIV之中检测出负电压VBB的电平，并且产生电源稳定信号POWER_SAFE。这是因为负电压VBB是电源VDD、VPP、VBB以及VDIV之中最后稳定的电压。在图5的实施例中，已经描述了如下的实例：检测出四个电压VDD、VPP、VBB以及VDIV的电平，并且产生电源稳定信号POWER_SAFE。在图9的实施例中，已经描述了如下的实例：检测出一个电压VPP的电平，并且产生电源稳定信号POWER_SAFE。然而，当然可以检测出两个或三个电压的电平，并且可以产生电源稳定信号POWER_SAFE。
图10是说明根据本发明的另一个实施例的集成电路的框图。
如图10中所示，不仅可以将本发明应用到存储器件，也可以应用到全部种类的集成电路。参见图10，一种集成电路可以包括：可编程储存单元301、多个寄存器单元310_0至310_3、多个内部电路1010_0至1010_3、电压检测单元320、启动控制单元330以及第一电压发生电路341至第三电压发生电路343。
可编程储存单元301利用多个电源VDD、VSS、VPP以及VDIV来操作，并且响应于启动时能信号BOOTEN而输出储存的数据。可编程储存单元301储存例如用于多个内部电路1010_0至1010_3的操作所必需的各种设定或调整信息，并且将在启动操作的时间储存的信息传送至多个寄存器单元310_0至310_3。
内部电路1010_0至1010_3是集成电路内部存在的电路之中的利用从可编程储存单元301传送至多个寄存器单元310_0至310_3的信息来操作的电路。当内部电路1010_0是电压发生电路时，内部电路1010_0可以利用储存在寄存器电路310_0中的信息来调整通过其自身的内部电路产生的电压的电平。当内部电路1010_1是延迟电路时，内部电路1010_1可以利用储存在寄存器单元310_1中的信息来调节自身的内部电路的延迟值。当内部电路1010_2是设定内部电路的操作模式的电路时，内部电路1010_2可以利用储存在寄存器电路310_2中的模式信息来设定集成电路的操作模式。因而，集成电路1010_0至1010_3可以被配置成集成电路内部利用储存在可编程储存单元301中的信息来操作的任何电路。
在图10的实施例中，仅描述了不仅将本发明应用于存储器件还可以应用于一般的集成电路的实例。由于有关启动时间的确定的细节与图3至图9中所描述的相同，所以将省略其详细描述。
根据实施例，启动操作可以在最佳时间执行。
尽管已经出于说明的目的描述了各种实施例，但是对本领域的技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种集成电路，包括：
可编程储存单元，所述可编程储存单元适用于用多个电源来操作，并且响应于启动信号而输出储存在所述可编程储存单元中的数据；
寄存器单元，所述寄存器单元适用于储存从所述可编程储存单元输出的数据；
内部电路，所述内部电路适用于通过利用储存在所述寄存器单元中的数据来操作；
电压检测单元，所述电压检测单元适用于当所述多个电源的电平稳定时将电源稳定信号激活；以及
启动控制单元，所述启动控制单元适用于：从所述电源稳定信号的激活时刻开始对周期波的激活次数计数，并且当计数次数达到预定数目时将所述启动信号激活。
技术方案2.如技术方案1所述的集成电路，其中，所述电压检测单元包括：
多个电压检测器，所述多个电压检测器适用于分别检测所述多个电源的电压电平并且产生多个检测信号，当所述多个电源的电平达到目标电压时所述多个监测信号被激活；以及
信号发生块，所述信号发生块适用于当所述多个检测信号的全部被激活时将所述电源稳定信号激活。
技术方案3.如技术方案1所述的集成电路，其中，所述电压检测单元包括电压检测器，所述电压检测器适用于：当所述多个电源之中预定电源的电平达到目标电压时，将所述电源稳定信号激活。
技术方案4.如技术方案3所述的集成电路，其中，所述预定电源是所述多个电源之中最后被稳定的电源。
技术方案5.如技术方案1所述的集成电路，其中，所述启动控制单元包括：
振荡器，所述振荡器适用于响应于所述电源稳定信号而产生所述周期波；
计数器，所述计数器适用于通过对所述周期波的激活次数计数来产生代码；以及
控制块，所述控制块适用于当所述代码达到预设值时将所述启动信号激活。
技术方案6.如技术方案1所述的集成电路，其中，所述多个电源包括以下之中的至少两个：从所述集成电路的外部施加的源电压、通过将所述源电压分压而产生的分压、通过泵浦所述源电压而产生的升高电压、以及通过泵浦接地电压而产生的负电压。
技术方案7.如技术方案1所述的集成电路，其中，所述可编程储存单元包括以下之一：e-熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、可擦除可编程ROM、电可擦除可编程ROM、铁电RAM、磁阻RAM、自旋转移力矩MRAM、阻变RAM以及相变RAM。
技术方案8.一种存储器件，包括：
可编程储存单元，所述可编程储存单元适用于用多个电源来操作，并且响应于启动信号而输出储存的修复信息；
多个寄存器单元，所述多个寄存器单元适用于储存从所述可编程储存单元输出的修复信息；
多个存储体，所述多个存储体具有多个正常单元和多个冗余单元，其中，利用储存在相应的寄存器单元中的所述修复信息，将包括在所述多个正常单元中的有缺陷的单元用所述冗余单元中的一个来替换；
电压检测单元，所述电压检测单元适用于当所述多个电源的电平稳定时将电源稳定信号激活；以及
启动控制单元，所述启动控制单元适用于：从所述电源稳定信号的激活时刻开始对周期波的激活次数计数，并且当计数次数达到预定的数目时将所述启动信号激活。
技术方案9.如技术方案8所述的存储器件，其中，所述电压检测单元包括：
多个电压检测器，所述多个电压检测器适用于分别检测所述多个电源的电压电平并且产生多个检测信号，当所述多个电源的电压电平达到目标电压时所述多个检测信号被激活；以及
信号发生块，所述信号发生块适用于当所述多个检测信号的全部被激活时将所述电源稳定信号激活。
技术方案10.如技术方案8所述的存储器件，其中，所述电压检测单元包括电压检测器，所述电压检测器适用于：在所述多个电源之中预定电源的电平达到目标电压时，将所述电源稳定信号激活。
技术方案11.如技术方案10所述的存储器件，其中，所述预定电源是所述多个电源之中最后被稳定的电源。
技术方案12.如技术方案8所述的存储器件，其中，所述启动控制单元包括：
振荡器，所述振荡器适用于响应于所述电源稳定信号而产生所述周期波；
计数器，所述计数器适用于通过对所述周期波的周期计数来产生代码；以及
控制块，所述控制块适用于当所述代码具有预定值时将所述启动信号激活。
技术方案13.如技术方案8所述的存储器件，其中，所述多个电源包括以下之中的至少两个：从所述存储器件的外部施加的源电压、通过将所述源电压分压而产生的分压电压、通过泵浦所述源电压而产生的升高电压、以及通过泵浦接地电压而产生的负电压。
技术方案14.如技术方案8所述的存储器件，其中，所述可编程储存单元包括以下之一：e-熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、可擦除可编程ROM、电可擦除可编程ROM、铁电RAM、磁阻RAM、自旋转移力矩MRAM、阻变RAM以及相变RAM。
技术方案15.一种集成电路，包括：
可编程储存单元，所述可编程储存单元适用于响应于启动时能信号而利用内部电压执行启动操作；
电压检测单元，所述电压检测单元适用于检测所述内部电压的电平以产生电源稳定信号；以及
启动控制单元，所述启动控制单元适用于：响应于所述电源稳定信号，通过对具有预定频率的周期波的周期数目计数来产生所述启动使能信号，其中，所述启动使能信号当所述周期数目达到预定数目时而被激活。
技术方案16.如技术方案15所述的集成电路，其中，所述启动控制单元包括：
振荡器，所述振荡器适用于响应于所述电源稳定信号而产生所述周期波；
计数器，所述计数器适用于产生与所述周期数目相对应的代码；以及
控制块，所述控制块适用于当所述代码具有预定值时将所述启动信号激活。
技术方案17.如技术方案15所述的集成电路，其中，所述可编程储存单元包括以下之一：e-熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、可擦除可编程ROM、电可擦除可编程ROM、铁电RAM、磁阻RAM、自旋转移力矩MRAM、阻变RAM以及相变RAM。
技术方案18.如技术方案15所述的集成电路，其中，所述可编程储存单元包括修复信息，所述修复信息被编程在所述可编程储存单元中。

Claims (10)

1.一种集成电路，包括：
可编程储存单元，所述可编程储存单元适用于用多个电源来操作，并且响应于启动信号而输出储存在所述可编程储存单元中的数据；
寄存器单元，所述寄存器单元适用于储存从所述可编程储存单元输出的数据；
内部电路，所述内部电路适用于通过利用储存在所述寄存器单元中的数据来操作；
电压检测单元，所述电压检测单元适用于当所述多个电源的电平稳定时将电源稳定信号激活；以及
启动控制单元，所述启动控制单元适用于：从所述电源稳定信号的激活时刻开始对周期波的激活次数计数，并且当计数次数达到预定数目时将所述启动信号激活。
2.如权利要求1所述的集成电路，其中，所述电压检测单元包括：
多个电压检测器，所述多个电压检测器适用于分别检测所述多个电源的电压电平并且产生多个检测信号，当所述多个电源的电平达到目标电压时所述多个监测信号被激活；以及
信号发生块，所述信号发生块适用于当所述多个检测信号的全部被激活时将所述电源稳定信号激活。
3.如权利要求1所述的集成电路，其中，所述电压检测单元包括电压检测器，所述电压检测器适用于：当所述多个电源之中预定电源的电平达到目标电压时，将所述电源稳定信号激活。
4.如权利要求3所述的集成电路，其中，所述预定电源是所述多个电源之中最后被稳定的电源。
5.如权利要求1所述的集成电路，其中，所述启动控制单元包括：
振荡器，所述振荡器适用于响应于所述电源稳定信号而产生所述周期波；
计数器，所述计数器适用于通过对所述周期波的激活次数计数来产生代码；以及
控制块，所述控制块适用于当所述代码达到预设值时将所述启动信号激活。
6.如权利要求1所述的集成电路，其中，所述多个电源包括以下之中的至少两个：从所述集成电路的外部施加的源电压、通过将所述源电压分压而产生的分压、通过泵浦所述源电压而产生的升高电压、以及通过泵浦接地电压而产生的负电压。
7.如权利要求1所述的集成电路，其中，所述可编程储存单元包括以下之一：e-熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、可擦除可编程ROM、电可擦除可编程ROM、铁电RAM、磁阻RAM、自旋转移力矩MRAM、阻变RAM以及相变RAM。
8.一种存储器件，包括：
可编程储存单元，所述可编程储存单元适用于用多个电源来操作，并且响应于启动信号而输出储存的修复信息；
多个寄存器单元，所述多个寄存器单元适用于储存从所述可编程储存单元输出的修复信息；
多个存储体，所述多个存储体具有多个正常单元和多个冗余单元，其中，利用储存在相应的寄存器单元中的所述修复信息，将包括在所述多个正常单元中的有缺陷的单元用所述冗余单元中的一个来替换；
电压检测单元，所述电压检测单元适用于当所述多个电源的电平稳定时将电源稳定信号激活；以及
启动控制单元，所述启动控制单元适用于：从所述电源稳定信号的激活时刻开始对周期波的激活次数计数，并且当计数次数达到预定的数目时将所述启动信号激活。
9.如权利要求8所述的存储器件，其中，所述电压检测单元包括：
多个电压检测器，所述多个电压检测器适用于分别检测所述多个电源的电压电平并且产生多个检测信号，当所述多个电源的电压电平达到目标电压时所述多个检测信号被激活；以及
信号发生块，所述信号发生块适用于当所述多个检测信号的全部被激活时将所述电源稳定信号激活。
10.如权利要求8所述的存储器件，其中，所述电压检测单元包括电压检测器，所述电压检测器适用于：在所述多个电源之中预定电源的电平达到目标电压时，将所述电源稳定信号激活。
CN201310521163.XA 2013-04-17 2013-10-29 集成电路和存储器件 Pending CN104112478A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0042205 2013-04-17
KR1020130042205A KR20140124548A (ko) 2013-04-17 2013-04-17 집적회로 및 메모리 장치

Publications (1)

Publication Number Publication Date
CN104112478A true CN104112478A (zh) 2014-10-22

Family

ID=51709233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310521163.XA Pending CN104112478A (zh) 2013-04-17 2013-10-29 集成电路和存储器件

Country Status (3)

Country Link
US (1) US20140313840A1 (zh)
KR (1) KR20140124548A (zh)
CN (1) CN104112478A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057245A (zh) * 2015-04-06 2016-10-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106990284A (zh) * 2017-05-09 2017-07-28 电子科技大学 一种基于自旋泵浦效应的微波功率探测器及其制备方法
CN113632172A (zh) * 2021-03-24 2021-11-09 长江存储科技有限责任公司 使用冗余存储体进行故障主存储体修复的存储器件
US11769569B2 (en) 2021-03-24 2023-09-26 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080725A (ko) * 2012-12-14 2014-07-01 에스케이하이닉스 주식회사 음전압 조절 회로 및 이를 포함하는 전압 생성 회로
TWI521534B (zh) * 2013-10-09 2016-02-11 新唐科技股份有限公司 積體電路及其運作方法
KR102239755B1 (ko) * 2014-12-05 2021-04-14 에스케이하이닉스 주식회사 리페어 정보 저장 회로 및 이를 포함하는 반도체 장치
AT517154B1 (de) * 2015-03-05 2018-07-15 Siemens Ag Oesterreich Überwachung des Startvorgangs einer integrierten Schaltung
KR20170035734A (ko) 2015-09-23 2017-03-31 에스케이하이닉스 주식회사 반도체장치
KR20170075861A (ko) 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 집적 회로 및 메모리 장치
KR102508312B1 (ko) * 2018-04-23 2023-03-10 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102526621B1 (ko) * 2018-04-23 2023-04-28 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 동작 방법
TWI719633B (zh) * 2019-09-12 2021-02-21 新唐科技股份有限公司 積體電路、匯流排系統及排程方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3650186B2 (ja) * 1995-11-28 2005-05-18 株式会社ルネサステクノロジ 半導体装置および比較回路
US5880622A (en) * 1996-12-17 1999-03-09 Intel Corporation Method and apparatus for controlling a charge pump for rapid initialization
JPH10228768A (ja) * 1997-02-14 1998-08-25 Mitsubishi Electric Corp 半導体記憶装置
JP2003223783A (ja) * 2002-01-28 2003-08-08 Mitsubishi Electric Corp 半導体装置
US20050146385A1 (en) * 2003-12-29 2005-07-07 Johnson Luke A. Power-on reset circuit
KR100719150B1 (ko) * 2006-05-31 2007-05-18 주식회사 하이닉스반도체 반도체 소자의 파워업신호 생성장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057245A (zh) * 2015-04-06 2016-10-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106057245B (zh) * 2015-04-06 2020-12-08 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106990284A (zh) * 2017-05-09 2017-07-28 电子科技大学 一种基于自旋泵浦效应的微波功率探测器及其制备方法
CN106990284B (zh) * 2017-05-09 2019-04-30 电子科技大学 一种基于自旋泵浦效应的微波功率探测器及其制备方法
CN113632172A (zh) * 2021-03-24 2021-11-09 长江存储科技有限责任公司 使用冗余存储体进行故障主存储体修复的存储器件
US11769569B2 (en) 2021-03-24 2023-09-26 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank
US11934281B2 (en) 2021-03-24 2024-03-19 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank

Also Published As

Publication number Publication date
KR20140124548A (ko) 2014-10-27
US20140313840A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
CN104112478A (zh) 集成电路和存储器件
US9235487B2 (en) Integrated circuit and memory device
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
KR102047947B1 (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
JP2015207334A (ja) 半導体装置
CN103680619A (zh) 存储器件和集成电路
CN101131874A (zh) 半导体集成电路及其测试方法
US20080043551A1 (en) Electrical fuse circuit, memory device and electronic part
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US7864602B2 (en) Non-volatile semiconductor storage device and method of writing data thereto
US9019003B2 (en) Voltage generation circuit
KR102031075B1 (ko) 이-퓨즈 어레이 회로를 포함하는 집적회로
US8918683B2 (en) One-time program cell array circuit and memory device including the same
US10068662B2 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
US11545228B2 (en) OTP memory and storage device including the same
KR20150072043A (ko) 반도체 장치
KR101416878B1 (ko) 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치
KR20150040479A (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
US9991786B2 (en) Power control device and method thereof
US10248427B2 (en) Semiconductor device performing boot-up operation on nonvolatile memory circuit and method of operating the same
KR20170075861A (ko) 집적 회로 및 메모리 장치
CN105261394A (zh) 半导体器件及其操作方法
JPH07254299A (ja) 記憶セルのトランジスタ用バイアス回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141022