KR20170075861A - 집적 회로 및 메모리 장치 - Google Patents

집적 회로 및 메모리 장치 Download PDF

Info

Publication number
KR20170075861A
KR20170075861A KR1020150184919A KR20150184919A KR20170075861A KR 20170075861 A KR20170075861 A KR 20170075861A KR 1020150184919 A KR1020150184919 A KR 1020150184919A KR 20150184919 A KR20150184919 A KR 20150184919A KR 20170075861 A KR20170075861 A KR 20170075861A
Authority
KR
South Korea
Prior art keywords
registers
data
boot
repair
setting
Prior art date
Application number
KR1020150184919A
Other languages
English (en)
Inventor
구자범
황정태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150184919A priority Critical patent/KR20170075861A/ko
Priority to US15/170,611 priority patent/US9934875B2/en
Priority to CN201610805880.9A priority patent/CN106910530B/zh
Publication of KR20170075861A publication Critical patent/KR20170075861A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

집적 회로는, 부트-업 동작시에 저장된 데이터를 출력하는 비휘발성 메모리; 상기 부트-업 동작시에 상기 비휘발성 메모리로부터 출력되는 데이터를 전달받아 저장하는 하나 이상의 레지스터들; 및 상기 하나 이상의 레지스터들에 저장된 데이터를 이용해 동작하는 하나 이상의 내부 회로를 포함하고, 노-업데이트 모드에서는 상기 부트-업 동작이 수행되더라도 상기 비휘발성 메모리로부터 상기 레지스터들로의 데이터 업데이트가 수행되지 않을 수 있다.

Description

집적 회로 및 메모리 장치 {INTEGRATED CIRCUIT AND MEMORY DEVICE}
본 발명은 집적회로 및 메모리 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리로부터 래치 회로들로 데이터를 전송하는 부트업 동작에 관한 것이다.
도 1은 종래의 메모리장치에서의 리페어 동작을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리장치는 다수의 메모리 셀을 포함하는 셀어레이(110)와, 로우 어드레스(R_ADD)에 의해 선택된 워드라인(word line)을 활성화하기 위한 로우 회로(120), 컬럼 어드레스(C_ADD)에 의해 선택된 비트라인(bit line)의 데이터를 억세스(리드 또는 라이트)하기 위한 컬럼 회로(130)를 포함한다.
로우 퓨즈 회로(140)는 셀어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스를 리페어 로우 어드레스(REPAIR_R_ADD)로 저장한다. 로우 비교부(150)는 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)와 메모리장치 외부로부터 입력된 로우 어드레스(R_ADD)를 비교한다. 만약, 리페어 로우 어드레스(REPAIR_R_ADD)와 로우 어드레스(R_ADD)가 일치하면, 로우 비교부(150)는 로우 회로(120)가 로우 어드레스(R_ADD)에 의해 지정되는 워드라인을 대신해 리던던시(redundancy) 워드라인을 활성화하도록 제어한다.
컬럼 퓨즈 회로(160)는 셀어레이 내(110)에서 결함이 있는 메모리 셀에 대응하는 컬럼 어드레스를 리페어 컬럼 어드레스(REPAIR_C_ADD)로 저장한다. 컬럼 비교부(170)는 컬럼 퓨즈 회로(160)에 저장된 리페어 컬럼 어드레스(REPAIR_C_ADD)와 메모리장치 외부로부터 입력된 컬럼 어드레스(C_ADD)를 비교한다. 만약, 리페어 컬럼 어드레스(REPAIR_C_ADD)와 컬럼 어드레스(C_ADD)가 일치하면, 컬럼 비교부(170)는 컬럼 회로(130)가 컬럼 어드레스(C_ADD)에 의해 지정되는 비트라인을 대신해 리던던시 비트라인에 억세스하도록 제어한다.
종래의 퓨즈 회로들(140, 160)에는 주로 레이저 퓨즈(laser fuse)가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작은 면적으로 설계하는 것이 불가능하다.
이러한 단점을 극복하기 위하여, 미국 등록특허 US 6940751, 6777757, 6667902, 7173851, 7269047에 개시된 것과 같은 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory), FRAM(Ferroelectric RAM), MRAM(Magnetoresistive RAM)와 같은 비휘발성 메모리(Non Volatile Memory) 회로 중 하나를 메모리 장치 내부에 포함시키고, 비휘발성 메모리 회로 내부에 리페어 정보를 저장시켜 사용하고 있다.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리 회로가 사용되는 것을 도시한 도면이다.
도 2를 참조하면, 메모리 장치는 다수의 메모리 뱅크(BK0-BK3), 각각의 메모리 뱅크(BK0-BK3)마다 구비되어 리페어 데이터를 저장하기 위한 리페어 레지스터들(210_0-210_3), 설정 데이터를 저장하기 위한 설정 레지스터들(210_4), 설정 회로(220) 및 비휘발성 메모리 회로(201)를 포함한다.
비휘발성 메모리 회로(201)는 퓨즈 회로들(140, 160)을 대체한 것이다. 여기에는 모든 뱅크(BK0-BK3)에 대응하는 리페어 데이터, 즉 리페어 어드레스, 가 저장된다. 또한, 비휘발성 메모리 회로(201)에는 메모리 장치의 동작에 필요한 설정 데이터가 저장된다. 비휘발성 메모리 회로(201)는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, EPROM, EEPROM, FRAM, MRAM 중 어느 하나일 수 있다.
각각의 뱅크(BK0-BK3)마다 구비되는 리페어 레지스터들(210_0-210_3)은 자신에 대응하는 메모리 뱅크의 리페어 데이터를 저장한다. 리페어 레지스터들(210_0)은 메모리 뱅크(BK0)의 리페어 데이터를 저장하고, 리페어 레지스터들(210_2)은 메모리 뱅크(BK2)의 리페어 데이터를 저장한다. 또한, 설정 레지스터들(210_3)은 설정 회로(220)에서 사용할 설정 데이터를 저장한다. 설정 회로(220)는 설정 레지스터들(210_3)에 저장된 설정 데이터를 이용해, 메모리 장치의 동작에 필요한 각종 설정 값들, 예를 들어 내부 전압 레벨 및 각종 레이턴시 등의 설정, 을 설정하는 동작을 수행할 수 있다. 리페어 레지스터들 및 설정 레지스터들(2l0_0-210_4)은 전원이 공급되어 있는 동안에만 리페어 데이터를 저장하는 것이 가능하다. 리페어 레지스터들 및 설정 레지스터들(210_0-210_4)에 저장될 리페어 데이터와 설정 데이터는 비휘발성 메모리(201)로부터 전달받는다. 비휘발성 메모리 회로(201)는 부트업 신호(BOOTUP)의 활성화 시점부터 저장된 리페어 데이터를 리페어 레지스터들(210_0-210_3)로 전송하고, 설정 데이터를 설정 레지스터들(210_4)로 전송한다.
비휘발성 메모리 회로(201)는 어레이 형태로 구성되므로, 내부에 저장된 데이터를 호출하기 위해서는 일정 시간이 소요된다. 즉각적인 데이터의 호출이 불가능하기 때문에, 비휘발성 메모리 회로(201)에 저장된 데이터를 바로 이용하여 리페어 동작을 수행하는 것은 불가능하다. 따라서, 비휘발성 메모리 회로(201)에 저장된 리페어 데이터와 설정 데이터는 리페어 레지스터들과 설정 레지스터들(2l0_0-210_4)로 전송되어 저장되고, 리페어 레지스터들과 설정 레지스터들(210_0-210_4)에 저장된 데이터가 메모리 뱅크들(BK0-BK3)의 리페어 동작 및 설정 회로(220)의 설정 동작에 이용된다. 비휘발성 메모리 회로(201)에 저장된 리페어 데이터와 설정 데이터가 리페어 레지스터들과 설정 레지스터들(210_0-210_4)로 전송되는 과정을 부트-업(boot-up)이라 하는데, 부트-업 동작이 완료되어야지만 메모리 장치는 불량 셀을 리페어하고 각종 설정 동작을 수행한 이후에 정상적인 동작을 시작할 수 있다.
메모리 장치의 테스트시에 메모리 장치 내부의 구성들을 반복 동작시키며 스트레스(stress)를 가하는 번인(burn in) 테스트 동작이 수행되는 것이 일반적이다. 메모리 뱅크들(BK0~BK3) 및 설정 회로(220)의 번인 테스트를 위해서는 부트-업 동작이 선행되어야 하고, 부트-업 결과 레지스터들(210_0~210_4)로 전송된 데이터가 그대로 유지되어야 한다. 따라서, 비휘발성 메모리 회로(201)에 대한 번인 테스트와 메모리 뱅크들(BK0~BK3) 및 설정 회로(220)에 대한 번인 테스트가 동시에(병렬적으로) 수행될 수 없으며 이는 테스트 시간이 길어지게 하는 주요 원인이 된다.
본 발명의 실시예들은, 집적 회로 또는 메모리 장치 내에서 집적 회로 또는 메모리 장치의 동작을 위해 필요한 데이터를 저장하는 비휘발성 메모리와 그 밖의 구성들에 대한 동시 테스트를 가능하게 하는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 집적 회로는, 부트-업 동작시에 저장된 데이터를 출력하는 비휘발성 메모리; 상기 부트-업 동작시에 상기 비휘발성 메모리로부터 출력되는 데이터를 전달받아 저장하는 하나 이상의 레지스터들; 및 상기 하나 이상의 레지스터들에 저장된 데이터를 이용해 동작하는 하나 이상의 내부 회로를 포함하고, 노-업데이트 모드에서는 상기 부트-업 동작이 수행되더라도 상기 비휘발성 메모리로부터 상기 레지스터들로의 데이터 업데이트가 수행되지 않을 수 있다.
상기 집적 회로는, 상기 부트-업 동작시에 상기 비휘발성 메모리에서 출력되는 데이터를 상기 하나 이상의 레지스터들로 전송하고, 상기 노-업데이트 모드에서 비활성화되는 전송부를 더 포함할 수 있다.
상기 노-업데이트 모드에서 상기 하나 이상의 레지스터들이 이미 저장된 데이터는 그대로 유지될 수 있다. 또한, 상기 노-업데이트 모드는 상기 집적 회로의 번인 테스트 중에 설정될 수 있다. 또한, 상기 노-업데이트 모드에서 상기 비휘발성 메모리의 부트-업 동작은 반복적으로 수행될 수 있다.
본 발명의 일실시예에 따른 메모리 장치는, 리페어 데이터와 설정 데이터를 저장하고, 부트-업 동작시에 저장된 데이터를 출력하는 비휘발성 메모리; 상기 부트-업 동작시에 상기 비휘발성 메모리로부터 출력되는 리페어 데이터를 전달받아 저장하는 하나 이상의 리페어 레지스터들; 상기 부트-업 동작시에 상기 비휘발성 메모리로부터 출력되는 설정 데이터를 전달받아 저장하는 하나 이상의 설정 레지스터들; 상기 하나 이상의 리페어 레지스터들에 저장된 리페어 데이터를 이용해 불량 셀을 리던던시 셀로 대체하는 하나 이상의 메모리 뱅크; 및 상기 하나 이상의 설정 레지스터들에 저장된 설정 데이터를 이용해 설정 동작을 수행하는 설정 회로를 포함하고, 노-업데이트 모드에서 상기 부트-업 동작이 수행되더라도 상기 비휘발성 메모리로부터 상기 하나 이상의 리페어 레지스터들과 상기 하나 이상의 설정 레지스터들로의 데이터 업데이트가 수행되지 않을 수 있다.
상기 메모리 장치는, 상기 부트-업 동작시에 상기 비휘발성 메모리에서 출력되는 데이터를 상기 하나 이상의 리페어 레지스터들과 상기 하나 이상의 설정 레지스터들로 전송하고, 상기 노-업데이트 모드에서 비활성화되는 전송 회로를 더 포함할 수 있다.
본 발명의 일실시예에 따른 집적 회로의 동작 방법은, 비휘발성 메모리에 저장된 데이터가 하나 이상의 레지스터들로 전송되어 저장되는 부트-업 동작이 수행되는 단계; 상기 비휘발성 메모리로부터 상기 하나 이상의 레지스터들로의 데이터 전달이 차단되는 단계; 및 상기 하나 이상의 레지스터들에 저장된 데이터를 이용해 동작하는 하나 이상의 내부 회로에 대한 테스트 동작과 상기 비휘발성 메모리에 대한 테스트 동작이 수행되는 단계를 포함할 수 있다.
상기 데이터 전달이 차단되는 단계 이전에 상기 하나 이상의 레지스터들에 저장된 데이터는 상기 데이터 전달이 차단되는 단계 이후에도 그대로 유지될 수 있다.
본 발명의 실시예들에 따르면, 집적 회로 또는 메모리 장치 내에서 집적 회로 또는 메모리 장치의 동작을 위해 필요한 데이터를 저장하는 비휘발성 메모리와 그 밖의 구성들에 대한 동시 테스트가 가능할 수 있다.
도 1은 종래의 메모리장치에서의 리페어 동작을 설명하기 위한 도면.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리 회로가 사용되는 것을 도시한 도면.
도 3은 본 발명의 일실시예에 따른 집적 회로의 구성도.
도 4는 본 발명의 일실시예에 따른 메모리 장치의 구성도.
도 5는 도 4의 메모리 장치의 동작을 나타낸 도면.
이하, 본 발명을 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 3은 본 발명의 일실시예에 따른 집적 회로의 구성도이다.
도 3을 참조하면, 집적 회로는, 비휘발성 메모리(301), 전송부(302), 전송부 제어부(303), 레지스터들(310_0, 310_1) 및 내부 회로들(320_0~320_1)을 포함할 수 있다.
비휘발성 메모리(301)는 집적 회로 내부의 회로들(320_0~320_1)에서 사용하기 위한 데이터가 저장될 수 있다. 비휘발성 메모리(301)는 부트-업 신호(BOOTUP)의 활성화에 응답해 내부에 저장된 데이터를 순차적으로 출력할 수 있다. 비휘발성 메모리(301)는 이-퓨즈 어레이, NAND 플래시 메모리, NOR 플래시 메모리, EPROM, EEPROM, FRAM 및 MRAM 등 다양한 종류의 비휘발성 메모리 중 하나일 수 있다. 부트-업 신호(BOOTUP)는 부트-업 동작시에 활성화되는 신호일 수 있다.
전송부(302)는 비휘발성 메모리(301)로부터 출력되는 데이터(ARE_DATA)을 레지스터들(310_0, 310_1)로 전송할 수 있다. 전송부(302)는 전송부 제어부(303)에 의해 활성화/비활성화가 제어될 수 있다. 전송부 제어부(303)는 부트-업 신호(BOOTUP)가 하이로 활성화되면 전송부(302)의 활성화 신호(EN)를 하이로 활성화해 전송부(302)를 활성화할 수 있다. 그러나, 노-업데이트 모드 신호(NO_UPDATE)가 하이로 활성화되면 부트-업 신호(BOOTUP)의 레벨과 무관하게 전송부의 활성화 신호(EN)를 로우로 비활성화할 수 있다. 즉, 전송부(302)는 기본적으로 부트-업 동작시에 활성화되지만, 노-업데이트 모드에서는 부트-업 동작과 무관하게 계속 비활성화될 수 있다. 전송부 제어부(303)는 도면과 같이 앤드게이트와 인버터를 포함할 수 있다.
레지스터들(310_0)은 내부 회로(320_0)에서 사용할 데이터, 즉 내부 회로(320_0)의 동작에 필요한 데이터, 를 저장할 수 있다. 레지스터들(310_0)에 저장되는 데이터는 부트-업 동작시에 비휘발성 메모리(301)로부터 전달받을 수 있다. 다만, 노-업데이트 모드에서는 부트-업 동작이 수행되더라도 비휘발성 메모리(301)로부터 레지스터들(310_0)로의 데이터 전송이 차단되므로 레지스터들(310_0)에 이미 저장된 데이터가 그대로 유지될 수 있다.
레지스터들(310_1)은 내부 회로(320_1)에서 사용할 데이터, 즉 내부 회로(320_1)의 동작에 필요한 데이터, 를 저장할 수 있다. 레지스터들(310_1)에 저장되는 데이터는 부트-업 동작시에 비휘발성 메모리(301)로부터 전달받을 수 있다. 다만, 노-업데이트 모드에서는 부트-업 동작이 수행되더라도 비휘발성 메모리(301)로부터 레지스터들(310_1)로의 데이터 전송이 차단되므로 레지스터들(310_1)에 이미 저장된 데이터가 그대로 유지될 수 있다.
내부 회로들(320_0, 320_1)은 레지스터들(310_0, 310_1)에 저장된 데이터를 이용해 동작하는 회로일 수 있다. 예를 들어, 내부 회로(320_0)는 집적 회로 내부에서 사용되는 내부 전압들을 생성하는 회로인데, 내부 전압들의 레벨을 레지스터들(310_0)에 저장된 데이터를 이용해 조절할 수 있다. 또한, 내부 회로(320_1)는 레지스터들(310_1)에 저장된 정보를 이용해 집적 회로 내부의 오류를 리페어하는 회로일 수 있다.
도 3에서는 노-업데이트 모드에서는 비휘발성 메모리(301)의 부트-업 동작이 수행되더라도, 비휘발성 메모리(301)로부터 레지스터들(310_0, 310_1)로의 데이터 전송이 차단되어 비휘발성 메모리(310)로부터 레지스터들(310_0, 310_1)로의 데이터 업데이트가 이루어지지 않는 것을 예시했다. 그러나, 이는 예시일 뿐이며, 노-업데이트 모드시에 이와 다른 방식으로 비휘발성 메모리(301)로부터 레지스터들(310_0, 310_1)로의 데이터 업데이트가 차단될 수도 있다. 예를 들어, 노-업데이트 모드에서의 부트-업 동작시에 비휘발성 메모리(301)로부터 레지스터들(310_0, 310_1)로 데이터가 전송되지만 레지스터들(310_0, 310_1)의 데이터 입력이 차단되어 데이터 업데이트가 차단될 수도 있다.
도 4는 본 발명의 일실시예에 따른 메모리 장치의 구성도이다. 도 4에서는 도 3에서의 집적 회로가 메모리 장치인 경우에 대해 알아보기로 한다.
도 4를 참조하면, 메모리 장치는, 비휘발성 메모리(401), 전송부(402), 전송부 제어부(403), 리페어 레지스터들(410_0~410_3), 설정 레지스터들(410_4), 메모리 뱅크들(BK0~BK3), 설정 회로(420)를 포함할 수 있다.
비휘발성 메모리(401)는 메모리 뱅크들(BK0~BK3)에서 사용할 리페어 데이터와 설정 회로(420)에서 사용할 설정 데이터를 저장할 수 있다. 비휘발성 메모리(401)는 부트-업 신호(BOOTUP)의 활성화에 응답해 내부에 저장된 데이터를 순차적으로 출력할 수 있다. 비휘발성 메모리(401)는 이-퓨즈 어레이, NAND 플래시 메모리, NOR 플래시 메모리, EPROM, EEPROM, FRAM 및 MRAM 등 다양한 종류의 비휘발성 메모리 중 하나일 수 있다.
전송부(402)는 비휘발성 메모리(401)로부터 출력되는 데이터(ARE_DATA)을 리페어 레지스터들(410_0~410_3)과 설정 레지스터들(410_4)로 전송할 수 있다. 전송부(402)는 전송부 제어부(403)에 의해 활성화/비활성화가 제어될 수 있다. 전송부 제어부(403)는 부트-업 신호(BOOTUP)가 하이로 활성화되면 전송부(402)의 활성화 신호(EN)를 하이로 활성화해 전송부(402)를 활성화할 수 있다. 그러나, 노-업데이트 모드 신호(NO_UPDATE)가 하이로 활성화되면 부트-업 신호(BOOTUP)의 레벨과 무관하게 전송부의 활성화 신호(EN)를 로우로 비활성화할 수 있다. 즉, 전송부(402)는 기본적으로 부트-업 동작시에 활성화되지만, 노-업데이트 모드에서는 부트-업 동작과 무관하게 계속 비활성화될 수 있다. 전송부 제어부(403)는 도면과 같이 앤드게이트와 인버터를 포함할 수 있다.
리페어 레지스터들(410_0~410_3)은 메모리 뱅크들(BK0~BK3)에서 사용할 리페어 데이터를 저장할 수 있다. 리페어 레지스터들(410_0~410_3)에 저장되는 리페어 데이터는 부트-업 동작시에 비휘발성 메모리(401)로부터 전달받을 수 있다. 다만, 노-업데이트 모드에서는 부트-업 동작이 수행되더라도 비휘발성 메모리(401)로부터 리페어 레지스터들(410_0~410_3)로의 데이터 전송이 차단되므로 리페어 레지스터들(410_0~410_3)에 이미 저장된 리페어 데이터가 그대로 유지될 수 있다.
설정 레지스터들(410_4)에는 설정 회로(420)에서 사용할 설정 데이터가 저장될 수 있다. 설정 레지스터들(410_4)에 저장되는 설정 데이터는 부트-업 동작시에 비휘발성 메모리(401)로부터 전달받을 수 있다. 다만, 노-업데이트 모드에서는 부트-업 동작이 수행되더라도 비휘발성 메모리(401)로부터 설정 레지스터들(410_4)로의 데이터 전송이 차단되므로 설정 레지스터들(410_4)에 이미 저장된 설정 데이터가 그대로 유지될 수 있다.
메모리 뱅크들(BK0~BK3) 각각은 셀 어레이와 셀 어레이에 데이터를 리드/라이트하기 위한 회로들을 포함할 수 있다. 그리고 메모리 뱅크들(BK0~BK3) 각각은 리페어 레지스터들(410_0~410_3)에 저장된 리페어 데이터를 이용해 셀 어레이 내부의 불량 셀을 리던던시 셀로 대체하는 리페어 동작을 수행할 수 있다. 리페어 레지스터들의 개수는 메모리 뱅크 각각의 리던던시 셀의 개수에 따라 결정될 수 있다. 예를 들어, 메모리 뱅크(BK_2)가 100개의 리던던시 셀을 가지는 경우에 리페어 레지스터들(410_2)은 100개의 페일 어드레스를 저장할 수 있는 개수일 수 있다.
설정 회로(420)는 설정 레지스터들(410_4)에 저장된 설정 데이터를 이용해 메모리 장치의 동작에 필요한 설정 동작을 할 수 있다. 예를 들어, 설정 회로(420)는 메모리 장치 내부에서 사용되는 코어전압과 기준전압 등 다양한 내부 전압들의 레벨을 설정할 수 있으며, 메모리 장치의 레이턴시(latency)와 같은 각종 파라매터(parameter) 값들을 설정할 수 있다. 설정 회로(420)가 수행하는 설정 동작의 종류에 따라 설정 회로(420)가 이용하는 설정 레지스터들(410_4))의 개수가 달라질 수 있음은 당연하다.
도 4에서는 노-업데이트 모드에서는 비휘발성 메모리(401)의 부트-업 동작이 수행되더라도, 비휘발성 메모리(401)로부터 리페어 레지스터들(410_0~410_3) 및 설정 레지스터들(410_4)로의 데이터 전송이 차단되어 비휘발성 메모리(401)로부터 리페어 레지스터들(410_0~410_3) 및 설정 레지스터들(410_4)로의 데이터 업데이트가 이루어지지 않는 것을 예시했다. 그러나, 이는 예시일 뿐이며, 노-업데이트 모드시에 이와 다른 방식으로 비휘발성 메모리(401)로부터 리페어 레지스터들(410_0~410_3) 및 설정 레지스터들(410_4)로의 데이터 업데이트가 차단될 수도 있다. 예를 들어, 노-업데이트 모드에서의 부트-업 동작시에 비휘발성 메모리(401)로부터 리페어 레지스터들(410_0~410_3) 및 설정 레지스터들(410_4)로 데이터가 전송되지만 리페어 레지스터들(410_0~410_3) 및 설정 레지스터들(410_4)의 데이터 입력이 차단되어 데이터 업데이트가 차단될 수도 있다.
도 5는 도 4의 메모리 장치의 동작을 나타낸 도면이다. 도 5와 함께, 메모리 장치의 테스트가 어떠한 과정으로 이루어지는지 알아보기로 한다.
도 5를 참조하면, 먼저 부트-업 동작이 수행될 수 있다(S510). 부트-업 동작에 의해 비휘발성 메모리(401)로부터 리페어 레지스터들(410_0~410_3)로 리페어 데이터가 전송되고, 비휘발성 메모리(401)로부터 설정 레지스터들(410_4)로 설정 데이터가 전송될 수 있다. 부트-업 동작의 수행에 의해 메모리 뱅크들(BK0~BK3)이 리페어 레지스터들(410_0~410_3)에 저장된 리페어 데이터를 이용해 리페어 동작을 수행할 수 있고, 설정 회로(420)가 설정 레지스터들(410_4)에 저장된 설정 데이터를 이용해 설정 동작을 수행할 수 있게될 수 있다. 즉, 부트-업 동작에 의해 메모리 뱅크들(BK0~BK3)과 설정 회로(420)가 정상적인 동작을 수행할 수 있게 될 수 있다.
이제, 리페어 레지스터들(410_0~410_3)과 설정 레지스터들(410_4)의 데이터 업데이트가 차단될 수 있다(S520). 데이터 업데이트 차단은 노-업데이트 모드 신호(NO_UPDATE)를 활성화하는 것에 의해 수행될 수 있다. 데이터 업데이트 차단에 의해 리페어 레지스터들(410_0~410_3)과 설정 레지스터들(410_4)의 데이터가 그대로 유지되므로 비휘발성 메모리(401)와 메모리 뱅크들(BK0~BK3) 및 설정 회로(420)의 독립적인 테스트가 가능해진다.
이제, 비휘발성 메모리(401)에 대한 테스트가 수행될 수 있다(S530). 여기서 수행되는 테스트는 번인 테스트일 수 있으며, 비휘발성 메모리(401)의 부트-업 동작이 계속해서 반복적으로 수행될 수 있다. 비휘발성 메모리(401)의 부트-업 동작이 반복적으로 수행되더라도, 리페어 레지스터들(410_0~410_3)과 설정 레지스터들(410_4)로의 데이터 업데이트가 차단되었으므로, 메모리 뱅크들(BK0~BK3)과 설정 회로(420)의 동작에는 아무런 영향을 주지 않을 수 있다.
비휘발성 메모리(401)에 대한 테스트와 동시에, 메모리 뱅크들(BK0~BK3) 및 설정 회로(420)에 대한 테스트가 수행될 수 있다(S540). 여기서 수행되는 테스트는 번인 테스트일 수 있으며, 메모리 뱅크들(BK0~BK3)의 리드 라이트 동작이 반복적으로 수행되고, 설정 회로(420)의 동작도 반복적으로 수행될 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
301: 비휘발성 메모리 302: 전송부
303: 전송부 제어부 310_0, 310_1: 레지스터들
320_0~320_1: 내부 회로들

Claims (12)

  1. 부트-업 동작시에 저장된 데이터를 출력하는 비휘발성 메모리;
    상기 부트-업 동작시에 상기 비휘발성 메모리로부터 출력되는 데이터를 전달받아 저장하는 하나 이상의 레지스터들; 및
    상기 하나 이상의 레지스터들에 저장된 데이터를 이용해 동작하는 하나 이상의 내부 회로를 포함하고,
    노-업데이트 모드에서는 상기 부트-업 동작이 수행되더라도 상기 비휘발성 메모리로부터 상기 레지스터들로의 데이터 업데이트가 수행되지 않는
    집적 회로.
  2. 제 1항에 있어서,
    상기 부트-업 동작시에 상기 비휘발성 메모리에서 출력되는 데이터를 상기 하나 이상의 레지스터들로 전송하고, 상기 노-업데이트 모드에서 비활성화되는 전송부를 더 포함하는
    집적 회로.
  3. 제 1항에 있어서,
    상기 노-업데이트 모드에서 상기 하나 이상의 레지스터들이 이미 저장된 데이터는 그대로 유지되는
    집적 회로.
  4. 제 1항에 있어서,
    상기 노-업데이트 모드는 상기 집적 회로의 번인 테스트 중에 설정되는
    집적 회로.
  5. 제 4항에 있어서,
    상기 노-업데이트 모드에서 상기 비휘발성 메모리의 부트-업 동작은 반복적으로 수행되는
    집적 회로.
  6. 리페어 데이터와 설정 데이터를 저장하고, 부트-업 동작시에 저장된 데이터를 출력하는 비휘발성 메모리;
    상기 부트-업 동작시에 상기 비휘발성 메모리로부터 출력되는 리페어 데이터를 전달받아 저장하는 하나 이상의 리페어 레지스터들;
    상기 부트-업 동작시에 상기 비휘발성 메모리로부터 출력되는 설정 데이터를 전달받아 저장하는 하나 이상의 설정 레지스터들;
    상기 하나 이상의 리페어 레지스터들에 저장된 리페어 데이터를 이용해 불량 셀을 리던던시 셀로 대체하는 하나 이상의 메모리 뱅크; 및
    상기 하나 이상의 설정 레지스터들에 저장된 설정 데이터를 이용해 설정 동작을 수행하는 설정 회로를 포함하고,
    노-업데이트 모드에서 상기 부트-업 동작이 수행되더라도 상기 비휘발성 메모리로부터 상기 하나 이상의 리페어 레지스터들과 상기 하나 이상의 설정 레지스터들로의 데이터 업데이트가 수행되지 않는
    메모리 장치.
  7. 제 6항에 있어서,
    상기 부트-업 동작시에 상기 비휘발성 메모리에서 출력되는 데이터를 상기 하나 이상의 리페어 레지스터들과 상기 하나 이상의 설정 레지스터들로 전송하고, 상기 노-업데이트 모드에서 비활성화되는 전송 회로를 더 포함하는
    메모리 장치.
  8. 제 6항에 있어서,
    상기 노-업데이트 모드에서 상기 하나 이상의 리페어 레지스터들과 상기 하나 이상의 설정 레지스터들에 이미 저장된 데이터는 그대로 유지되는
    메모리 장치.
  9. 제 6항에 있어서,
    상기 노-업데이트 모드는 상기 메모리 장치의 번인 테스트 중에 설정되는
    메모리 장치.
  10. 제 9항에 있어서,
    상기 노-업데이트 모드에서 상기 비휘발성 메모리의 부트-업 동작은 반복적으로 수행되는
    메모리 장치.
  11. 비휘발성 메모리에 저장된 데이터가 하나 이상의 레지스터들로 전송되어 저장되는 부트-업 동작이 수행되는 단계;
    상기 비휘발성 메모리로부터 상기 하나 이상의 레지스터들로의 데이터 전달이 차단되는 단계; 및
    상기 하나 이상의 레지스터들에 저장된 데이터를 이용해 동작하는 하나 이상의 내부 회로에 대한 테스트 동작과 상기 비휘발성 메모리에 대한 테스트 동작이 수행되는 단계
    를 포함하는 집적 회로의 동작 방법.
  12. 제 11항에 있어서,
    상기 데이터 전달이 차단되는 단계 이전에 상기 하나 이상의 레지스터들에 저장된 데이터는 상기 데이터 전달이 차단되는 단계 이후에도 그대로 유지되는
    집적 회로의 동작 방법.
KR1020150184919A 2015-12-23 2015-12-23 집적 회로 및 메모리 장치 KR20170075861A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150184919A KR20170075861A (ko) 2015-12-23 2015-12-23 집적 회로 및 메모리 장치
US15/170,611 US9934875B2 (en) 2015-12-23 2016-06-01 Integrated circuit and memory device performing boot-up operation
CN201610805880.9A CN106910530B (zh) 2015-12-23 2016-09-06 集成电路和存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150184919A KR20170075861A (ko) 2015-12-23 2015-12-23 집적 회로 및 메모리 장치

Publications (1)

Publication Number Publication Date
KR20170075861A true KR20170075861A (ko) 2017-07-04

Family

ID=59086684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150184919A KR20170075861A (ko) 2015-12-23 2015-12-23 집적 회로 및 메모리 장치

Country Status (3)

Country Link
US (1) US9934875B2 (ko)
KR (1) KR20170075861A (ko)
CN (1) CN106910530B (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112681B2 (en) * 2008-01-29 2012-02-07 Arm Limited Method and apparatus for handling fuse data for repairing faulty elements within an IC
US7761714B2 (en) * 2008-10-02 2010-07-20 Infineon Technologies Ag Integrated circuit and method for preventing an unauthorized access to a digital value
US8085603B2 (en) * 2009-09-04 2011-12-27 Integrated Device Technology, Inc. Method and apparatus for compression of configuration bitstream of field programmable logic
EP2557497A1 (en) 2011-08-08 2013-02-13 Advanced Digital Broadcast S.A. Method for improving booting of a computing device
KR20140029952A (ko) * 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 메모리 장치 및 집적회로
US8885424B2 (en) * 2012-11-08 2014-11-11 SK Hynix Inc. Integrated circuit and memory device
KR20140124548A (ko) 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 집적회로 및 메모리 장치
KR20150040481A (ko) * 2013-10-07 2015-04-15 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR20150144147A (ko) * 2014-06-16 2015-12-24 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작방법
KR20160017570A (ko) * 2014-08-06 2016-02-16 에스케이하이닉스 주식회사 반도체 장치
KR20160120006A (ko) * 2015-04-07 2016-10-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102293523B1 (ko) * 2015-06-01 2021-08-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법

Also Published As

Publication number Publication date
US20170186501A1 (en) 2017-06-29
CN106910530A (zh) 2017-06-30
CN106910530B (zh) 2020-10-16
US9934875B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
KR102117633B1 (ko) 셀프 리페어 장치
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
US10839932B2 (en) Semiconductor device and operating method thereof
US11328787B2 (en) One-time programmable memory circuit and semiconductor apparatus including the same
US7315480B2 (en) Redundancy selector circuit for use in non-volatile memory device
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
KR102182419B1 (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
CN103680619A (zh) 存储器件和集成电路
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US7174477B2 (en) ROM redundancy in ROM embedded DRAM
KR20150118618A (ko) 메모리 장치 및 이의 동작 방법
US20150262716A1 (en) Methods of operating memory involving identifiers indicating repair of a memory cell
KR102031191B1 (ko) 비휘발성 메모리 및 이의 부트업 동작 방법
US7551498B2 (en) Implementation of column redundancy for a flash memory with a high write parallelism
US20170221588A1 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
KR102122880B1 (ko) 반도체 장치
KR20170075861A (ko) 집적 회로 및 메모리 장치
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法
KR100933839B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20070101910A (ko) 반도체 메모리 장치
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법
KR20090096877A (ko) 불휘발성 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application