KR20160014976A - 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20160014976A
KR20160014976A KR1020140097252A KR20140097252A KR20160014976A KR 20160014976 A KR20160014976 A KR 20160014976A KR 1020140097252 A KR1020140097252 A KR 1020140097252A KR 20140097252 A KR20140097252 A KR 20140097252A KR 20160014976 A KR20160014976 A KR 20160014976A
Authority
KR
South Korea
Prior art keywords
memory
nth
repair
hard
memory device
Prior art date
Application number
KR1020140097252A
Other languages
English (en)
Inventor
김귀동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140097252A priority Critical patent/KR20160014976A/ko
Priority to US14/567,561 priority patent/US9786390B2/en
Priority to TW104100299A priority patent/TWI635491B/zh
Priority to CN201510200958.XA priority patent/CN105321579B/zh
Publication of KR20160014976A publication Critical patent/KR20160014976A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 장치는, 시스템 하드 리페어 정보를 저장하는 비휘발성 메모리 회로; 시스템 소프트 리페어 정보를 저장하는 임시 메모리 회로; 부트-업 동작시에 상기 시스템 하드 리페어 정보 또는 상기 시스템 소프트 리페어 정보를 전달받아 저장하는 시스템 레지스터 회로; 및 상기 시스템 레지스터 회로에 저장된 정보를 이용해 리페어 동작을 수행하는 메모리 뱅크를 포함할 수 있다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템 {MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허문헌은 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것으로, 더욱 자세하게는 리페어와 관련된 기술에 관한 것이다.
도 1은 종래의 메모리 장치(예, DRAM)에서의 리페어 동작을 설명하기 위한 도면이다.
도 1에는 메모리 장치 내부에서 하나의 메모리 뱅크에 대응하는 구성을 도시했다. 도 1을 참조하면, 메모리 장치는 다수의 메모리 셀을 포함하는 메모리 어레이(110)와, 로우 어드레스(R_ADD)에 의해 선택된 워드라인(word line)을 활성화하기 위한 로우 회로(120), 컬럼 어드레스에 의해 선택된 비트라인(bitline)의 데이터를 억세스(리드 또는 라이트)하기 위한 컬럼 회로(130)를 포함한다.
로우 퓨즈 회로(140)는 메모리 어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스를 리페어 로우 어드레스(REPAIR_R_ADD)로 저장한다. 로우 비교부(150)는 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)와 메모리장치 외부로부터 입력된 로우 어드레스(R_ADD)를 비교한다. 만약, 리페어 로우 어드레스(REPAIR_R_ADD)와 로우 어드레스(R_ADD)가 일치하면, 로우 비교부(150)는 로우 회로(120)가 로우 어드레스(R_ADD)에 의해 지정되는 워드라인을 대신해 리던던시(redundancy) 워드라인을 활성화하도록 제어한다. 즉, 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)에 대응하는 로우(워드라인)는 리던던시 로우(워드라인)으로 대체된다.
도면의 RACT 신호는 메모리 어레이(110) 내부의 워드라인을 활성화하라는 액티브 커맨드에 응답해서 활성화되고, 워드라인을 비활성화하라는 프리차지 커맨드에 응답해서 비활성화되는 신호를 나타낸다. 또한, IRD는 리드(read) 커맨드 IWR는 라이트(write) 커맨드를 나타낸다.
종래의 퓨즈 회로(140)에는 주로 레이저 퓨즈(laser fuse)가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작은 면적으로 설계하는 것이 불가능하다.
이러한 단점을 극복하기 위하여, 미국 등록특허 US 6940751, 6777757, 6667902, 7173851, 7269047에 개시된 것과 같은 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 하나를 메모리 장치 내부에 포함시키고, 비휘발성 메모리 내부에 리페어 정보(리페어 어드레스)를 저장시켜 사용하고 있다.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리 회로가 사용되는 것을 도시한 도면이다.
도 2를 참조하면, 메모리 장치는 다수의 메모리 뱅크(BK0~BK3), 각각의 메모리 뱅크(BK0~BK3)마다 구비되어 리페어 정보를 저장하기 위한 레지스터들(210_0~210_3), 및 비휘발성 메모리 회로(201)를 포함한다.
비휘발성 메모리 회로(201)는 퓨즈 회로(140)를 대체한 것이다. 여기에는 모든 뱅크(BK0~BK3)에 대응하는 리페어 정보, 즉 리페어 어드레스, 가 저장된다. 비휘발성 메모리 회로는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non Volatile Memory) 중 어느 하나일 수 있다.
각각의 뱅크(BK0~BK3)마다 구비되는 레지스터들(210_0~210_3)은 자신에 대응하는 메모리 뱅크의 리페어 정보를 저장한다. 레지스터(210_0)는 메모리 뱅크(BK0)의 리페어 정보를 저장하고, 레지스터(210_2)는 메모리 뱅크(BK2)의 리페어 정보를 저장한다. 레지스터들(210_0~210_3)은 래치 회로들을 포함하여 구성되며, 전원이 공급되어 있는 동안에만 리페어 정보를 저장하는 것이 가능하다. 레지스터들(210_0~210_3)에 저장될 리페어 정보는 비휘발성 메모리 회로(201)로부터 전달받는다.
비휘발성 메모리 회로(201)에 저장된 리페어 정보를 바로 이용하지 않고, 리페어 정보를 레지스터들(220_0~210_3)에 옮겨 저장한 후 이용하는 이유는 다음과 같다. 비휘발성 메모리 회로(201)는 어레이 형태로 구성되므로, 내부에 저장된 데이터를 호출하기 위해서는 일정 시간이 소요된다. 즉각적인 데이터의 호출이 불가능하기 때문에, 비휘발성 메모리 회로(201)에 저장된 데이터를 바로 이용하여 리페어 동작을 수행하는 것은 불가능하다. 따라서, 비휘발성 메모리 회로(201)에 저장된 리페어 정보가 레지스터들(210_0~210_3)로 전송되어 저장되는 부트-업 동작이 수행되고, 부트-업 동작의 수행 이후에 레지스터들(210_0~210_3)에 저장된 데이터를 이용해 리페어 동작이 수행된다.
레이저 퓨즈로 구성된 퓨즈 회로(140)를 비휘발성 메모리 회로(201)와 레지스터들(210_0~210_3)로 대체하는 경우에는 웨이퍼 상태 이후에 발견된 추가적인 불량을 리페어 하는 것이 가능하다. 한편, 최근에는 메모리 장치의 제조 이후(예, 제품의 판매 이후)에도 비휘발성 메모리 회로(201)에 접근하여 메모리 장치의 제조 후에 발생한 불량을 리페어할 수 있도록 하는 기술이 연구되고 있다.
본 발명의 실시예들은, 메모리 장치를 영구적으로 또는 비영구적으로 리페어하는 다양한 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리 장치는, 하드 리페어 정보를 저장하는 비휘발성 메모리 회로; 소프트 리페어 정보를 저장하는 임시 메모리 회로; 부트-업 동작시에 상기 하드 리페어 정보 또는 상기 소프트 리페어 정보를 전달받아 저장하는 레지스터 회로; 및 상기 레지스터 회로에 저장된 정보를 이용해 리페어 동작을 수행하는 메모리 뱅크를 포함할 수 있다.
상기 비휘발성 메모리 회로는 메모리 하드 리페어 정보를 더 저장하고, 상기 메모리 장치는 상기 부트-업 동작시에 상기 메모리 하드 리페어 정보를 전달받아 저장하는 메모리 레지스터 회로를 더 포함하고, 상기 메모리 뱅크는 상기 시스템 레지스터 회로에 저장된 정보와 함께 상기 메모리 레지스터 회로에 저장된 정보를 이용해 리페어 동작을 수행할 수 있다.
상기 메모리 하드 리페어 정보는 상기 메모리 장치의 제조시에 프로그램되는 리페어 정보이고, 상기 시스템 하드 리페어 정보와 상기 시스템 소프트 리페어 정보는 메모리 콘트롤러로부터 상기 메모리 장치로 전달되는 리페어 정보일 수 있다.
상기 비휘발성 메모리 회로에 저장된 정보는 영구적으로 유지되고, 상기 임시 메모리 회로, 상기 메모리 레지스터 회로 및 상기 시스템 레지스터 회로에 저장된 정보는 상기 메모리 장치의 파워 오프시에 삭제될 수 있으며, 상기 비휘발성 메모리 회로는 한번 데이터를 기록하면 변경이 불가능한 원-타임 프로그램 메모리 셀들을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 메모리 장치는, 제1 내지 제N메모리 뱅크의 메모리 하드 리페어 정보를 저장하기 위한 제1 내지 제N메모리 영역과 상기 제1 내지 제N메모리 뱅크의 시스템 하드 리페어 정보를 저장하기 위한 제1 내지 제N시스템 영역을 포함하는 비휘발성 메모리 회로; 상기 제1 내지 제N메모리 뱅크의 시스템 소프트 리페어 정보를 저장하기 위한 제1 내지 제N임시 영역을 포함하는 임시 메모리 회로; 부트-업 동작시에 상기 제1 내지 제N메모리 영역에 저장된 메모리 하드 리페어 정보를 전달받아 저장하는 제1 내지 제N메모리 레지스터 회로; 상기 부트-업 동작시에 상기 제1 내지 제N시스템 영역에 저장된 시스템 하드 리페어 정보 또는 상기 제1 내지 제N임시 영역에 저장된 시스템 소프트 리페어 정보를 전달받아 저장하는 제1 내지 제N시스템 레지스터 회로; 및 상기 제1 내지 제N메모리 레지스터 회로와 상기 제1 내지 제N시스템 레지스터 회로에 저장된 정보를 이용해 리페어 동작을 수행하는 상기 제1 내지 제N메모리 뱅크를 포함할 수 있다.
상기 메모리 장치로 시스템 하드 리페어 커맨드와 함께 뱅크 어드레스와 노멀 어드레스가 인가되면, 상기 제1 내지 제N시스템 영역 중 상기 뱅크 어드레스에 의해 선택되는 시스템 영역에 상기 노멀 어드레스가 프로그램될 수 있다. 또한, 상기 메모리 장치로 시스템 소프트 리페어 커맨드와 함께 뱅크 어드레스와 노멀 어드레스가 인가되면, 상기 제1 내지 제N임시 영역 중 상기 뱅크 어드레스에 의해 선택되는 임시 영역에 상기 노멀 어드레스가 저장될 수 있다.
상기 메모리 장치의 파워업 이후에 상기 시스템 소프트 리페어 커맨드가 인가된 적이 있는 경우에, 상기 부트-업 동작시에 상기 제1 내지 제N임시 영역에 저장된 시스템 소프트 리페어 정보가 상기 제1 내지 제N시스템 레지스터 회로로 전달되고, 상기 메모리 장치의 파워업 이후에 상기 시스템 소프트 리페어 커맨드가 인가된 적이 없는 경우에, 상기 부트-업 동작시에 상기 제1 내지 제N시스템 영역에 저장된 시스템 하드 리페어 정보가 상기 제1 내지 제N시스템 레지스터 회로로 전달될 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 시스템은, 하드 리페어 커맨드와 함께 시스템 하드 리페어를 위한 페일 어드레스 정보를 메모리 장치로 인가하고, 소프트 리페어 커맨드와 함께 시스템 소프트 리페어를 위한 페일 어드레스 정보를 상기 메모리 장치로 인가하는 메모리 콘트롤러; 및 상기 하드 리페어 커맨드에 응답해 시스템 하드 리페어 동작을 수행하고, 상기 소프트 리페어 커맨드에 응답해 시스템 소프트 리페어 동작을 수행하는 상기 메모리 장치를 포함할 수 있다.
본 발명의 실시예들에 따르면, 다양한 방식으로 메모리 장치를 영구적으로 또는 비영구적으로 리페어할 수 있다.
도 1은 종래의 메모리 장치(예, DRAM)에서의 리페어 동작을 설명하기 위한 도면.
도 2는 메모리 장치에서 리페어 정보를 저장하기 위해 비휘발성 메모리 회로가 사용되는 것을 도시한 도면.
도 3은 본 발명의 일실시예에 따른 메모리 장치(300)의 구성도.
도 4는 도 3의 메모리 장치(300)와 메모리 콘트롤러(3)의 동작을 도시한 도면.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치(500)의 구성도.
이하, 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
먼저, 하기 실시예들에 대한 이해를 돕기 위해 메모리 하드 리페어, 시스템 하드 리페어, 시스템 소프트 리페어에 대해 알아보기로 한다.
A. 메모리 하드 리페어: '메모리'는 메모리 장치의 제조사가 수행하는 리페어라는 것을 의미한다. '하드'는 메모리 장치의 전원이 공급되지 않더라도 리페어의 효과가 유지되는 영구적인 리페어라는 것을 의미한다. 따라서, 메모리 하드 리페어는 메모리 장치의 제조사가 메모리 장치의 제조 과정 중에 수행하는 영구적인 리페어를 의미한다.
B. 시스템 하드 리페어: '시스템'은 메모리 장치가 메모리 장치를 사용하는 시스템에 실장된 상태에서 수행되는 리페어라는 것을 의미한다. 즉, 시스템 리페어는 메모리 장치의 제조 이후에 메모리 장치가 시스템에 실장된 상태에서 메모리 콘트롤러로부터 메모리 장치로 전달되는 신호들에 의해 수행될 수 있다. '하드'는 메모리 장치의 전원이 공급되지 않더라도 리페어의 효과가 유지되는 영구적인 리페어라는 것을 의미한다.
C. 시스템 소프트 리페어: '시스템'의 의미는 시스템 하드 리페어에서의 의미와 동일하다. '소프트'는 메모리 장치의 전원이 공급되지 않으면 리페어의 효과가 사라지는 리페어라는 것을 의미한다. 소프트 리페어는 메모리 장치에 전원이 공급되는 동안에만 그 효과가 유지되므로 메모리 장치의 재시동(전원이 끊어졌다 다시 공급되는 경우)시에는 이전의 소프트 리페어 효과가 유실된다.
도 3은 본 발명의 일실시예에 따른 메모리 장치(300)의 구성도이다. 도 3에서는 가장 단순화된 형태의 메모리 장치(300) 실시예에 대해 알아보기로 한다. 설명의 편의상 메모리 장치(300)로 커맨드(CMD)와 어드레스(ADD)를 제공하고, 메모리 장치(300)와 데이터(DATA)를 주고 받는 메모리 콘트롤러(3)를 함께 도시한다.
도 3을 참조하면, 메모리 장치(300)는, 커맨드 수신부(301), 어드레스 수신부(302), 커맨드 디코더(310), 임시 메모리 회로(320), 비휘발성 메모리 회로(350), 선택부(360), 제어회로(361), 메모리 레지스터 회로(370), 시스템 레지스터 회로(380) 및 메모리 뱅크(BK)를 포함할 수 있다. 메모리 장치(300)는 메모리 콘트롤러(3)로부터 데이터(DATA)를 수신해 메모리 뱅크(BK)에 라이트 데이터로 제공하기 위한 구성들 및 메모리 뱅크(BK)로부터 리드된 데이터를 리드 데이터로 메모리 콘트롤러(3)로 전달하기 위한 구성들을 포함하는데, 이들 구성들은 본 발명과 직접적인 관계가 없으므로 여기서는 도시를 생략했다.
커맨드 수신부(301)는 메모리 장치(300) 외부로부터 입력되는 커맨드(CMD)를 수신할 수 있다. 커맨드(CMD)는 다수의 신호들을 포함할 수 있는데, 커맨드(CMD)에 포함되는 신호들에는 칩 선택 신호(CS: Chip Select), 액티브 신호(ACT: Active), 로우 어드레스 스트로브 신호(RAS: Row Address Strobe), 컬럼 어드레스 스트로브 신호(CAS: Column Address Strobe), 라이트 인에이블 신호(WE: Write Enable)가 있을 수 있다.
어드레스 수신부(302)는 메모리 장치(300) 외부로부터 입력되는 멀티 비트 신호인 어드레스(ADD)를 수신할 수 있다. 어드레스(ADD)에는 로우(row) 어드레스와 컬럼(column) 어드레스가 있을 수 있다. 로우 어드레스와 컬럼 어드레스는 동일한 패드를 통해 입력될 수 있으며, 로우 어드레스 스트로브 신호에 동기되어 입력되는 어드레스는 메모리 장치에 의해 로우 어드레스로 인식되고, 컬럼 어드레스 스트로브 신호에 동기되어 입력되는 어드레스는 메모리 장치(300)에 의해 컬럼 어드레스로 인식될 수 있다.
커맨드 디코더(310)는 커맨드 수신부(301)를 통해 수신된 커맨드(CMD)를 디코딩해 내부 커맨드인 시스템 하드 리페어 커맨드(S_HARD_REP)와 시스템 소프트 리페어 커맨드(S_SOFT_REP)를 생성할 수 있다. 커맨드 디코더(310)는 커맨드(CMD)를 구성하는 신호들의 조합이 시스템 하드 리페어 커맨드(S_HARD_REP)에 대응하면 시스템 하드 리페어 커맨드(S_HARD_REP)를 활성화하고, 커맨드(CMD)를 구성하는 신호들의 조합이 시스템 소프트 리페어 커맨드(S_SOFT_REP)에 대응하면 시스템 소프트 리페어 커맨드(S_SOFT_REP)를 활성화할 수 있다. 커맨드 디코더(310)는 커맨드(CMD) 뿐만이 아니라 어드레스(ADD)의 일부를 입력받아 디코딩에 사용할 수도 있으며, 한 싸이클이 아닌 여러 싸이클에 걸쳐 입력된 커맨드(CMD)의 조합을 디코딩에 사용할 수도 있다. 커맨드 디코더(310)가 생성하는 내부 커맨드에는 액티브(active) 커맨드, 프리차지(precharge) 커맨드, 리드(read) 커맨드, 라이트(write) 커맨드 및 리프레시(refresh) 커맨드 등이 더 있을 수 있지만, 이들 내부 커맨드들은 본 발명과 직접적인 관련이 없으므로 여기서는 도시를 생략했다.
임시 메모리 회로(320)는 시스템 소프트 리페어 정보를 임시 저장하기 위한 회로일 수 있다. 임시 메모리 회로(320)는 시스템 소프트 리페어 커맨드(S_SOFT_REP)의 활성화에 응답해 어드레스(ADD)의 형태로 메모리 장치(300) 외부로부터 전달되는 시스템 소프트 리페어 정보, 즉 메모리 뱅크(BK)에서 리페어가 필요한 메모리 셀을 나타내는 페일 어드레스, 를 입력받아 임시 저장할 수 있다. 임시 메모리 회로(320)에 저장된 시스템 소프트 리페어 정보(S_SOFT_ADD)는 부트-업 신호(BOOT_UP)의 활성화시에 선택부(360)로 전달될 수 있다. 임시 메모리 회로(320)는 다수의 래치들을 포함할 수 있다. 임시 메모리 회로(320)에 저장된 정보는 메모리 장치(300)에 전원이 공급된 동안에만 유지될 수 있다.
비휘발성 메모리 회로(350)는 메모리 하드 리페어 정보(M_HARD_ADD)를 저장하기 위한 영역(351)과 시스템 하드 리페어 정보(S_HARD_ADD)를 저장하기 위한 영역(352)을 포함할 수 있다. 비휘발성 메모리 회로(350)는 시스템 하드 리페어 커맨드(S_HARD_REP)의 활성화에 응답해 어드레스(ADD)의 형태로 메모리 장치(300) 외부로부터 전달되는 시스템 하드 리페어 정보, 즉 메모리 뱅크(BK)에서 리페어가 필요한 메모리 셀을 나타내는 페일 어드레스, 를 입력받아 영역(352)에 프로그램할 수 있다. 메모리 하드 리페어 정보(M_HARD_ADD)는 메모리 장치(300)의 제조 과정 중에 제조사에 의해 비휘발성 메모리 회로(350)의 영역(351)에 프로그램될 수 있다. 부트-업 신호가 활성화되면 비휘발성 메모리 회로(350)에 저장된 메모리 하드 리페어 정보(M_HARD_ADD)와 시스템 하드 리페어 정보(S_HARD_ADD)가 출력될 수 있다. 비휘발성 메모리 회로(350)로는 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 모든 종류의 비휘발성 메모리가 사용될 수 있으나, 비휘발성 메모리 회로(350)로 이-퓨즈 어레이 회로가 사용되는 것이 가장 일반적이다. 이-퓨즈 어레이 회로는 어레이 형태로 배열된 다수의 이-퓨즈를 포함하고 이-퓨즈를 메모리 셀로 사용하는데, 이-퓨즈는 한번 프로그램하면 다시는 프로그램하는 것이 불가능하므로, 이-퓨즈를 원-타임 프로그램(one-time program) 메모리 셀이라 한다.
선택부(360)는 부트-업 동작시에 임시 메모리 회로(320)와 비휘발성 메모리 회로(350)로부터 출력되는 시스템 소프트 리페어 정보(S_SOFT_ADD)와 시스템 하드 리페어 정보(S_HARD_ADD) 중 하나를 선택해 시스템 레지스터 회로(380)로 전달할 수 있다. 선택부(360)는 제어신호(CONTROL)가 활성화된 동안에는 시스템 소프트 리페어 정보(S_SOFT_ADD)를 선택하고 제어신호(CONTROL)가 비활성화된 동안에는 시스템 하드 리페어 정보(S_HARD_ADD)를 선택할 수 있다. 제어회로(361)는 제어신호(CONTROL)를 생성하는데, 메모리 장치(300)의 파워업 이후에(전원이 공급된 이후에) 시스템 소프트 리페어 커맨드(S_SOFT_REP)가 활성화된 적이 있는 경우에는 제어신호(CONTROL)를 활성화하고, 메모리 장치(300)의 파워업 이후에 시스템 소프트 리페어 커맨드(S_SOFT_REP)가 활성화된 적이 없는 경우에는 제어신호(CONTROL)를 비활성화할 수 있다.
메모리 레지스터 회로(370)는 부트-업 동작시에 비휘발성 메모리 회로(350)의 영역(351)에 저장된 메모리 하드 리페어 정보를 전달받아 저장할 수 있다. 시스템 레지스터 회로(380)는 부트-업 동작시에 선택부(360)에 의해 선택된 리페어 정보를 전달받아 저장할 수 있다. 따라서, 시스템 레지스터 회로(380)는 시스템 소프트 리페어 커맨드(S_SOFT_REP)가 활성화된 적이 있는 경우에는 시스템 소프트 리페어 정보(S_SOFT_ADD)를 전달받아 저장하고, 시스템 소프트 리페어 커맨드(S_SOFT_REP)가 활성화된 적이 없는 경우에는 시스템 하드 리페어 정보(S_HARD_ADD)를 전달받아 저장할 수 있다.
메모리 뱅크(BK)는 메모리 레지스터 회로(370)와 시스템 레지스터 회로(380)에 저장된 리페어 정보를 이용해 불량 셀을 리던던시 셀로 대체할 수 있다. 상세하게, 메모리 뱅크(BK)에서 메모리 레지스터 회로(370)에 저장된 어드레스에 대응하는 메모리 셀들과 시스템 레지스터 회로(380)에 저장된 어드레스에 대응하는 메모리 셀들이 리던던시 메모리 셀들로 대체될 수 있다. 한편, 메모리 뱅크(BK)는 액티브, 프리차지, 리드, 라이트, 리프레시 등 메모리 콘트롤러(3)에 의해 지시되는 동작을 수행할 수 있다.
비휘발성 메모리 회로(350) 및/또는 임시 메모리 회로(320)로부터 레지스터 회로들(370, 380)로 리페어 정보가 전달되는 부트-업 동작은 부트-업 신호(BOOT_UP)의 활성화에 응답해 수행되는데, 부트-업 신호(BOOT_UP)는 메모리 장치(320)의 파워업 이후에 메모리 장치(320) 내부적으로 자동으로 활성화될 수도 있으며(예, 파워업 이후 일정시점이 지난 후 자동으로 활성화), 메모리 콘트롤러(3)의 지시에 의해 활성화될 수 있다.
도 4는 도 3의 메모리 장치(300)와 메모리 콘트롤러(3)의 동작을 도시한 도면이다. 도 4에서는 시스템 소프트 리페어와 시스템 하드 리페어를 어떻게 활용하는지에 대해 설명하기로 한다.
도 4를 참조하면, 단계(S410)에서 메모리 콘트롤러(3)로부터 메모리 장치(300)로 시스템 소프트 리페어 커맨드(S_SOFT_REP)와 이에 대응하는 시스템 소프트 리페어 정보가 인가된다. 시스템 소프트 리페어 커맨드(S_SOFT_REP)는 커맨드(CMD)를 통해 인가될 수 있으며, 시스템 소프트 리페어 정보는 어드레스(ADD)를 통해 인가될 수 있다. 메모리 콘트롤러(3)로부터 메모리 장치(300)로 전달된 시스템 소프트 리페어 정보는 메모리 장치(300)의 임시 메모리 회로(320)에 저장될 수 있다.
단계(S420)에서 메모리 장치(300)에서 부트-업 동작이 수행될 수 있다. 부트업 동작은 메모리 콘트롤러(3)로부터 메모리 장치(300)로 지시될 수 있다. 부트업 동작의 지시는 커맨드(CMD), 어드레스(ADD), 데이터(DATA) 등 다양한 경로를 통해 이루어질 수 있다. 부트-업 동작의 수행에 의해 비휘발성 메모리 회로(350)의 영역(351)에 저장된 메모리 하드 리페어 정보(M_HARD_ADD)가 메모리 레지스터 회로(370)로 전달되어 저장되고, 임시 메모리 회로(320)에 저장된 시스템 소프트 리페어 정보(S_SOFT_ADD)가 시스템 레지스터 회로(380)로 전달되어 저장된다. 따라서, 메모리 뱅크(BK)에서 메모리 하드 리페어 정보(M_HARD_ADD)와 시스템 소프트 리페어 정보(S_SOFT_ADD)에 대응하는 메모리 셀들이 리던던시 메모리 셀들로 대체될 수 있다.
단계(S430)에서 메모리 장치(300)가 정상적으로 리페어가 되었는지가 검증될 수 있다. 이는 메모리 콘트롤러(3)가 메모리 장치(300)에 라이트와 리드 동작 등을 수행하도록 지시하고, 동작 수행결과를 검증하는 것에 의해 이루어질 수 있다. 검증결과가 패스(PASS)인 경우에는 단계(S440)로 진행되고, 검증결과가 페일(FAIL)인 경우에는 단계들(S410, S420)이 다시 수행될 수 있다. 단계들(S410, S420)이 다시 수행되는 것은 이전의 리페어가 잘못되었다는 것을 의미하므로, 단계들(S410, S420)이 다시 수행될 때에는 소프트 리페어 정보가 변경될 수 있다.
단계(S430)에서의 검증결과 패스(PASS)인 경우에는 시스템 소프트 리페어 정보(S_SOFT_ADD)가 올바르다는 것을 의미하므로, 단계(S430)에서의 검증결과 패스(PASS)인 경우에 진행되는 단계(S440)에서는 시스템 소프트 리페어 정보(S_SOFT_ADD)와 동일한 시스템 하드 리페어 정보가 메모리 장치(300)의 비휘발성 메모리 회로(350)에 프로그램될 수 있다. 이는, 메모리 콘트롤러(3)로부터 메모리 장치로 시스템 하드 리페어 커맨드(S_HARD_REP)와 이에 대응하는 시스템 하드 리페어 정보가 인가되는 것으로 수행될 수 있다. 시스템 하드 리페어 커맨드(S_HARD_REP)는 커맨드(CMD)를 통해 인가될 수 있으며, 시스템 하드 리페어 정보는 어드레스(ADD)를 통해 인가될 수 있다. 어드레스를 통해 인가된 시스템 하드 리페어 정보는 메모리 장치 내부의 비휘발성 메모리 회로(350)에 프로그램될 수 있다.
단계(S430)가 완료되면 메모리 장치(300)는 영구적으로 리페어될 수 있다. 즉, 메모리 장치(300)가 재시동되더라도 비휘발성 메모리 회로(350)에 저장된 하드 리페어 정보들(M_HARD_ADD, S_HDD_ADD)은 그대로 유지되므로, 단지 부트-업 동작을 수행하는 것만으로 메모리 뱅크(BK)의 페일 메모리 셀들이 리던던시 메모리 셀들로 대체될 수 있다.
도 4에 따르면, 영구적인 시스템 하드 리페어 동작의 수행 이전에 시스템 소프트 리페어 동작의 수행을 통해 리페어가 올바로 이루어지는지를 확인할 수 있다. 즉, 되돌릴 수 없는 영구적인 시스템 하드 리페어 동작의 수행 이전에 시스템 소프트 리페어 동작을 통해 리페어를 검증할 수 있다는 장점이 있다.
도 4에서는 시스템 하드 리페어 동작의 수행 이전에 시스템 소프트 리페어 동작을 통해 리페어를 검증하는 것을 예시하였지만, 시스템 소프트 리페어 동작은 반드시 이러한 형태로만 사용되는 것은 아니며, 시스템 하드 리페어 동작과 별개로 시스템 소프트 리페어 동작이 사용될 수도 있다. 예를 들어, 시스템 소프트 리페어 동작이 시스템 하드 리페어 동작과는 전혀 다른 리페어를 위해 사용될 수도 있으며, 시스템 하드 리페어 동작 없이 시스템 소프트 리페어 동작만이 사용되는 메모리의 설계도 가능할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치(500)의 구성도이다. 도 5에서는 다수개의 메모리 뱅크(BK0~BK3)를 포함하는 메모리 장치(500)에서 리페어 동작은 어떠한 방식으로 수행되는지에 대해 알아보기로 한다. 설명의 편의상 메모리 장치(500)로 커맨드(CMD), 뱅크 어드레스(BA) 및 노멀 어드레스(ADD, 어드레스라고 불리는 것이 일반적이나 뱅크 어드레스와의 구별을 위해 노멀 어드레스라고 함)를 제공하고 메모리 장치(500)와 데이터를 주고받는 메모리 콘트롤러(5)를 함께 도시한다.
도 5를 참조하면, 메모리 장치(500)는, 커맨드 수신부(301), 뱅크 어드레스 수신부(502), 어드레스 수신부(302), 커맨드 디코더(310), 임시 메모리 회로(520), 비휘발성 메모리 회로(550), 선택부(560), 제어회로(361), 메모리 레지스터 회로들(570_BK0~570_BK3), 시스템 레지스터 회로들(580_BK0~580_BK3), 및 메모리 뱅크들(BK0~BK3)을 포함할 수 있다. 메모리 장치(500)는 메모리 콘트롤러(5)로부터 데이터(DATA)를 수신해 메모리 뱅크들(BK0~BK3)에 라이트 데이터로 제공하기 위한 구성들 및 메모리 뱅크들로부터 리드된 데이터를 리드 데이터로 메모리 콘트롤러(5)로 전달하기 위한 구성들을 포함하는데, 이들 구성들은 본 발명과 직접적인 관계가 없으므로 여기서는 도시를 생략했다. 또한, 도 5에서 도 3과 동일한 구성에 대해서는 그 설명을 생략하기로 한다.
뱅크 어드레스 수신부(502)는 메모리 장치(500) 외부로부터 입력되는 멀티 비트 신호인 뱅크 어드레스(BA)를 수신할 수 있다. 뱅크 어드레스(BA)는 메모리 뱅크(BK0~BK3)들 중 억세스될 메모리 뱅크를 선택하기 위한 어드레스일 수 있다. 노멀 어드레스(ADD)는 뱅크 어드레스(BA)에 의해 선택된 메모리 뱅크의 메모리 셀들 중 억세스될 메모리 셀을 선택하기 위한 어드레스이므로, 뱅크 어드레스(BA)는 노멀 어드레스(ADD)의 상위 어드레스라고 할 수 있다. 뱅크 어드레스(BA)는 노멀 어드레스(ADD)와 동시에 입력될 수 있다.
임시 메모리 회로(520)는 임시 영역들(521~524)을 포함할 수 있다. 임시 영역들(521~524)은 메모리 뱅크들(BK0~BK3)과 1:1로 대응될 수 있다. 임시 영역들(521~524)에는 메모리 뱅크들(BK0~BK3)의 시스템 소프트 리페어 정보(S_SOFT_ADD_BK0~S_SOFT_ADD_BK3)가 저장될 수 있다. 메모리 콘트롤러(5)로부터 메모리 장치(500)로 시스템 소프트 리페어 커맨드(S_SOFT_REP)가 인가될 때 이와 함께 뱅크 어드레스(BA)와 노멀 어드레스(ADD)가 인가될 수 있다. 시스템 소프트 리페어 커맨드(S_SOFT_REP)의 활성화시에, 임시 영역들(521~524) 중 뱅크 어드레스(BA)에 의해 선택되는 임시 영역에, 노멀 어드레스(ADD, 즉 시스템 소프트 리페어 정보)가 저장될 수 있다. 즉, 시스템 소프트 리페어 커맨드(S_SOFT_REP)의 활성화시에, 뱅크 어드레스(BA)는 임시 영역들(521~524) 중 하나의 영역을 선택하기 위해 사용되며, 노멀 어드레스(ADD)가 선택된 임시 영역에 임시 저장될 수 있다. 임시 메모리 회로(520)의 임시 영역들(521~524)에 저장된 시스템 소프트 리페어 정보(S_SOFT_ADD_BK0~S_SOFT_ADD_BK3)는 부트-업 신호(BOOT_UP)의 활성화시에 선택부(560)로 전달될 수 있다.
비휘발성 메모리 회로(550)는 메모리 영역들(551~554)과 시스템 영역들(555~558)을 포함할 수 있다. 메모리 영역들(551~554)은 메모리 뱅크들(BK0~BK3)과 1:1로 대응되며, 시스템 영역들(555~558)도 메모리 뱅크들(BK0~BK3)과 1:1로 대응될 수 있다. 메모리 영역들(551~554)은 메모리 뱅크들(BK0~BK3)의 메모리 하드 리페어 정보(M_HARD_ADD_BK0~M_HARD_ADD_BK3)를 저장하기 위한 영역들일 수 있다. 메모리 영역들(551~554)에 저장되는 메모리 하드 리페어 정보(M_HARD_ADD_BK0~M_HARD_ADD_BK3)는 메모리 장치(500)의 제조 과정 중에 메모리 제조사에 의해 프로그램될 수 있다.
비휘발성 메모리 회로(550)의 시스템 영역들(555~558)은 메모리 뱅크들(BK0~BK3)의 시스템 하드 리페어 정보(S_HARD_ADD_BK0~S_HARD_ADD_BK3)를 저장하기 위한 영역들일 수 있다. 메모리 콘트롤러(5)로부터 메모리 장치(500)로 시스템 하드 리페어 커맨드(S_HARD_REP)가 인가될 때 이와 함께 뱅크 어드레스(BA)와 노멀 어드레스(ADD)가 인가될 수 있다. 비휘발성 메모리 회로(550)는 시스템 하드 리페어 커맨드(S_HARD_REP)의 활성화시에, 시스템 영역들(555~558) 중 뱅크 어드레스(BA)에 의해 선택되는 시스템 영역에, 노멀 어드레스(ADD, 즉 시스템 하드 리페어 정보)를 프로그램할 수 있다. 즉, 시스템 하드 리페어 커맨드(S_HARD_REP)에 의한 시스템 영역들(555~558)의 프로그램시에, 뱅크 어드레스(BA)는 시스템 영역들(555~558) 중 하나의 영역을 선택하기 위해 사용되며, 노멀 어드레스(ADD)가 선택된 시스템 영역에 프로그램될 수 있다. 부트-업 신호(BOOT_UP)가 활성화되면 비휘발성 메모리 회로(550)의 메모리 영역들(551~554)에 저장된 메모리 하드 리페어 정보(M_HARD_ADD_BK0~M_HARD_ADD_BK3)는 메모리 레지스터 회로들(570_BK0~570_BK3)로 전달되고, 시스템 영역들(555~558)에 저장된 시스템 하드 리페어 정보(S_HARD_ADD_BK0~S_HARD_ADD_BK3)는 선택부(560)로 전달될 수 있다.
선택부(560)는 제어신호(CONTROL)가 활성화된 동안에는 임시 메모리 회로(520)로의 임시 영역들(521~524)로부터 출력되는 시스템 소프트 리페어 정보(S_SOFT_ADD_BK0~S_SOFT_ADD_BK3)를 선택하고, 제어신호(CONTROL)가 비활성화된 동안에는 비휘발성 메모리 회로의 시스템 영역들(555~558)로부터 출력되는 시스템 하드 리페어 정보(S_HARD_ADD_BK0~S_HARD_ADD_BK3)를 선택할 수 있다.
메모리 레지스터 회로들(570_BK0~570_BK3)은 부트-업 동작시에 비휘발성 메모리 회로(550))의 메모리 영역들(551~554)에 저장된 메모리 하드 리페어 정보(M_HARD_ADD_BK0~M_HARD_ADD_BK3)를 전달받아 저장할 수 있다. 메모리 레지스터 회로(570_BK0)는 메모리 영역(551)에 저장된 메모리 하드 리페어 정보(M_HARD_ADD_BK0)를 전달받아 저장하고, 메모리 레지스터 회로(570_BK1)는 메모리 영역(552)에 저장된 메모리 하드 리페어 정보(M_HARD_ADD_BK1)를 전달받아 저장할 수 있다. 마찬가지로 메모리 레지스터 회로들(580_BK2, 570_BK3)도 대응하는 메모리 영역들(553, 554)에 저장된 메모리 하드 리페어 정보(M_HARD_ADD_BK2, M_HARD_ADD_BK3)를 전달받아 저장할 수 있다.
시스템 레지스터 회로들(580_BK0~580_BK3)은 부트-업 동작시에 선택부(560)에 의해 선택된 리페어 정보를 전달받아 저장할 수 있다. 시스템 레지스터 회로(580_BK0)는 임시 영역(521)에 저장된 시스템 소프트 리페어 정보(S_SOFT_ADD_BK0) 또는 시스템 영역(555)에 저장된 시스템 하드 리페어 정보(S_HARD_ADD_BK0)를 전달받아 저장하고, 시스템 레지스터 회로(580_BK1)는 임시 영역(522)에 저장된 시스템 소프트 리페어 정보(S_SOFT_ADD_BK1) 또는 시스템 영역(556)에 저장된 시스템 하드 리페어 정보(S_HARD_ADD_BK1)를 전달받아 저장할 수 있다. 마찬가지로, 시스템 레지스터 회로들(580_BK2, 580_BK3)도 시스템 소프트 리페어 정보(S_SOFT_ADD_BK2, S_SOFT_ADD_BK3) 또는 시스템 하드 리페어 정보(S_HARD_ADD_BK2, S_HARD_ADD_BK3)를 전달받아 저장할 수 있다.
메모리 뱅크들(BK0~BK3)은 메모리 레지스터 회로들(570_BK0~570_BK3) 중 자신에게 대응하는 메모리 레지스터 회로와 시스템 레지스터 회로들(580_BK0~580_BK3) 중 자신에게 대응하는 시스템 레지스터 회로에 저장된 리페어 정보를 이용해 불량 셀을 리던던시 셀로 대체할 수 있다. 도 5에서는 메모리 뱅크들(BK0~Bk3)의 개수가 4개이고, 이에 따라 임시영역들(521~524), 메모리 영역들(551~554), 시스템 영역들(555~558), 메모리 레지스터 회로들(570_BK0~570_BK3) 및 시스템 레지스터 회로들(580_BK0~580_BK3)도 4개인 경우를 예시하였지만 메모리 뱅크들의 개수는 1 이상의 임의의 정수가 될 수 있음은 당연하다.
도 5의 메모리 장치(500)는 다수개의 메모리 뱅크들(BK0~BK3)을 포함할 뿐, 도 3의 메모리 장치(300)와 동일한 방식으로 동작할 수 있으므로, 메모리 장치(500)에 대한 별도의 동작 설명은 생략하기로 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
3: 메모리 콘트롤러 300: 메모리 장치
301: 커맨드 수신부 302: 어드레스 수신부
310: 커맨드 디코더 320: 임시 메모리 회로
350: 비휘발성 메모리 회로 360: 선택부
361: 제어회로 370: 메모리 레지스터 회로
380: 시스템 레지스터 회로 BK: 메모리 뱅크

Claims (21)

  1. 시스템 하드 리페어 정보를 저장하는 비휘발성 메모리 회로;
    시스템 소프트 리페어 정보를 저장하는 임시 메모리 회로;
    부트-업 동작시에 상기 시스템 하드 리페어 정보 또는 상기 시스템 소프트 리페어 정보를 전달받아 저장하는 시스템 레지스터 회로; 및
    상기 시스템 레지스터 회로에 저장된 정보를 이용해 리페어 동작을 수행하는 메모리 뱅크
    를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 비휘발성 메모리 회로는 메모리 하드 리페어 정보를 더 저장하고,
    상기 메모리 장치는 상기 부트-업 동작시에 상기 메모리 하드 리페어 정보를 전달받아 저장하는 메모리 레지스터 회로를 더 포함하고,
    상기 메모리 뱅크는 상기 시스템 레지스터 회로에 저장된 정보와 함께 상기 메모리 레지스터 회로에 저장된 정보를 이용해 리페어 동작을 수행하는
    메모리 장치.
  3. 제 2항에 있어서,
    상기 메모리 하드 리페어 정보는 상기 메모리 장치의 제조시에 프로그램되는 리페어 정보인
    메모리 장치.
  4. 제 3항에 있어서,
    상기 시스템 하드 리페어 정보와 상기 시스템 소프트 리페어 정보는 메모리 콘트롤러로부터 상기 메모리 장치로 전달되는 리페어 정보인
    메모리 장치.
  5. 제 2항에 있어서,
    상기 비휘발성 메모리 회로에 저장된 정보는 영구적으로 유지되고,
    상기 임시 메모리 회로, 상기 메모리 레지스터 회로 및 상기 시스템 레지스터 회로에 저장된 정보는 상기 메모리 장치의 파워 오프시에 삭제되는
    메모리 장치.
  6. 제 2항에 있어서,
    상기 비휘발성 메모리 회로는 한번 데이터를 기록하면 변경이 불가능한 원-타임 프로그램 메모리 셀들을 포함하는
    메모리 장치.
  7. 제1 내지 제N메모리 뱅크의 메모리 하드 리페어 정보를 저장하기 위한 제1 내지 제N메모리 영역과 상기 제1 내지 제N메모리 뱅크의 시스템 하드 리페어 정보를 저장하기 위한 제1 내지 제N시스템 영역을 포함하는 비휘발성 메모리 회로;
    상기 제1 내지 제N메모리 뱅크의 시스템 소프트 리페어 정보를 저장하기 위한 제1 내지 제N임시 영역을 포함하는 임시 메모리 회로;
    부트-업 동작시에 상기 제1 내지 제N메모리 영역에 저장된 메모리 하드 리페어 정보를 전달받아 저장하는 제1 내지 제N메모리 레지스터 회로;
    상기 부트-업 동작시에 상기 제1 내지 제N시스템 영역에 저장된 시스템 하드 리페어 정보 또는 상기 제1 내지 제N임시 영역에 저장된 시스템 소프트 리페어 정보를 전달받아 저장하는 제1 내지 제N시스템 레지스터 회로; 및
    상기 제1 내지 제N메모리 레지스터 회로와 상기 제1 내지 제N시스템 레지스터 회로에 저장된 정보를 이용해 리페어 동작을 수행하는 상기 제1 내지 제N메모리 뱅크
    를 포함하는 메모리 장치.
  8. 제 7항에 있어서,
    상기 제1 내지 제N메모리 영역에 저장되는 상기 제1 내지 제N메모리 뱅크의 메모리 하드 리페어 정보는 상기 메모리 장치의 제조 과정에서 상기 비휘발성 메모리 회로에 프로그램되는
    메모리 장치.
  9. 제 8항에 있어서,
    상기 제1 내지 제N시스템 영역에 저장되는 상기 제1 내지 제N메모리 뱅크의 소프트 리페어 정보와, 상기 제1 내지 제N임시 영역에 저장되는 상기 제1 내지 제N메모리 뱅크의 시스템 소프트 리페어 정보는 메모리 콘트롤러로부터 상기 메모리 장치로 전달되는 정보인
    메모리 장치.
  10. 제 7항에 있어서,
    상기 메모리 장치로 시스템 하드 리페어 커맨드와 함께 뱅크 어드레스와 노멀 어드레스가 인가되면, 상기 제1 내지 제N시스템 영역 중 상기 뱅크 어드레스에 의해 선택되는 시스템 영역에 상기 노멀 어드레스가 프로그램되는
    메모리 장치.
  11. 제 7항에 있어서,
    상기 메모리 장치로 시스템 소프트 리페어 커맨드와 함께 뱅크 어드레스와 노멀 어드레스가 인가되면, 상기 제1 내지 제N임시 영역 중 상기 뱅크 어드레스에 의해 선택되는 임시 영역에 상기 노멀 어드레스가 저장되는
    메모리 장치.
  12. 제 11항에 있어서,
    상기 메모리 장치의 파워업 이후에 상기 시스템 소프트 리페어 커맨드가 인가된 적이 있는 경우에, 상기 부트-업 동작시에 상기 제1 내지 제N임시 영역에 저장된 시스템 소프트 리페어 정보가 상기 제1 내지 제N시스템 레지스터 회로로 전달되고,
    상기 메모리 장치의 파워업 이후에 상기 시스템 소프트 리페어 커맨드가 인가된 적이 없는 경우에, 상기 부트-업 동작시에 상기 제1 내지 제N시스템 영역에 저장된 시스템 하드 리페어 정보가 상기 제1 내지 제N시스템 레지스터 회로로 전달되는
    메모리 장치.
  13. 제 7항에 있어서,
    상기 비휘발성 메모리 회로는 한번 데이터를 기록하면 변경이 불가능한 원-타임 프로그램 메모리 셀들을 포함하는
    메모리 장치.
  14. 하드 리페어 커맨드와 함께 시스템 하드 리페어를 위한 페일 어드레스 정보를 메모리 장치로 인가하고, 소프트 리페어 커맨드와 함께 시스템 소프트 리페어를 위한 페일 어드레스 정보를 상기 메모리 장치로 인가하는 메모리 콘트롤러; 및
    상기 하드 리페어 커맨드에 응답해 시스템 하드 리페어 동작을 수행하고, 상기 소프트 리페어 커맨드에 응답해 시스템 소프트 리페어 동작을 수행하는 상기 메모리 장치
    를 포함하는 메모리 시스템.
  15. 제 14항에 있어서,
    상기 메모리 콘트롤러는 상기 시스템 소프트 리페어 동작을 통해 상기 메모리 장치의 리페어 여부를 검증한 후 상기 시스템 하드 리페어 동작을 통해 상기 메모리 장치를 영구적으로 리페어하는
    메모리 시스템.
  16. 제 14항에 있어서,
    상기 메모리 장치는,
    제1 내지 제N메모리 뱅크의 메모리 하드 리페어 정보를 저장하기 위한 제1 내지 제N메모리 영역과 상기 제1 내지 제N메모리 뱅크의 시스템 하드 리페어 정보를 저장하기 위한 제1 내지 제N시스템 영역을 포함하는 비휘발성 메모리 회로;
    상기 제1 내지 제N메모리 뱅크의 시스템 소프트 리페어 정보를 저장하기 위한 제1 내지 제N임시 영역을 포함하는 임시 메모리 회로;
    부트-업 동작시에 상기 제1 내지 제N메모리 영역에 저장된 메모리 하드 리페어 정보를 전달받아 저장하는 제1 내지 제N메모리 레지스터 회로;
    상기 부트-업 동작시에 상기 제1 내지 제N시스템 영역에 저장된 시스템 하드 리페어 정보 또는 상기 제1 내지 제N임시 영역에 저장된 시스템 소프트 리페어 정보를 전달받아 저장하는 제1 내지 제N시스템 레지스터 회로; 및
    상기 제1 내지 제N메모리 레지스터 회로와 상기 제1 내지 제N시스템 레지스터 회로에 저장된 정보를 이용해 리페어 동작을 수행하는 상기 제1 내지 제N메모리 뱅크를 포함하는
    메모리 시스템.
  17. 제 16항에 있어서,
    상기 제1 내지 제N메모리 영역에 저장되는 상기 제1 내지 제N메모리 뱅크의 메모리 하드 리페어 정보는 상기 메모리 장치의 제조 과정에서 상기 비휘발성 메모리 회로에 프로그램되는
    메모리 시스템.
  18. 제 16항에 있어서,
    상기 메모리 장치로 상기 시스템 하드 리페어 커맨드와 함께 상기 시스템 하드 리페어를 위한 페일 어드레스 정보인 뱅크 어드레스와 노멀 어드레스가 인가되면, 상기 제1 내지 제N시스템 영역 중 상기 뱅크 어드레스에 의해 선택되는 시스템 영역에 상기 노멀 어드레스가 프로그램되는
    메모리 시스템.
  19. 제 16항에 있어서,
    상기 메모리 장치로 상기 시스템 소프트 리페어 커맨드와 함께 시스템 소프트 리페어를 위한 페일 어드레스 정보인 뱅크 어드레스와 노멀 어드레스가 인가되면, 상기 제1 내지 제N임시 영역 중 상기 뱅크 어드레스에 의해 선택되는 임시 영역에 상기 노멀 어드레스가 저장되는
    메모리 시스템.
  20. 제 16항에 있어서,
    상기 메모리 장치의 파워업 이후에 상기 시스템 소프트 리페어 커맨드가 인가된 적이 있는 경우에, 상기 부트-업 동작시에 상기 제1 내지 제N임시 영역에 저장된 시스템 소프트 리페어 정보가 상기 제1 내지 제N시스템 레지스터 회로로 전달되고,
    상기 메모리 장치의 파워업 이후에 상기 시스템 소프트 리페어 커맨드가 인가된 적이 없는 경우에, 상기 부트-업 동작시에 상기 제1 내지 제N시스템 영역에 저장된 시스템 하드 리페어 정보가 상기 제1 내지 제N시스템 레지스터 회로로 전달되는
    메모리 시스템.
  21. 제 16항에 있어서,
    상기 비휘발성 메모리 회로는 한번 데이터를 기록하면 변경이 불가능한 원-타임 프로그램 메모리 셀들을 포함하는
    메모리 시스템.
KR1020140097252A 2014-07-30 2014-07-30 메모리 장치 및 이를 포함하는 메모리 시스템 KR20160014976A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140097252A KR20160014976A (ko) 2014-07-30 2014-07-30 메모리 장치 및 이를 포함하는 메모리 시스템
US14/567,561 US9786390B2 (en) 2014-07-30 2014-12-11 Memory device repairable by soft and hard repair operations and memory system including the same
TW104100299A TWI635491B (zh) 2014-07-30 2015-01-06 記憶裝置及包含該記憶裝置的記憶系統
CN201510200958.XA CN105321579B (zh) 2014-07-30 2015-04-24 存储器件及包括存储器件的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140097252A KR20160014976A (ko) 2014-07-30 2014-07-30 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20160014976A true KR20160014976A (ko) 2016-02-12

Family

ID=55180721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140097252A KR20160014976A (ko) 2014-07-30 2014-07-30 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (1) US9786390B2 (ko)
KR (1) KR20160014976A (ko)
CN (1) CN105321579B (ko)
TW (1) TWI635491B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770154B2 (en) 2018-09-07 2020-09-08 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems having the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102088343B1 (ko) * 2014-02-05 2020-03-12 삼성전자주식회사 반도체 메모리 장치
CN108242251B (zh) * 2016-12-23 2019-08-16 联华电子股份有限公司 动态随机存取存储器
EP4187539B1 (en) * 2017-07-30 2024-06-05 NeuroBlade Ltd. A memory-based distributed processor architecture
CN108920210B (zh) * 2018-06-28 2021-06-15 郑州云海信息技术有限公司 一种加载存储控制软件的方法、系统及相关组件
KR102623234B1 (ko) 2018-08-14 2024-01-11 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
US20240087662A1 (en) * 2022-09-14 2024-03-14 Qualcomm Incorporated Memory repair system and method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6940751B2 (en) 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
US7949908B2 (en) * 2006-10-11 2011-05-24 Marvell Israel (M.I.S.L) Ltd. Memory repair system and method
US7768847B2 (en) * 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
US8887012B2 (en) * 2010-08-24 2014-11-11 Advanced Micro Devices, Inc. Method and apparatus for saving and restoring soft repair data
US9087613B2 (en) * 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
KR20140029952A (ko) * 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 메모리 장치 및 집적회로
US8885424B2 (en) * 2012-11-08 2014-11-11 SK Hynix Inc. Integrated circuit and memory device
KR102149668B1 (ko) * 2014-04-22 2020-08-31 삼성전자주식회사 비휘발성 메모리 장치의 데이터 디코딩 방법
KR20160030717A (ko) * 2014-09-11 2016-03-21 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160046502A (ko) * 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770154B2 (en) 2018-09-07 2020-09-08 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems having the same

Also Published As

Publication number Publication date
CN105321579B (zh) 2020-11-06
US9786390B2 (en) 2017-10-10
TW201604875A (zh) 2016-02-01
US20160035438A1 (en) 2016-02-04
TWI635491B (zh) 2018-09-11
CN105321579A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
US9030899B2 (en) Memory device with post package repair, operation method of the same and memory system including the same
CN106033684B (zh) 存储器件和包括存储器件的存储系统
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
TWI646540B (zh) 記憶體裝置及包含該記憶體裝置的記憶體系統
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
KR102031147B1 (ko) 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
KR102182419B1 (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
KR20180068095A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
KR20140124547A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR102156276B1 (ko) 메모리 장치 및 이의 동작 방법
KR102103415B1 (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
US10198201B2 (en) Semiconductor apparatus, memory system and repair method thereof
KR20150130608A (ko) 메모리 장치
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법
JP2011170971A (ja) 半導体装置およびベリファイ方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination