TWI646540B - 記憶體裝置及包含該記憶體裝置的記憶體系統 - Google Patents

記憶體裝置及包含該記憶體裝置的記憶體系統 Download PDF

Info

Publication number
TWI646540B
TWI646540B TW103143864A TW103143864A TWI646540B TW I646540 B TWI646540 B TW I646540B TW 103143864 A TW103143864 A TW 103143864A TW 103143864 A TW103143864 A TW 103143864A TW I646540 B TWI646540 B TW I646540B
Authority
TW
Taiwan
Prior art keywords
data
memory
repair
registers
soft
Prior art date
Application number
TW103143864A
Other languages
English (en)
Other versions
TW201611005A (zh
Inventor
朴嘉藍
梁鐘烈
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201611005A publication Critical patent/TW201611005A/zh
Application granted granted Critical
Publication of TWI646540B publication Critical patent/TWI646540B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一記憶體裝置包含：一非揮發性記憶體電路，適用於儲存硬修復資料；一資料匯流排，適用於在一啟動作業期間傳輸該硬修復資料，且在一軟修復模式期間傳輸軟修復資料；複數暫存器，適用於儲存透過該資料匯流排傳輸的修復資料，且當被傳輸的修復資料被儲存時啟用；一控制電路，適用於在該等暫存器當中選擇一暫存器以儲存被傳輸的修復資料，並在該軟修復模式期間停用儲存與被傳輸的修復資料相同資料之一暫存器；以及一記憶庫，適用於基於儲存於該等暫存器當中被啟用的一暫存器之資料，而執行一修復作業。

Description

記憶體裝置及包含該記憶體裝置的記憶體系統
本發明示例性實施例關於一種記憶體裝置及一種包含該記憶體裝置的記憶體系統。
本發明主張於2014年9月11日申請，且申請案號為10-2014-0120245的韓國專利申請案作為優先權基礎案，在此併入其全部參考內容。
第1圖為示出例如一動態隨機存取記憶體(DRAM,dynamic random access memory device)的一般記憶體裝置之一方塊圖。
第1圖顯示該記憶體裝置中的一單一記憶庫及相關電路。請參考第1圖，該記憶體裝置包含一記憶體陣列110、一列電路120及一行電路130。該記憶體陣列110包含複數記憶胞。該列電路120啟用基於一列位址RADD而選擇的一字元線。該行電路130存取(亦即讀取或寫入)基於一行位址CADD而選擇的一字元線之資料。
一列保險絲電路140儲存一修復列位址REPAIR_RADD，以作為對應該記憶體陣列110的記憶胞當中的一錯誤記憶胞之一列位址。一列比較器150比較儲存於該列保險絲電路140的修復列位址REPAIR_RADD與自該記憶體裝置外部輸入的列位址RADD。若該修復列位址REPAIR_RADD與該列位 址RADD相同時，該列比較器150控制該列電路120以啟用一冗餘字元線，而非啟用由該列位址RADD指定的字元線。簡言之，對應儲存於該列保險絲電路140中的修復列位址REPAIR_RADD之列(字元線)被一冗餘列(字元線)取代。
一RACT訊號被致能，以回應啟用該記憶體陣列110中的一字元線之一啟用指令；該RACT訊號被失能，以回應停用一字元線之一預充電指令。此外，IRD稱為一讀取指令，而IWR稱為一寫入指令。
一般而言，雷射保險絲係使用於該列保險絲電路140中。該等雷射保險絲儲存一邏輯「高」位準或一邏輯「低」位準的資料，其係根據該等雷射保險絲是否被切斷。該等雷射保險絲可在晶圓階段被編程，但是一旦該晶圓被封裝時，不可能編程該等雷射保險絲。此外，該等雷射保險絲由於間距限制的關係，因此不可在一小區域中設計。
為了克服這些缺點，一種非揮發性記憶體，例如一電子保險絲(e-fuse)陣列電路、一NAND快閃記憶體、一NOR快閃記憶體、一磁性隨機存取記憶體(MRAM,magnetic random access memory)、一自旋轉移力矩磁性隨機存取記憶體(STT-MRAM,spin transfer torque MRAM)、一電阻式隨機存取記憶體(ReRAM,Resistive random access memory)及一相位變化隨機存取記憶體(PC-RAM,phase change random access memory)等，其係包含於一記憶體裝置中，且一修復資料或一錯誤位址係儲存於該非揮發性記憶體中。
第2圖為示出用於將修復資料儲存於一記憶體裝置中的一非揮發性記憶體電路之一方塊圖。
請參考第2圖，該記憶體裝置包含複數記憶庫BK0至BK3、一非揮發性記憶體電路201及分別提供至該等記憶庫的暫存器210_0至210_3，且 該等暫存器210_0至210_3儲存修復資料。
該非揮發性記憶體電路201取代該列保險絲電路140。該非揮發性記憶體電路201儲存修復資料，該修復資料為與所有記憶庫BK0至BK3對應的錯誤位址。該非揮發性記憶體電路201可為選自非揮發性記憶體群組的其中一者，該非揮發性記憶體群組包含一電子保險絲陣列電路、一NAND快閃記憶體、一NOR快閃記憶體、一磁性隨機存取記憶體(MRAM)、一自旋轉移力矩磁性隨機存取記憶體(STT-MRAM)、一電阻式隨機存取記憶體(ReRAM,resistive random access memory)及一相位變化隨機存取記憶體(PC-RAM)等。
提供至該等記憶庫BK0至BK3的暫存器210_0至210_3儲存對應其的記憶庫之修復資料。舉例來說，該暫存器210_0儲存該記憶庫BK0的修復資料，且該暫存器210_2儲存該記憶庫BK2的修復資料。該等暫存器210_0至210_3係由閂鎖電路所組成，且當電源供應至該等暫存器210_0至210_3時，該等暫存器210_0至210_3可儲存該修復資料。儲存於該等暫存器210_0至210_3中的修復資料係自該非揮發性記憶體電路201傳輸。
儲存於該非揮發性記憶體電路201中的修復資料不直接使用，而是先儲存於該等暫存器210_0至210_3中後再使用。此原因是因為該非揮發性記憶體電路201係形成一陣列，因此其需要花費一預定時間來讀取儲存於該非揮發性記憶體電路201中的資料。由於儲存於陣列形式的非揮發性記憶體電路201中之資料未立刻被讀取，故不允許藉由直接使用儲存於該非揮發性記憶體電路201中的資料來執行一修復作業。因此，先執行將儲存於該非揮發性記憶體電路201中的修復資料傳輸並儲存至該等暫存器210_0至210_3之一啟動作業；接著在該啟動作業之後，執行使用儲存於該等暫存器210_0至210_3的 資料之一修復作業。
當由雷射保險絲所組成的列保險絲電路140被該非揮發性記憶體電路201及該等暫存器210_0至210_3取代時，可允許修復在該晶圓階段後檢測到的錯誤。同時，研究人員及產業正在發展用於針對在一記憶體裝置的製造後、甚至在該記憶體裝置的製造完成後，藉由存取該非揮發性記憶體電路201所檢測到的錯誤進行修復之一技術。
本發明的一實施例係指一種記憶體裝置及一種記憶體系統，其能夠藉由停用儲存硬修復資料的一暫存器，而防止當軟修復資料與該硬修復資料相同時所發生的一錯誤。
根據本發明一實施例，一記憶體裝置包含：一非揮發性記憶體電路，適用於儲存硬修復資料；一資料匯流排，適用於在一啟動作業期間傳輸該硬修復資料，且在一軟修復模式期間傳輸軟修復資料；複數暫存器，適用於儲存透過該資料匯流排傳輸的修復資料，且當被傳輸的修復資料被儲存時啟用；一控制電路，適用於在該等暫存器當中選擇一暫存器以儲存被傳輸的修復資料，並在該軟修復模式期間停用儲存與被傳輸的修復資料相同資料之一暫存器；以及一記憶庫，適用於基於儲存於該等暫存器當中被啟用的一暫存器之資料，而執行一修復作業。
該啟動作業期間，該控制電路可依序選擇該等暫存器，以及在該軟修復模式期間，該控制電路可選擇在該啟動作業完成之後未儲存資料的一暫存器。
在該軟修復模式期間，該控制電路可比較被傳輸的修復資料與 儲存於該等暫存器中之資料，以及在該修復作業期間，該控制電路可比較自該記憶體裝置外部輸入的一外部位址與儲存於該等暫存器中的資料。
在該軟修復模式中，該控制電路可停用與被傳輸的修復資料相同資料之一暫存器以回應一啟用指令，並可將被傳輸的修復資料儲存於該等暫存器當中被選擇的該暫存器以回應一寫入指令。
該非揮發性記憶體電路可包含一次性可編程記憶胞，其中當資料儲存於該一次性可編程記憶胞中時，該資料不被改變。
當該記憶體裝置被關閉時，儲存於該非揮發性記憶體電路的資料可被永久保存，且儲存於該等暫存器中的資料可被抹除。
該硬修復資料可包含記憶體硬修復資料及系統硬修復資料，該記憶體硬修復資料為當該記憶體裝置被製造時被編程的修復資料，該系統硬修復資料為自一記憶體控制器傳輸至該記憶體裝置的修復資料，以及該軟修復資料可為自該記憶體控制器傳輸至該記憶體裝置的修復資料。
該等暫存器可包含：一或多個記憶體暫存器，用於儲存該記憶體硬修復資料；以及一或多個系統暫存器，用於儲存該系統硬修復資料或該軟修復資料。
根據本發明另一實施例，一記憶體裝置包含：一非揮發性記憶體電路，包含複數記憶體區及複數系統區，該等記憶體區用於儲存複數記憶庫的記憶體硬修復資料，該等系統區用於儲存該等記憶庫的系統硬修復資料；一資料匯流排，適用於在一啟動作業期間傳輸該記憶體硬修復資料及該系統硬修復資料，且在一軟修復模式期間傳輸軟修復資料；複數暫存器，使用於儲存透過該資料匯流排傳輸的修復資料當中一對應記憶庫的資料，且當被傳輸的修復資料被儲存 時啟用；一控制電路，適用於在該等暫存器當中選擇一暫存器以儲存被傳輸的修復資料，並在該軟修復模式期間停用該等暫存器當中儲存與被傳輸的修復資料相同資料之一暫存器，其中該等暫存器對應和被傳輸的修復資料對應的一記憶庫；以及複數記憶庫，適用於基於儲存於被啟用的暫存器中之資料，而執行一修復作業。
在該啟動作業期間，該控制電路可依序選擇該等暫存器，在該軟修復模式期間，該控制電路可選擇在對應被傳輸的修復資料之暫存器當中該啟動作業完成之後未儲存資料的一暫存器。
在該軟修復模式期間，該控制電路可比較被傳輸的修復資料與儲存於對應至和被傳輸的修復資料對應的一記憶庫的暫存器中之資料，以及在該修復作業期間，該控制電路比較自該記憶體裝置外部輸入的一外部位址與儲存於對應藉由被輸入的位址所指定之一記憶庫的暫存器中之資料。
當該記憶體裝置被關閉時，儲存於該非揮發性記憶體電路中的資料可被永久保存，且儲存於該等暫存器中的資料可被抹除。
當該記憶體硬修復資料可為該記憶體裝置被製造時被編程的修復資料，以及該系統硬修復資料及該軟修復資料可為自一記憶體控制器傳輸至該記憶體裝置的修復資料。
該等暫存器可包含：一或多個記憶體暫存器，適用於儲存該記憶體硬修復資料；以及一或多個系統暫存器，適用於儲存該系統硬修復資料或該軟修復資料。
該非揮發性記憶體電路可包含一次性可編程記憶胞，其中當資料儲存於該一次性可編程記憶胞中時，該資料不被改變。
當一庫位址及一標準位址在一硬修復模式被輸入時，該標準位址可在該等系統區當中基於該庫位址而選擇的一系統區中被編程，以及當該庫位址及該標準位址在一軟修復模式中被輸入時，該標準位址在該等暫存器當中對應由該庫位址至指定的一記憶庫之暫存器中可被編程。
根據本發明又一實施例，一記憶體系統包含：一記憶體裝置以及一記憶體控制器。該記憶體裝置包含：一非揮發性記憶體電路、複數記憶庫，且該記憶體裝置將一硬修復模式中輸入的系統硬修復資料編程於該非揮發性記憶體電路，且基於儲存於該非揮發性記憶體電路中的修復資料及在一軟修復模式中輸入的軟修復資料而執行一修復作業。該記憶體控制器適用於將該記憶體裝置設定於該硬修復模式或該軟修復模式、在該硬修復模式中將該系統硬修復資料輸入至該記憶體裝置，以及在該軟修復模式中將該軟修復資料輸入至該記憶體裝置。
該記憶體裝置可更包含：一資料匯流排，適用於在一啟動作業期間傳輸該記憶體硬修復資料及該系統硬修復資料，且在一軟修復模式期間傳輸軟修復資料；複數暫存器，其可儲存透過該資料匯流排傳輸的修復資料當中一對應記憶庫的資料，當被傳輸的修復資料被儲存時，該等暫存器被啟用；以及一控制電路，其可選擇該等暫存器當中的一暫存器以儲存被傳輸的修復資料，且在該軟修復模式期間停用該等暫存器當中儲存與被傳輸的修復資料相同資料之一暫存器，其中該等暫存器對應和被傳輸的修復資料對應的一記憶庫。
該記憶體裝置基於儲存於該等暫存器當中被啟用的暫存器之資料，而執行該等記憶庫的修復作業。
當該記憶體裝置被製造時，該記憶體硬修復資料可被編程。
該非揮發性記憶體電路可包含一次性可編程記憶胞，其中當資料儲存於該一次性可編程記憶胞中時，該資料不被改變。
該記憶體裝置可更包含：複數暫存器，適用於儲存包含該系統硬修復資料的硬修復資料及該軟修復資料，其中當該硬修復資料及該軟修復資料之一者係儲存於各該暫存器中時，各該暫存器被啟用；一控制電路，適用於在一啟動作業期間控制該等暫存器以儲存該硬修復資料，且在一軟修復模式中儲存該軟修復資料，其中在該軟修復模式中的控制電路停用儲存該硬修復資料的暫存器之一或多個硬修復暫存器，其中該硬修復資料與該軟修復資料相同；以及一記憶庫，適用於基於儲存於該等暫存器的被啟用之暫存器中的硬修復資料及該軟修復資料，而執行一修復作業。
在該軟修復模式中，該控制電路可控制在該啟動作業之後為空的暫存器之一或多個軟修復暫存器以儲存該軟修復資料。
在該軟修復模式中，該控制電路可停用該等硬修復暫存器以回應一啟用指令，並可控制該等軟修復暫存器來儲存該軟修復資料以回應一寫入指令。
當該記憶體裝置被關閉時，該等暫存器可被初始化。
該硬修復資料可於製造中被永久儲存於該記憶體系統內，且該軟修復資料可於作業中被暫時儲存於該記憶體裝置內。
根據本發明一實施例，一記憶體裝置可包含：複數暫存器，適用於儲存一硬修復資料及一軟修復資料，其中當該硬修復資料及該軟修復資料之一者儲存於各該暫存器中時，各該暫存器被啟用；一控制電路，適用於在一啟動作業期間控制該等暫存器以儲存該硬修復資料，並在一軟修復模式中儲存該軟 修復資料，其中在該軟修復模式中的控制電路停用儲存該硬修復資料的暫存器之一或多個硬修復暫存器，其中該硬修復資料與該軟修復資料相同；以及一記憶庫，適用於基於儲存於該等暫存器的被啟用暫存器中的硬修復資料及該軟修復資料，而執行一修復作業。
在該軟修復模式中，該控制電路可控制在該啟動作業之後為空的暫存器之一或多個軟修復暫存器以儲存該軟修復資料。
在該軟修復模式中，該控制電路可停用該等硬修復暫存器以回應一啟用命令，並可控制該等軟修復暫存器來儲存該軟修復資料以回應一寫入命令。
當該記憶體裝置被關閉時，該等暫存器可被初始化。
該硬修復資料可於製造中被永久儲存於該記憶體裝置內，且該軟修復資料可於作業中被暫時儲存於該記憶體裝置內。
110‧‧‧記憶體陣列
120‧‧‧列電路
130‧‧‧行電路
140‧‧‧列保險絲電路
150‧‧‧列比較器
201‧‧‧非揮發性記憶體電路
210_0~210_3‧‧‧暫存器
301‧‧‧第一傳輸線
302‧‧‧第二傳輸線
310‧‧‧非揮發性記憶體電路
320_1~320_4‧‧‧暫存器
330‧‧‧列比較器
340‧‧‧列電路
350‧‧‧記憶庫
401‧‧‧指令接收器
402‧‧‧位址接收器
403‧‧‧選擇器
404‧‧‧資料匯流排
410‧‧‧指令解碼器
420‧‧‧模式暫存器組
430‧‧‧閂鎖電路
440‧‧‧非揮發性記憶體電路
441‧‧‧記憶體硬修復位址區
442‧‧‧系統硬修復位址區
450‧‧‧控制電路
510‧‧‧計數單元
520‧‧‧選擇訊號產生單元
530‧‧‧選擇單元
540‧‧‧比較單元
602‧‧‧庫位址接收器
640‧‧‧非揮發性記憶體電路
641~644‧‧‧記憶體區
645~648‧‧‧系統區
650‧‧‧控制電路
720_0~720_3‧‧‧選擇訊號產生單元
730_0~730_3‧‧‧選擇單元
740_0~740_3‧‧‧比較單元
810‧‧‧記憶體控制器
820‧‧‧記憶體裝置
ACT‧‧‧啟用指令
ADD‧‧‧輸入位址
BA‧‧‧庫位址
BK‧‧‧記憶庫
BK0~BK3‧‧‧記憶庫
BOOT_UP‧‧‧啟動訊號
CADD‧‧‧行位址
CAS‧‧‧行位址選通訊號
CLK‧‧‧時脈
CMD‧‧‧指令
CMP1~CMP4‧‧‧比較訊號
CNT_DATA‧‧‧計數資料
CS‧‧‧晶片選擇訊號
HADD‧‧‧硬修復資料
H_MODE‧‧‧硬修復模式訊號
IRD‧‧‧讀取指令
IWR‧‧‧寫入指令
MCMP1~MCMP16‧‧‧記憶體比較訊號
MDTATA1~MDTATA4‧‧‧資料
MEN1~MEN16‧‧‧記憶體致能訊號
MR1~MR16‧‧‧記憶體暫存器
MRS‧‧‧模式暫存器設定指令
MSEL1~MSEL4‧‧‧記憶體選擇訊號
M_HADD‧‧‧記憶體硬修復資料
M_HADD_BK0~M_HADD_BK3‧‧‧記憶體硬修復資料
OUT1‧‧‧硬修復位址
OUT2‧‧‧軟修復位址
RADD‧‧‧列位址
RADD1~RADD4‧‧‧列位址
RAS‧‧‧列位址選通訊號
REPAIR_RADD‧‧‧修復列位址
REP_DATA‧‧‧修復資料
RWL1~RWL4‧‧‧冗餘字元線
SCMP1~SCMP16‧‧‧系統比較訊號
SDATA1~SDATA4‧‧‧資料
SEN1~SEN16‧‧‧系統致能訊號
SR1~SR16‧‧‧系統暫存器
SSEL1~SSEL4‧‧‧系統選擇序號
S_HADD‧‧‧系統硬修復資料
S_HADD_BK0~S_HADD_BK3‧‧‧系統硬修復資料
S_MODE‧‧‧軟修復模式訊號
SOFT_REPAIR‧‧‧軟修復資料
WE‧‧‧寫入致能訊號
WL1~WLX‧‧‧字元線
WT‧‧‧寫入指令
第1圖為示出一般記憶體裝置之一方塊圖。
第2圖為示出用於將修復資料儲存於一記憶體裝置中的一非揮發性記憶體電路之一方塊圖。
第3圖顯示在一般記憶體裝置的一修復作業期間可能發生的一問題。
第4圖為示出根據本發明一實施例的一記憶體裝置之一方塊圖。
第5圖為示出第4圖所示之一控制電路之一方塊圖。
第6圖為示出根據本發明另一實施例的一記憶體裝置之一方塊圖。
第7圖為示出第6圖所示之一控制電路之一方塊圖。
第8圖為根據本發明一實施例的一記憶體系統之一方塊圖。
以下將參考所附圖式來詳細說明本發明的示例性實施例。然而，本發明係以不同形式被體現，而不應被解釋為限制於文中所提及之實施例。而是，提供這些實施例使得本說明書的揭露更加完全及完整，且本發明的範圍完整地傳達至所屬技術領域中具有通常知識者。整份說明書的揭露中，本發明的各圖式及實施例中所標示之相同的元件符號代表相同的元件。
此後，一記憶體硬修復、一系統硬修復及一系統軟修復的定義如下。
記憶體硬修復指的是在一記憶體裝置的製程中間時所執行的一永久修復。
系統硬修復指的是在該記憶體裝置被封裝後所執行的一永久修復。
系統軟修復指的是當在該記憶體裝置被封裝後電源供應至該記憶體裝置時所執行的一暫時修復。由於當該電源供應至該記憶體裝置時該軟修復被維持，故當供應該記憶體裝置的電源被切斷時該軟修復被遺失。
第3圖顯示在一般記憶體裝置的一修復作業期間可能發生的一問題。
第3圖所示之記憶體裝置包含一非揮發性記憶體電路310、複數暫存器320_1至320_4、一列比較器330、一列電路340及一記憶庫350。該記憶庫350包含複數字元線WL1至WLX及複數冗餘字元線RWL1至RWL4。一第一傳輸線301將該非揮發性記憶體電路310的資料傳輸至該等暫存器320_1 至320_4，且該第二傳輸線302將軟修復資料SOFT_REPAIR傳輸至該等暫存器320_1至320_4。
該列比較器330藉由比較儲存於該等暫存器320_1至320_4中的列位址RADD1至RADD4與自該記憶體裝置外部輸入的一列位址RADD，而產生分別對應該等暫存器320_1至320_4的比較訊號CMP1至CMP4。當該等列位址RADD1至RADD4與該列位址RADD相同時，該列比較器330致能該等比較訊號CMP1至CMP4的對應一者。該等比較訊號CMP1至CMP4對應冗餘字元線RWL1至RWL4。
該列電路340啟用對應該列位址RADD的一字元線以回應一RACT訊號，且當該等比較訊號CMP1至CMP4被致能時，對應被致能的比較訊號之冗餘字元線RWL1至RWL4被啟用。
當一字元線WLK透過一記憶體硬修復或一系統硬修復而被修復時，該字元線WLK的位址透過一啟動作業而在該非揮發性記憶體電路310中被編程，並儲存於該等暫存器320_1至320_4中。舉例來說，假設在該啟動作業完成之後，修復資料係儲存於該等暫存器320_1至320_4中，則該字元線WLK的位址可儲存於該暫存器320_2中。當該字元線WLK的位址透過一系統軟修復而儲存於空的暫存器320_4中時，會發生以下問題。
當因為一啟用作業而輸入的列位址RADD為該字元線WLK的位址時，該列比較器330同時致能該等比較訊號CMP2及CMP4，其係對應儲存該字元線WLK的位址之暫存器320_0及320_4。因此，該列電路340同時啟用二條冗餘字元線RWL2及RWL4，以回應被致能的比較訊號CMP2及CMP4。當二字元線在一記憶庫中被同時啟用時，耦合至被啟用的字元線之記憶胞(未示 於第3圖)的資料彼此碰撞。
第4圖為示出根據本發明一實施例的一記憶體裝置之一方塊圖。
請參考第4圖，該記憶體裝置可包含一指令接收器401、一位址接收器402、一選擇器403、一資料匯流排404、一指令解碼器410、一模式暫存器組420、一閂鎖電路430、一非揮發性記憶體電路440、一控制電路450、複數記憶體暫存器MR1至MR4、複數系統暫存器SR1至SR4以及一記憶庫BK。
該指令接收器401可接收自該記憶體裝置外部輸入的外部之一指令CMD。該指令CMD可包含複數訊號，該等訊號包含一晶片選擇訊號、一啟用訊號、一列位址選通訊號、一行位址選通訊號及一寫入致能訊號。
該位址接收器402可接收一輸入位址ADD，該輸入位址ADD為自該記憶體裝置外部輸入的一多位元訊號。該輸入位址ADD可包含一列位址及一行位址。該列位址及該行位址可透過相同的焊墊而輸入。與一列位址選通訊號同步輸入的一位址可被視為該記憶體裝置中的一列位址，且與一行位址選通訊號同步輸入的一位址可被視為該記憶體裝置中的一行位址。
該指令解碼器410可解碼透過該指令接收器401接收的指令CMD，並產生內部指令，以作為一啟用指令ACT、一寫入指令WT及一模式暫存器設定指令MRS。該指令解碼器410可致能上述內部指令ACT、WT及MRS當中與組成該指令CMD的訊號之一組合對應的一指令。該指令解碼器410不僅可接收該指令CMD，亦可接收部分輸入位址ADD，並使用該指令CMD及部分輸入位址ADD以用於該解碼作業，且該指令解碼器410亦可使用非自一個週期而是自複數週期所輸入的指令CMD之一組合，並亦使用該指令CMD之組合以用於該解碼作業。
當該模式暫存器設定指令MRS被致能時，該模式暫存器組420可藉由使用透過該位址接收器402輸入的輸入位址ADD，來建立一硬修復模式或一軟修復模式。在用於該記憶體硬修復或該系統硬修復的硬修復模式中，修復資料可於該非揮發性記憶體電路440內被編程。在用於該系統軟修復的軟修復模式中，修復資料可透過該閂鎖電路430而被儲存於該等暫存器SR1至SR4中。當該硬修復模式被建立時，該模式暫存器組420可致能用於該記憶體硬修復或該系統硬修復的一硬修復模式訊號H_MODE。當該軟修復模式被建立時，該模式暫存器組420可致能用於該系統軟修復的一軟修復模式訊號S_MODE。
該閂鎖電路430可閂鎖及輸出自該記憶體裝置外部輸入的輸入位址ADD。當該啟用指令ACT被致能時，該閂鎖電路430可閂鎖及輸出該輸入位址ADD。在該硬修復模式中，該閂鎖電路430可將該標準輸出位址ADD作為一硬修復位址OUT1而輸出至該非揮發性記憶體電路440，並將該輸入位址ADD作為一軟修復位址OUT2而輸出至該選擇器403。
該非揮發性記憶體電路440可包含一記憶體硬修復位址區441及一系統硬修復位址區442，該記憶體硬修復位址區441用於儲存記憶體硬修復資料M_HADD，該系統硬修復位址區442用於儲存系統硬修復資料S_HADD。
當該寫入指令WT在該硬修復模式中被致能時，該非揮發性記憶體電路440接收該閂鎖電路430的硬修復位址訊號OUT1，並可在該系統硬修復位址區442中編程該硬修復位址訊號OUT1。該硬修復位址訊號OUT1可為該系統硬修復資料S_HADD，且該系統硬修復資料S_HADD係以該輸入位址ADD的形式自該記憶體裝置外部傳輸，亦即，該硬修復位址訊號OUT1可為一錯誤位址，且該錯誤位址代表在該記憶庫BK中需要被修復的一記憶胞。
在該記憶體裝置的製造期間，該記憶體硬修復資料M_HADD可在該非揮發性記憶體電路440的記憶體硬修復位址區441中被編程。
當一啟動訊號BOOT_UP被致能時，儲存於該非揮發性記憶體電路440中的記憶體硬修復資料M_HADD及系統硬修復資料S_HADD可被依序輸出，以作為硬修復資料HADD。
該非揮發性記憶體電路440可為不同種類的非揮發性記憶體，例如一電子保險絲陣列電路、一NAND快閃記憶體、一NOR快閃記憶體、一磁性隨機存取記憶體(MRAM)、一自旋轉移力矩磁性隨機存取記憶體(STT-MRAM)、一電阻式隨機存取記憶體(ReRAM)及一相位變化隨機存取記憶體(PC-MRAM)等。一般而言，一電子保險絲陣列電路係使用作為該非揮發性記憶體電路440。該電子保險絲陣列電路包含排列成陣列形式的複數電子保險絲，且該等電子保險絲係使用作為記憶胞。然而，由於該等電子保險絲被編程之後不允許該等電子保險絲被再次編程，故該等電子保險絲稱為一次性可編程記憶胞。
該非揮發性記憶體電路440除了可以儲存該錯誤位址或該記憶體硬修復資料M_HADD及該系統硬修復資料S_HADD以外，亦可儲存一附加位元，該附加位元代表該非揮發性記憶體電路440中的錯誤位址被佔用。該資料與該錯誤位址可一起被傳輸至該暫存器。簡言之，該資料係包含於該非揮發性記憶體電路440的硬修復資料HADD中。舉例來說，假設該非揮發性記憶體電路440為包含複數保險絲組的一電子陣列，且各該保險絲組儲存單一錯誤位址。各該保險絲組可與附加位元一起被編程，其中該附加位元代表該錯誤位址是否被編程於其中。該附加位元可與儲存於對應保險絲組的錯誤位址一起被傳輸至該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4。
該選擇器403可根據該硬修復模式訊號H_MODE及該軟修復模式訊號S_MODE而選擇及輸出該硬修復資料HADD及該軟修復位址OUT2之間的一者。，該選擇器403可選擇並輸出該硬修復資料HADD以作為一修復資料REP_DATA，其中該硬修復資料HADD為當該硬修復模式訊號H_MODE被致能時，在該硬修復模式中自該非揮發性記憶體電路440輸出的記憶體硬修復資料M_HADD及該系統硬修復資料S_HADD。當該軟修復模式訊號S_MODE被致能時，在該軟修復模式中，該選擇器403可選擇並輸出該閂鎖電路430的軟修復位址OUT2，以作為該修復資料REP_DATA。因此，在該硬修復模式中，該修復資料REP_DATA可對應該記憶體硬修復資料M_HADD及該系統硬修復資料S_HADD；以及在該軟修復模式中，該修復資料REP_DATA可對應該軟修復位址OUT2或軟修復資料。該軟修復資料可包含該輸入位址ADD。
該資料匯流排404可將該修復資料REP_DATA傳輸至該等記憶體暫存器MR1至MR4、該等系統暫存器SR1至SR4及該控制電路450。在該啟動作業期間，該等硬修復資料M_HADD及S_HADD可透過該資料匯流排404而傳輸至該等記憶體暫存器MR1至MR4、該等系統暫存器SR1至SR4及該控制電路450。此外，在該軟修復模式中，該軟修復資料可透過該資料匯流排404而傳輸至該等記憶體暫存器MR1至MR4、該等系統暫存器SR1至SR4及該控制電路450
該等記憶體暫存器MR1至MR4可包含一或多個記憶體暫存器MR1至MR4，且該等系統暫存器SR1至SR4可包含一或多個系統暫存器SR1至SR4。該等記憶體暫存器MR1至MR4可儲存透過該資料匯流排404傳輸的記憶體硬修復資料M_HADD，且該等系統暫存器SR1至SR4可儲存透過該資 料匯流排404傳輸的系統硬修復資料S_HADD及軟修復資料。
當該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4為空的時，其可被停用。當該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4儲存包含該記憶體硬修復資料M_HADD、該系統硬修復資料S_HADD及該軟修復資料的修復資料時，其可啟用與該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4的被啟用者對應的記憶體致能訊號MEN1至MEN4及系統致能訊號SEN1至SEN4。該等記憶體致能訊號MEN1至MEN4及該等系統致能訊號SEN1至SEN4可基於包含於該硬修復資料HADD及該軟修復資料中的一附加位元而被致能。在先前的例子中，該附加位元可為代表在該非揮發性記憶體電路440中佔用的錯誤位址之附加位元。在接下來的例子中，該附加位元可藉由該控制電路450而產生或自外部輸入，以啟用儲存於該軟修復資料的系統暫存器SR1至SR4的一者。換言之，當該硬修復資料HADD及該軟修復資料係儲存於該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4之對應一者時，該等記憶體致能訊號MEN1至MEN4及該等系統致能訊號SEN1至SEN4可被致能，反之該等記憶體致能訊號MEN1至MEN4及該等系統致能訊號SEN1至SEN4可被失能。
在該啟動作業期間，該控制電路450可依序選擇該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4。在完成該啟動作業期間之後的軟修復模式中，該控制電路450可選擇該等系統暫存器SR1至SR4之空的一者。在該軟修復模式中及在該啟動作業期間，透過該資料匯流排404傳輸的修復資料REP_DATA可被儲存於藉由該控制電路450所選擇的記憶體暫存器MR1至MR4及系統暫存器SR1至SR4中。
在該軟修復模式中，該控制電路450可停用儲存與該修復資料REP_DATA相同資料的記憶體暫存器MR1至MR4之一者。為此，在該軟修復模式中，該控制電路450可藉由比較該修復資料REP_DATA與該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4的資料MDTATA1至MDATA4及SDATA1至SDATA4，而產生複數記憶體比較訊號MCMP1至MCMP4及系統比較訊號SCMP1至SCMP4。此外，在標準模式中，該控制電路450可控制修復作業以存取一冗餘胞，該冗餘胞取代對應該輸入位址ADD的錯誤胞。為此，在該標準模式中的修復作業期間，該控制電路450可藉由將該輸入位址ADD與該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4的資料MDATA1至MDATA4及SDATA1至SDATA4進行比較，而產生該等記憶體比較訊號MCMP1至MCMP4及該等系統比較訊號SCMP1至SCMP4。
具體而言，該控制電路450可產生與該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4對應的記憶體選擇訊號MSEL1至MSEL4及系統選擇序號SSEL1至SSEL4。在該啟動作業期間，該控制電路450可自該選擇訊號MSEL1開始依序選擇該等記憶體選擇訊號MSEL1至MSEL4及該等系統選擇訊號SSEL1至SSEL7。此外，在該軟修復模式中，該控制電路450可致能和該等系統暫存器SR1至SR4之空的一者對應的系統選擇訊號SSEL1至SSEL4當中的一者。如上所述，當該硬修復資料HADD及該軟修復資料係儲存於該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4的對應一者中時，該等記憶體致能訊號MEN1至MEN4及該等系統致能訊號SEN1至SEN4可被致能，反之該等記憶體致能訊號MEN1至MEN4及該等系統致能訊號SEN1至SEN4可被失能。
在該軟修復模式中，當該啟用指令ACT被致能時，透過該修復資料REP_DATA與該等記憶體暫存器MR1至MR4的資料MDATA1至MDATA4之一比較作業，該控制電路450可致能和儲存與該修復資料REP_DATA相同資料的記憶體暫存器MR1至MR4之一者對應的記憶體比較訊號MCMP1至MCMP4當中之一者。與該等記憶體比較訊號MCMP1至MCMP4之被致能的一者對應的記憶體暫存器MR1至MR4之一者可被停用。
在該標準模式中的修復作業期間，該控制電路450可致能和儲存與該輸入位址ADD相同資料的記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4之一者對應的記憶體比較訊號MCMP1至MCMP4及系統比較訊號SCMP1至SCMP4之一者。該等記憶體比較訊號MCMP1至MCMP4及該等系統比較訊號SCMP1至SCMP4可被輸入至該記憶庫BK。
在該標準模式中，該記憶庫BK可接收該等記憶體比較訊號MCMP1至MCMP4及該等系統比較訊號SCMP1至SCMP4，並執行該修復作業。具體而言，該記憶庫BK可存取和該輸入位址ADD對應的記憶胞，且當該等記憶體比較訊號MCMP1至MCMP4及該等系統比較訊號SCMP1至SCMP4被致能時，該記憶庫BK可存取藉由該等記憶體比較訊號MCMP1至MCMP4及該等系統比較訊號SCMP1至SCMP4之被致能的一者而指定的冗餘胞。
該啟動作業被執行以回應一啟動訊號BOOT_UP，該啟動訊號BOOT_UP係在該記憶體裝置被打開電源或在一記憶體控制器的控制下被致能之後被自動地致能。
此後，該記憶體裝置的硬修復模式、啟動模式及軟修復模式係基於上述而說明。
首先，該記憶體裝置可基於與一模式暫存器設定指令MRS一起輸入的一輸入位址ADD，而被設定為該硬修復模式。在該硬修復模式中，當該啟用指令ACT被輸入時，該輸入位址ADD可藉由該閂鎖電路430而被閂鎖，並作為該硬修復位址OUT1而被輸入至該非揮發性記憶體電路440。當該寫入指令WT被輸入時，輸入至該非揮發性記憶體電路440的硬修復位址OUT1可被編程，以作為該記憶體硬修復資料M_HADD或該系統硬修復資料S_HADD。
接著，在該啟動作業期間或當該記憶體裝置的硬修復模式結束且接著該啟動訊號BOOT_UP被致能時，儲存於該非揮發性記憶體電路440的硬修復資料M_HADD及S_HADD可作為該修復資料REP_DATA而被依序傳輸並儲存至該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4。在該啟動作業期間，儲存於該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4中的硬修復資料M_HADD及S_HADD或修復資料REP_DATA可為該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4的資料MDATA1至MDATA4及SDATA1至SDATA4。和儲存該等硬修復資料M_HADD及S_HADD或該修復資料對應的記憶體暫存器MR1至MR4及系統暫存器SR1至SR4之記憶體致能訊號MEN1至MEN4及系統致能訊號SEN1至SEN4可被致能。
接著，該記憶體裝置可基於與該模式暫存器設定指令MRS一起輸入的輸入位址ADD而被設定為一軟修復模式。在該軟修復模式中，當該啟用指令ACT被輸入時，該輸入位址ADD可藉由該閂鎖電路430而被閂鎖，並作為該軟修復位址OUT2及該修復資料REP_DATA而被傳輸至該等系統暫存器SR1至SR4。
在該軟修復模式中，該控制電路450可比較該修復資料REP_DATA與該等資料MDATA1至MDATA4及SDATA1至SDATA4，其中該修復資料REP_DATA代表在該軟修復模式中被輸入的軟修復位址OUT2或輸入位址ADD，該等資料MDATA1至MDATA4及SDATA1至SDATA4係儲存於該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4中。
在該軟修復模式中，當該等記憶體暫存器MR1至MR4的資料MDATA1至MDATA4當中的對應一者與該修復資料REP_DATA為相同資料時，該控制電路450可致能用於該等記憶體暫存器MR1至MR4的記憶體比較訊號MCMP1至MCMP4當中的一者。舉例來說，當儲存於該第一記憶體暫存器MR1的第一資料MDATA1與該修復資料REP_DATA為相同資料時，該控制電路450可致能用於該第一記憶體暫存器MR1的第一記憶體比較訊號MCMP1。
該等記憶體暫存器MR1至MR4可根據用於該等記憶體暫存器MR1至MR4的記憶體比較訊號MCMP1至MCMP4之對應一者的致能，而失能該等記憶體致能訊號MEN1至MEN4當中的對應一者。舉例來說，當儲存於該第一記憶體暫存器MR1的第一資料MDATA1與該修復資料REP_DATA為相同資料且因此該控制電路450致能用於該第一記憶體暫存器MR1的第一記憶體比較訊號MCMP1時，該第一記憶體暫存器MR1可失能該第一記憶體致能訊號MEN1。
在該軟修復模式中，當一寫入指令WT被輸入時，該修復資料REP_DATA可儲存於該等系統暫存器SR1至SR4之一者(例如SR4)中。
透過如上所述的硬修復模式、啟動作業及軟修復模式，當將該軟修復資料儲存於該等系統暫存器SR1至SR4之一者中時，該記憶體裝置可停用 儲存與該軟修復資料相同資料的記憶體暫存器MR1至MR4之一者。
在該標準模式中，該記憶體裝置可存取和與一存取指令(例如一啟用指令、一讀取指令或一寫入指令)一起輸入的輸入位址ADD對應的一記憶胞。在該標準模式中的修復作業期間，該記憶體裝置可致能和該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4中儲存與該輸入位址ADD相同資料之一者(例如SR4)對應的記憶體比較訊號MCMP1至MCMP4及系統比較訊號SCMP1至SCMP4之一者(例如SCMP4)；以及該記憶體裝置可基於該等記憶體比較訊號MCMP1至MCMP4及該等系統比較訊號SCMP1至SCMP4當中被致能的一者，而存取一對應冗餘胞。
在該標準模式中的修復作業期間，雖然該等記憶體暫存器MR1至MR4之一者(例如MR1)儲存與該輸入位址ADD相同資料，但是儲存該輸入位址ADD的暫存器在該軟修復模式中已準備被停用。因此，當用於該修復作業而比較該輸入位址ADD與用於該等記憶體暫存器MR1至MR4的記憶體比較訊號MCMP1至MCMP4時，用於被停用的記憶體暫存器(例如MR1)之對應比較訊號(例如MCMP1)可藉由該控制訊號450而不被致能。
因此，在該標準模式中的修復作業期間，和在該硬修復模式和該啟動作業中用於儲存該輸入位址ADD的記憶體暫存器(例如MR1)之比較訊號(例如MCMP1)，以及在該軟修復模式中用於儲存該輸入位址ADD的系統暫存器(例如SR4)之比較訊號(SCMP4)對應的冗餘胞，即使被啟用的記憶體暫存器(例如MR1)及被啟動的系統暫存器(例如SR4)儲存彼此相同的修復資料或輸入位址ADD，仍不被同時存取。在第3圖所示之實施例中，二字元線不被同時啟用。
雖然第4圖示出儲存與該軟修復資料相同資料的暫存器被停用 之一電路，但是當儲存在儲存與該軟修復資料相同資料的暫存器中之修復資料(例如錯誤位址)被抹除且對應的致能訊號被失能，則亦會得到類似的效果。
第5圖為示出該控制電路450之一方塊圖。
請參考第5圖，該控制電路450可包含一計數單元510、一選擇訊號產生單元520、一選擇單元530及一比較單元540。
在一啟動作業期間，該非揮發性記憶體電路440可將一時脈CLK與該等硬修復資料M_HADD及S_HADD一起傳輸。該時脈CLK可為在一啟動作業區段中被致能及雙態觸變的一訊號。該計數單元510可計數該時脈CLK雙態觸變的次數，並產生計數資料CNT_DATA。
該選擇訊號產生單元520可藉由使用在一啟動訊號BOOT_UP被致能的一區段中之計數資料CNT_DATA，而依序致能該等記憶體選擇訊號MSEL1至MSEL4及該等系統選擇訊號SSEL1至SSEL7。舉例來說，每當該計數資料CNT_DATA的值增加「1」時，該選擇訊號產生單元520先致能一選擇訊號MSEL1，接著再致能其他選擇訊號。藉此，該選擇訊號產生單元520可自該選擇訊號MSEL1至該選擇訊號MSEL4來依序致能該等記憶體選擇訊號MSEL1至MSEL4及該等系統選擇訊號SSEL1至SSEL4。
此外，當該軟修復模式訊號S_MODE被致能而使得一寫入指令WT在該軟修復模式中被輸入時，該選擇訊號產生單元520可致能對應該等系統暫存器SR1至SR4的系統致能訊號SEN1至SEN4當中和被失能的致能訊號對應的一選擇訊號。
當該軟修復模式訊號S_MODE被失能時，在該標準模式中的修復作業期間，該選擇單元530可選擇被輸入的輸入位址ADD，並將被輸入的輸 入位址ADD傳輸至該比較單元540。當該軟修復模式訊號S_MODE被致能時，在該軟修復模式中，該選擇單元530可將被接收的修復資料REP_DATA傳輸至該比較單元540。
當一啟用指令ACT被輸入時，該比較單元540可比較儲存於該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4中的資料MDATA1至MDATA4及SDATA1至SDATA4與該選擇單元530的輸出，並產生該等記憶體比較訊號MCMP1至MCMP4及該等系統比較訊號SCMP1至SCMP4。該比較單元540可失能和儲存與該選擇單元530的輸出相同資料之暫存器對應的比較訊號。
第6圖為示出根據本發明另一實施例的一記憶體裝置之一方塊圖。第6圖顯示包含複數記憶庫BK0至BK3的一記憶體裝置。
請參考第6圖，該記憶體裝置可包含該指令接收器401、一庫位址接收器602、該位址接收器402、該選擇器403、該資料匯流排404、該指令解碼器410、該模式暫存器組420、該閂鎖電路430、一非揮發性記憶體電路640、一控制電路650、複數記憶體暫存器MR1至MR16、複數系統暫存器SR1至SR16及複數記憶庫BK0至BK3。
該指令接收器401、該位址接收器402、該選擇器403、該資料匯流排404、該指令解碼器410、該模式暫存器組420及該閂鎖電路430如上關於第4圖及第5圖所述。
該庫位址接收器602可接收一庫位址BA，該庫位址BA係自該記憶體裝置外部輸入的一多位元訊號，用於選擇該等記憶庫BLK0至BK3之一者。一輸入位址ADD可在被選擇的記憶庫中選擇該等記憶胞之一者。該庫位址 BA可與該輸入位址ADD同時輸入。
該非揮發性記憶體電路640可包含記憶體區641至644及系統區645至648。該等記憶體區641至644可與該等記憶庫BK0至BK3一對一的來對應，且該等系統區645至648亦可與該等記憶庫BK0至BK3一對一的來對應。除了該等記憶體區及該等系統區外，該非揮發性記憶體電路640基本上與第4圖所示之非揮發性記憶體電路440相同。
該等記憶體區641至644可儲存該等記憶庫BK0至BK3的記憶體硬修復資料M_HADD_BK0至M_HADD_BK3。儲存於該等記憶體區641至644中的記憶體硬修復資料M_HADD_BK0至M_HADD_BK3可由該記憶體裝置的製造業者來編程。
該非揮發性記憶體電路640的系統區645至648可儲存該等記憶庫BK0至BK3的系統硬修復資料S_HADD_BK0至S_HADD_BK3。在該硬修復模式中，該庫位址BA及該輸入位址ADD可自該記憶體裝置外部施加至該記憶體裝置。
當在該硬修復模式中該寫入指令WT被致能時，該非揮發性記憶體電路640接收該閂鎖電路430的硬修復位址訊號OUT1，且可基於該庫位址BA而選擇的系統區645至648之一者中編程該硬修復位址訊號OUT1。該硬修復位址訊號OUT1可為該系統修復資料S_HADD，其係以該輸入位址ADD的形式自該記憶體裝置外部傳輸，亦即，該硬修復位址訊號OUT1可為一錯誤位址，該錯誤位址代表在由該庫位址BA所表示的記憶庫BK中需要被修復之一記憶胞。換言之，當該等系統區645至648被編程時，該庫位址BA係用於選擇該等系統區645至648之一者，且該輸入位址ADD可在被選擇的系統區域中被編 程，以作為該系統硬修復資料S_HADD。
當一啟動訊號BOOT_UP被致能時，儲存於該非揮發性記憶體電路640的記憶體區641至644中之記憶體硬修復資料M_HADD_BK0至M_HADD_BK3係傳輸至該等記憶體暫存器MR1至MR16，且儲存於該非揮發性記憶體電路640的系統區645至648中之系統硬修復資料S_HADD_BK0至S_HADD_BK3係傳輸至該等系統暫存器SR1至SR16。作為該硬修復資料HADD的硬修復資料係依照記憶體硬修復資料接著在各該記憶庫中的系統硬修復資料之順序來傳輸，整體來說，其可依照該等記憶庫之順序來傳輸。舉例來說，該硬修復資料係依照用於各該記憶庫(例如一記憶庫BK0)的MR1至MR4及SR1至SR4，且整體來說，該硬修復資料可依照BLK0至BK3的順序而傳輸。
該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16可儲存對應記憶庫的修復資料。該等記憶體暫存器MR1至MR4可儲存對應該記憶庫BK0的記憶體硬修復資料M_HADD_BK0，且該等系統暫存器SR1至SR4可儲存對應該記憶庫BK0的系統硬修復資料S_HADD_BK0或該系統修復資料。該等記憶體暫存器MR5至MR8可儲存對應該記憶庫BK1的記庫體硬修復資料M_HADD_BK1，且該等系統暫存器SR5至SR8可儲存對應該記憶庫BK1的系統硬修復資料S_HADD_BK1或系統修復資料。該等記憶體暫存器MR9至MR12可儲存對應該記憶庫BK2的記憶體硬修復資料M_HADD_BK2，且該等系統暫存器SR9至SR12可儲存對應該記憶庫BK2的系統硬修復資料S_HADD_BK2或系統修復資料。該等記憶體暫存器MR13至MR16可儲存對應該記憶庫BK3的記憶體硬修復資料M_HADD_BK3，且該等系統暫存器SR13至SR16可儲存對應該記憶庫BK3的系統硬修復資料S_HADD_BK3或系統修 復資料。
各該記憶體暫存器MR1至MR16及各該系統暫存器SR1至SR16可執行如上關於第4圖所述之相同作業。記憶體選擇訊號MSEL1至MSEL16、系統選擇訊號SSEL1至SSEL16、記憶體比較訊號MCMP1至MCMP16、系統比較訊號SCMP1至SCMP16、記憶體致能訊號MEN1至MEN16、系統致能訊號SEN1至SEN16以及儲存於該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16的資料MDATA1至MDATA16與SDATA1至SDATA16之每一者可與如第4圖所述相同。
當該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16為空的時，其被停用。當該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16儲存修復資料時，其可被啟用。當該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16被啟用時，其可致能對應的致能訊號MEN1至MEN16及SEN1至SEN16。該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16可接收並儲存用於對應庫的硬修復資料。
在該啟動作業期間，該控制電路650可依序選擇該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16。具體而言。在該啟動作業期間，該控制電路650可依照該等記憶體暫存器接著各該記憶庫中的系統暫存器之順序來選擇該等暫存器，且整體來說依照該等記憶庫之順序來選擇。在完成該啟動作業之後的軟修復模式中，該控制電路650可選擇該等系統暫存器SR1至SR13當中為空的並對應由該庫位址BA所指定的記憶庫之一者。在該啟動作業期間與在該軟修復模式中，透過該資料匯流排404傳輸的修復資料REP_DATA可儲存於藉由該控制電路650所選擇的記憶體暫存器MR1至MR16及該等系統 暫存器SR1至SR16中。
在該軟修復模式中，該控制電路650可停用對應藉由該修復資料REP_DATA的庫位址BA所指定的記憶庫之暫存器當中儲存相同資料的暫存器。為此，在該軟修復模式中，該控制電路650可藉由比較該修復資料REP_DATA與該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16的資料MDATA1至MDATA16及SDATA1至SDATA16，而產生該等記憶體比較訊號MCMP1至MCMP16及SCMP1至SCMP16。舉例來說，當該修復資料REP_DATA的庫位址BA對應該記憶庫BK0時，該控制電路650可停用儲存在該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4當中該修復資料REP_DATA的輸入位址ADD之相同資料的暫存器。
此外，在該標準模式中，該控制電路650可控制該修復作業以存取一冗餘胞，該冗餘胞取代藉由該庫位址BA所指定的記憶庫中之輸入位址ADD對應的一錯誤胞。為此，在該標準模式中的修復作業期間，該控制電路650可藉由比較該輸入位址ADD與該用於由該庫位址BA所指定的對應記憶庫之記憶體暫存器MR1至MR6及系統暫存器SR1至SR16的資料MDATA1至MDATA16及SDATA1至SDATA16，而產生該等記憶體比較訊號MCMP1至MCMP16及該等系統必較訊號SCMP1至SCMP16。
舉例來說，在該軟修復模式中，當該記憶庫BK0由包含於該修復資料REP_DATA中的庫位址BA所指定時，該控制電路650可比較該修復資料REP_DATA的輸入位址ADD與該等記憶體暫存器MR1至MR4及該等系統暫存器SR1至SR4的資料MDATA1至MDATA4及SDATA1至SDATA4。此外，在該標準模式中的修復作業期間，當該記憶庫BK0由該庫位址BA所指定 時，該控制電路650可比較該輸入位址ADD與該等資料MDATA1至MDATA4及SDATA1至SDATA4。該控制電路650可基於該比較結果而產生複數記憶體比較訊號MCMP1至MCMP16及複數系統比較訊號SCMP1至SCMP16。
更具體而言，在一啟動作業期間，當自「MSEL1」開始依序致能該等選擇訊號時，該控制電路650產生對應該等暫存器MR1至MR16及SR1至SR16的選擇訊號MSEL1至MSEL16及SSEL1至SSEL16。在一軟修復模式中，該控制電路650可致能與該等系統暫存器SR1至SR16之空的一者對應的系統選擇訊號SSEL1至SSEL16之一者，用於由包含於該修復資料REP_DATA的庫位址BA所指定得對應記憶庫。如上所述，請參考第4圖，當該硬修復資料HADD及該軟修復資料係儲存於該等記憶體暫存器MR1至MR16及該等系統暫存器SR1至SR16中之對應一者時，該等記憶體致能訊號MEN1至MEN16及該等系統致能訊號SEN1至SEN16可被致能，反之該等記憶體致能訊號MEN1至MEN16及該等系統致能訊號SEN1至SEN16可被失能。
在該軟修復模式中，當該啟用指令ACT被致能時，該控制電路650可透過該修復資料REP_DATA與對應由該庫位址BA所指定的記憶庫之記憶體暫存器MR1至MR16的資料MDATA1至MDATA16的一比較操作，而致能對應儲存與該修復資料REP_DATA相同資料的記憶體暫存器MR1至MR16之一者的記憶體比較訊號MCMP1至MCMP16。與該等記憶體比較訊號MCMP1至MCMP16之被致能的一者對應的記憶體暫存器MR1至MR16之一者可被停用。
在該標準模式中的修復作業期間，該控制電路650可致能對應儲存與該輸入位址ADD相同資料的記憶體暫存器MR1至MR16及系統暫存器 SR1至SR16之一者的記憶體比較訊號MCMP1至MCMP16及系統比較訊號SCMP1至SCMP16當中之一者。該等記憶體比較訊號MCMP1至MCMP16及該等系統比較訊號SCMP1至SCMP16可輸入至由該庫位址BA所指定的對應記憶庫BK中。
在該標準模式中，各該記憶庫BK0至BK3接收對應的記憶體比較訊號MCMP1至MCMP16及系統比較訊號SCMP1至SCMP16，並執行該修復作業。具體而言，當由該庫位址BA指定時，該等記憶庫BK0至BK3存取對應該輸入位址ADD的一部分(例如記憶胞)，但是當一比較訊號被致能時，該等記憶庫BK0至BK3可存取由該被致能比較訊號所指定的部分(例如冗餘胞)。
在各該記憶庫BK0至BK3的標準模式中之修復作業期間，雖然該等記憶體暫存器MR1至MR16之一者(例如MR1)儲存與該輸入位址ADD相同資料，但是儲存該輸入位址ADD的暫存器係已在該軟修復模式中被停用。因此，當用於該修復作業而比較該輸入位址ADD與用於該等記憶體暫存器MR1至MR16的記憶體比較訊號MCMP1至MCMP16時，用於被停用的記憶體暫存器之對應的比較訊號(例如MCMP1)可不被該控制電路650致能。
因此，在各該記憶庫BK0至BK3的標準模式中之修復作業期間，與在該硬修復模式和該啟動作業中用於儲存該輸入位址ADD的記憶體暫存器(例如MR1)之比較訊號(例如MCMP1)，以及在該軟修復模式中用於儲存該輸入位址ADD的系統暫存器(例如SR4)之比較訊號(SCMP4)對應的冗餘胞，即使被停用的系統暫存器(例如MR1)及被啟用的系統暫存器(例如SR4)儲存彼此相同的修復資料或輸入位址ADD，仍不同時存取。在第6圖所示之實施例中，二字元線不同時啟用。
第7圖為示出一控制電路650之一方塊圖。
請參考第7圖，該控制電路650可包含一計數單元510、複數選擇訊號產生單元720_0至720_3、複數選擇單元730_0至730_3及複數比較單元740_0至740_3。
在一啟動作業期間，該非揮發性記憶體電路640可將一時脈CLK與修復資料M_HADD_BK0及S_HADD_BK至M_HADD_BK3及S_HADD_BK6一起傳輸。該時脈CLK可為在一啟動作業區段中致能及雙態觸變的一訊號。該計數單元510可計數該時脈CLK雙態觸變的次數，並產生計數資料CNT_DATA。
該等選擇訊號產生單元720_0至720_3可藉由使用在一啟動訊號BOOT_UP被致能的一區段中之計數資料CNT_DATA，而依序致能對應暫存器的選擇訊號MSEL1至MSEL19及SSEL1至SSEL16。該等選擇訊號產生單元720_0至720_3依序致能對應選擇訊號。舉例來說，每當該計數資料CNT_DATA的值增加一預定值時，該等選擇訊號產生單元720_0至720_3可依序致能自該選擇訊號MSEL1至該選擇訊號SSEL16的選擇訊號。換言之，該等選擇訊號可依照MSEL1至MSEL4與SSEL1至SSEL4、MSEL5至MSEL8與SSEL5至SSEL8、MSEL9至MSEL12與SSEL9至SSEL12及MSEL13至MSEL16與SSEL13至SSEL16之順序而致能。
當一對應記憶庫由該資料REP_DATA的庫位址BA而被指定以及一寫入指令WT在該軟修復模式訊號S_MODE被致能的軟修復模式中被輸入時，該等選擇訊號產生單元720_0至720_3可致能對應與被指定之記憶庫的系統暫存器對應之系統致能訊號SEN1至SEN16當中的一被停用系統暫存器之一選擇訊號。舉例來說，當該記憶庫BK0由該庫位址BA而被指定時，與該等系 統致能訊號SEN1至SEN16當中被失能之致能訊號對應的系統選擇訊號SSEL1至SSEL19之一者可被致能。
在該標準模式中的修復作業期間，當該軟修復模式訊號S_MODE失能時，該等選擇單元730_0至730_3可選擇被輸入的庫位址BA及輸入位址ADD，並將其傳輸至對應的比較單元740_0至740_3。在該軟修復模式中，當該軟修復模式訊號S_MODE被致能時，該等選擇單元730_0至730_3可接收該修復資料REP_DATA，並將其傳輸至對應的比較單元740_0至740_3。
當一記憶庫由該庫位址BA而被指定且一啟用指令ACT被輸入時，該等比較單元740_0至740_3可比較儲存於對應暫存器中的資料MDATA1至MDATA16及SDATA1至SDATA16與對應選擇單元730_0至730_3的輸出，並產生記憶體比較訊號MCMP1至MCMP16及系統比較訊號SCMP1至SCMP16。該等比較單元740_0至740_3可致能對應儲存與對應選擇單元730_0至730_3的輸出相同資料之比較訊號。
第8圖為示出根據本發明一實施例的一記憶體系統之一方塊圖。
請參考第8圖，該記憶體系統可包含一記憶體控制器810及一記憶體裝置820。
在一讀取作業及/或一寫入作業期間，該記憶體控制器810可藉由將一指令CMD及一輸入位址ADD傳輸至該記憶體裝置820，而控制該記憶體裝置820的作業。當該記憶體控制器810將一指令CMD及一輸入位址ADD傳輸至該記憶體裝置820時，該記憶體裝置820可被設定為一修復作業模式。此外，當該記憶體控制器810傳輸一指令CMD時，一啟用指令或一寫入指令係施加至該記憶體裝置820。該記憶體裝置820可為第4圖所示之記憶體裝置或第 6圖所示之記憶體裝置。當該記憶體裝置820為第4圖所示之記憶體裝置時，自該記憶體控制器810傳輸的輸入位址ADD可僅包含一標準位址，且當該記憶體裝置820為第6圖所示之記憶體裝置時，自該記憶體控制器810傳輸的輸入位址ADD可包含一庫位址及一標準位址。
第4圖及第6圖所示之記憶體裝置820可接收該指令CMD及該輸入位址ADD，並設定該修復模式。當該記憶體裝置820設定為一硬修復模式時，該記憶體裝置820可編程自一非揮發性記憶體電路中的記憶體控制器810所施加的一位址，以回應自該記憶體控制器810而以該指令CMD形式施加的一啟用指令及一寫入指令。此外，當該記憶體裝置820設定為一軟修復模式時，該記憶體裝置820可將自該記憶體控制器810所施加的一位址儲存於一系統暫存器中，以回應自該記憶體控制器810而以該指令CMD形式施加的一啟用指令及一寫入指令。儲存與被的施加位址相同位址之暫存器可使用如上關於第4圖及第6圖所述之方法而被停用。
當一啟用指令、一讀取指令或一寫入指令在一標準作業期間自該記憶體控制器810施加時，該記憶體裝置820可基於儲存於一暫存器中的修復資料而執行一修復作業。如上所述，該記憶體裝置820可藉由停用儲存與該軟修復資料相同資料的一暫存器而防止該記憶體裝置820的相異部分在一修復作業期間被同時存取。
雖然第4圖至第7圖式出每一記憶庫包含四個記憶體暫存器及四個系統暫存器且一記憶體裝置包含四個記憶庫之一例子，但是暫存器及記憶庫之數量可被設計為等於或大於「1」的實數。
根據本發明一實施例，當該軟修復資料係儲存於該等暫存器中 時，可允許避免藉由停用儲存與軟修復資料相同硬修復資料的暫存器而使得相同修復資料儲存於一記憶體裝置或一記憶體系統中的暫存器中所造成之錯誤。
當本發明已說明特定實施例，對於本發明技術領域中具有通常知識者而言，在不背離下述申請專利範圍所定義的發明之精神及範圍下，很明顯的各種改變及修改可被實現。

Claims (32)

  1. 一記憶體裝置，包括：一非揮發性記憶體電路，適用於儲存硬修復資料；一資料匯流排，適用於在一啟動作業期間傳輸該硬修復資料，且在一軟修復模式期間傳輸軟修復資料；複數暫存器，適用於儲存透過該資料匯流排傳輸的修復資料，且當被傳輸的修復資料被儲存時啟用；一控制電路，適用於在該等暫存器當中選擇一暫存器以儲存被傳輸的修復資料，並在該軟修復模式期間停用儲存與被傳輸的修復資料相同資料的一暫存器；以及一記憶庫，適用於基於儲存於該等暫存器當中被啟用的一暫存器之資料，而執行一修復作業。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中在該啟動作業期間，該控制電路依序選擇該等暫存器，以及其中，在該軟修復模式期間，該控制電路選擇在該啟動作業完成之後未儲存資料的一暫存器。
  3. 如申請專利範圍第1項所述之記憶體裝置，其中在該軟修復模式期間，該控制電路比較被傳輸的修復資料與儲存於該等暫存器中的資料，以及其中在該修復作業期間，該控制電路比較自該記憶體裝置外部輸入的一外部位址與儲存於該等暫存器中的資料。
  4. 如申請專利範圍第1項所述之記憶體裝置，其中在該軟修復模式中，該控制電路停用與被傳輸的修復資料相同資料的一暫存器以回應一啟用指令，並將被傳輸的修復資料儲存於該等暫存器當中被選擇的該暫存器以回應一寫入指令。
  5. 如申請專利範圍第1項所述之記憶體裝置，其中該非揮發性記憶體電路包含一次性可編程記憶胞，其中當資料儲存於該一次性可編程記憶胞中時，該資料不被改變。
  6. 如申請專利範圍第1項所述之記憶體裝置，其中當該記憶體裝置被關閉時，儲存於該非揮發性記憶體電路的資料被永久保存，且儲存於該等暫存器中的資料被抹除。
  7. 如申請專利範圍第1項所述之記憶體裝置，其中該硬修復資料包含記憶體硬修復資料及系統硬修復資料，該記憶體硬修復資料為當該記憶體裝置被製造時被編程的修復資料，該系統硬修復資料為自一記憶體控制器傳輸至該記憶體裝置的修復資料，以及其中該軟修復資料為自該記憶體控制器傳輸至該記憶體裝置的修復資料。
  8. 如申請專利範圍第7項所述之記憶體裝置，其中該等暫存器包含：一或多個記憶體暫存器，用於儲存該記憶體硬修復資料；以及一或多個系統暫存器，用於儲存該系統硬修復資料或該軟修復資料。
  9. 一種記憶體裝置，包括：一非揮發性記憶體電路，包含多個記憶體區及多個系統區，該等記憶體區用於儲存多個記憶庫的記憶體硬修復資料，該等系統區用於儲存該等記憶庫的系統硬修復資料； 一資料匯流排，適用於在一啟動作業期間傳輸該記憶體硬修復資料及該系統硬修復資料，且在一軟修復模式期間傳輸軟修復資料；複數暫存器，適用於儲存透過該資料匯流排傳輸的修復資料當中一對應記憶庫的資料，且當被傳輸的修復資料被儲存時啟用；一控制電路，適用於在該等暫存器當中選擇一暫存器以儲存被傳輸的修復資料，並在該軟修復模式期間停用該等暫存器當中儲存與被傳輸的修復資料相同資料之一暫存器，其中該等暫存器對應與被傳輸的修復資料對應的一記憶庫；以及複數記憶庫，適用於基於儲存於被啟用的暫存器中之資料，而執行一修復作業。
  10. 如申請專利範圍第9項所述之記憶體裝置，其中在該啟動作業期間，該控制電路依序選擇該等暫存器，以及其中，在該軟修復模式期間，該控制電路選擇在對應被傳輸的修復資料之暫存器當中該啟動作業完成之後未儲存資料的一暫存器。
  11. 如申請專利範圍第9項所述之記憶體裝置，其中在該軟修復模式期間，該控制電路比較被傳輸的修復資料與儲存於對應至和被傳輸的修復資料對應的一記憶庫的暫存器中之資料，以及其中在該修復作業期間，該控制電路比較自該記憶體裝置外部輸入的一外部位址與儲存於對應藉由被輸入的位址所指定之一記憶庫的暫存器中之資料。
  12. 如申請專利範圍第9項所述之記憶體裝置，其中當該記憶體裝置被關閉時，儲存於該非揮發性記憶體電路中的資料被永久保存，且儲存於該等暫存器中的資料被抹除。
  13. 如申請專利範圍第9項所述之記憶體裝置，其中該記憶體硬修復資料為當該記憶體裝置被製造時被編程的修復資料，以及其中該系統硬修復資料及該軟修復資料為自一記憶體控制器傳輸至該記憶體裝置的修復資料。
  14. 如申請專利範圍第13項所述之記憶體裝置，其中該等暫存器包含：一或多個記憶體暫存器，適用於儲存該記憶體硬修復資料；以及一或多個系統暫存器，適用於儲存該系統硬修復資料或該軟修復資料。
  15. 如申請專利範圍第9項所述之記憶體裝置，其中該非揮發性記憶體電路包含一次性可編程記憶胞，其中當資料儲存於該一次性可編程記憶胞中時，該資料不被改變。
  16. 如申請專利範圍第9項所述之記憶體裝置，其中，當一庫位址及一標準位址在一硬修復模式被輸入時，該標準位址在該等系統區當中基於該庫位址而選擇的一系統區中被編程，以及其中，當該庫位址及該標準位址在一軟修復模式中被輸入時，該標準位址在該等暫存器當中和由該庫位址所指定的一記憶庫對應的暫存器中被編程。
  17. 如申請專利範圍第9項所述之記憶體裝置，其中該等記憶體區包含第一至第N記憶體區，其中該等系統區包含第一至第N系統區，其中該等暫存器包含第一至第N暫存器，其中該等記憶庫包含第一至第N記憶庫， 其中該第一至第N記憶庫係分別對應該第一至第N記憶體區、該第一至第N系統區及該第一至第N暫存器。
  18. 一種記憶體系統，包括：一記憶體裝置，包括：一非揮發性記憶體電路；複數記憶庫，其中該記憶體裝置將一硬修復模式中輸入的系統硬修復資料編程於該非揮發性記憶體電路，且基於儲存於該非揮發性記憶體電路中的修復資料及在一軟修復模式中輸入的軟修復資料而執行一修復作業；以及一記憶體控制器，適用於將該記憶體裝置設定於該硬修復模式或該軟修復模式、在該硬修復模式中將該系統硬修復資料輸入至該記憶體裝置、以及在該軟修復模式中將該軟修復資料輸入至該記憶體裝置。
  19. 如申請專利範圍第18項所述之記憶體系統，其中該記憶體裝置更包括：一資料匯流排，其在一啟動作業期間傳輸記憶體硬修復資料及該系統硬修復資料，並在一軟修復模式期間傳輸該軟修復資料；複數暫存器，其儲存透過該資料匯流排傳輸的修復資料當中一對應記憶庫的資料，當被傳輸的修復資料被儲存時，該等暫存器被啟用；以及一控制電路，其選擇該等暫存器當中的一暫存器以儲存被傳輸的修復資料，且在該軟修復模式期間停用該等暫存器當中儲存與被傳輸的修復資料相同資料的一暫存器，其中該等暫存器對應和被傳輸的修復資料對應的一記憶庫。
  20. 如申請專利範圍第19項所述之記憶體系統，其中該記憶體裝置基於儲存於該等暫存器當中被啟用的暫存器之資料，而執行該等記憶庫的修復作業。
  21. 如申請專利範圍第19項所述之記憶體系統，其中當該記憶體裝置被製造時，該記憶體硬修復資料被編程。
  22. 如申請專利範圍第18項所述之記憶體系統，其中該非揮發性記憶體電路包含一次性可編程記憶胞，其中當資料儲存於該一次性可編程記憶胞中時，該資料不被改變。
  23. 如申請專利範圍第18項所述之記憶體系統，其中該記憶體裝置更包括：複數暫存器，適用於儲存包含該系統硬修復資料的硬修復資料及該軟修復資料，其中當該硬修復資料及該軟修復資料之一者係儲存於各該暫存器中時，各該暫存器被啟用；一控制電路，適用於在一啟動作業期間控制該等暫存器以儲存該硬修復資料，且在一軟修復模式中儲存該軟修復資料，其中在該軟修復模式中的控制電路停用儲存該硬修復資料的暫存器之一或多個硬修復暫存器，其中該硬修復資料與該軟修復資料相同；以及一記憶庫，適用於基於儲存於該等暫存器的被啟用之暫存器中的硬修復資料及該軟修復資料，而執行一修復作業。
  24. 如申請專利範圍第23項所述之記憶體系統，其中，在該軟修復模式中，該控制電路控制在該啟動作業之後為空的暫存器之一或多個軟修復暫存器以儲存該軟修復資料。
  25. 如申請專利範圍第24項所述之記憶體系統，其中，在該軟修復模式中，該控制電路停用該等硬修復暫存器以回應一啟用指令，並控制該等軟修復暫存器來儲存該軟修復資料以回應一寫入指令。
  26. 如申請專利範圍第23項所述之記憶體系統，其中當該記憶體裝置被關閉時，該等暫存器被初始化。
  27. 如申請專利範圍第23項所述之記憶體系統，其中該硬修復資料於製造中被永久儲存於該記憶體系統內，以及其中該軟修復資料於作業中被暫時儲存於該記憶體裝置內。
  28. 一種記憶體裝置，包括：複數暫存器，適用於儲存硬修復資料及軟修復資料，其中當該硬修復資料及該軟修復資料之一者儲存於各該暫存器中時，各該暫存器被啟用；一控制電路，適用於在一啟動作業期間控制該等暫存器以儲存該硬修復資料，並在一軟修復模式中儲存該軟修復資料，其中在該軟修復模式中的控制電路停用儲存該硬修復資料的暫存器之一或多個硬修復暫存器，其中該硬修復資料與該軟修復資料相同；以及一記憶庫，適用於基於在該等暫存器的被啟用暫存器中的硬修復資料及該軟修復資料，而執行一修復作業。
  29. 如申請專利範圍第28項所述之記憶體裝置，在該軟修復模式中，該控制電路控制在該啟動作業之後為空的暫存器之一或多個軟修復暫存器以儲存該軟修復資料。
  30. 如申請專利範圍第29項所述之記憶體裝置，其中，在該軟修復模式中，該控制電路停用該等硬修復暫存器以回應一啟用指令，並控制該等軟修復暫存器來儲存該軟修復資料以回應一寫入指令。
  31. 如申請專利範圍第28項所述之記憶體裝置，其中當該記憶體裝置被關閉時，該等暫存器被初始化。
  32. 如申請專利範圍第28項所述之記憶體裝置，其中該硬修復資料於製造中被永久儲存於該記憶體裝置內，以及其中該軟修復資料於作業中被暫時儲存於該記憶體裝置內。
TW103143864A 2014-09-11 2014-12-16 記憶體裝置及包含該記憶體裝置的記憶體系統 TWI646540B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140120245A KR20160030717A (ko) 2014-09-11 2014-09-11 메모리 장치 및 이를 포함하는 메모리 시스템
??10-2014-0120245 2014-09-11

Publications (2)

Publication Number Publication Date
TW201611005A TW201611005A (zh) 2016-03-16
TWI646540B true TWI646540B (zh) 2019-01-01

Family

ID=55455386

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143864A TWI646540B (zh) 2014-09-11 2014-12-16 記憶體裝置及包含該記憶體裝置的記憶體系統

Country Status (4)

Country Link
US (1) US9437330B2 (zh)
KR (1) KR20160030717A (zh)
CN (1) CN105427893B (zh)
TW (1) TWI646540B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153343B2 (en) * 2013-11-13 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having RRAM-based non-volatile storage array
KR20160014976A (ko) * 2014-07-30 2016-02-12 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20180068095A (ko) 2016-12-13 2018-06-21 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20180070779A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법
US10824503B2 (en) * 2017-11-14 2020-11-03 Micron Technology, Inc. Systems and methods for performing a write pattern in memory devices
US10832791B2 (en) * 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
KR102556939B1 (ko) * 2019-04-15 2023-07-20 에스케이하이닉스 주식회사 오티피 메모리 회로 및 이를 포함하는 반도체 장치
KR20210147630A (ko) * 2020-05-29 2021-12-07 에스케이하이닉스 주식회사 래치 회로를 구비하는 반도체 메모리 장치
KR20210155228A (ko) * 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11984185B2 (en) 2021-04-07 2024-05-14 Micron Technology, Inc. Apparatuses and methods for zone-based soft post-package repair
US20240087662A1 (en) * 2022-09-14 2024-03-14 Qualcomm Incorporated Memory repair system and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070153595A1 (en) * 2005-06-29 2007-07-05 Martin Chris G Apparatus and method for repairing a semiconductor memory
US20110219275A1 (en) * 2006-10-11 2011-09-08 Reshef Bar Yoel Memory repair system and method
US20130286759A1 (en) * 2012-04-26 2013-10-31 Ju-Seop Park Method of selecting anti-fuses and method of monitoring anti-fuses

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7529997B2 (en) * 2005-03-14 2009-05-05 International Business Machines Corporation Method for self-correcting cache using line delete, data logging, and fuse repair correction
US7768847B2 (en) * 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
CN102339649A (zh) * 2011-05-12 2012-02-01 大唐微电子技术有限公司 集成电路嵌入式存储器的修复系统、装置及方法
KR20140029952A (ko) * 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 메모리 장치 및 집적회로
KR101960764B1 (ko) 2012-09-18 2019-03-21 삼성전자주식회사 스페어 워드라인들의 다중 액티베이션 방지 방법
US8885424B2 (en) * 2012-11-08 2014-11-11 SK Hynix Inc. Integrated circuit and memory device
KR102038036B1 (ko) 2013-05-28 2019-10-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070153595A1 (en) * 2005-06-29 2007-07-05 Martin Chris G Apparatus and method for repairing a semiconductor memory
US20110219275A1 (en) * 2006-10-11 2011-09-08 Reshef Bar Yoel Memory repair system and method
US20130286759A1 (en) * 2012-04-26 2013-10-31 Ju-Seop Park Method of selecting anti-fuses and method of monitoring anti-fuses

Also Published As

Publication number Publication date
CN105427893A (zh) 2016-03-23
US20160078968A1 (en) 2016-03-17
KR20160030717A (ko) 2016-03-21
US9437330B2 (en) 2016-09-06
TW201611005A (zh) 2016-03-16
CN105427893B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
TWI646540B (zh) 記憶體裝置及包含該記憶體裝置的記憶體系統
US9030899B2 (en) Memory device with post package repair, operation method of the same and memory system including the same
CN106033684B (zh) 存储器件和包括存储器件的存储系统
US9997257B1 (en) Semiconductor device and semiconductor system including the same
TWI635491B (zh) 記憶裝置及包含該記憶裝置的記憶系統
CN109726141B (zh) 用于防止对故障地址重复编程的存储装置及其操作方法
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
US8897087B2 (en) Memory device and operating method of memory device and memory system
US10127999B2 (en) Nonvolatile memory and semiconductor device including the same
US10020074B1 (en) Nonvolatile storage circuit and semiconductor memory device including the same
US9093178B1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US11107544B2 (en) Semiconductor memory device including non-volatile storage circuit and operating method thereof
US9489147B2 (en) Semiconductor device, memory device, and system including the same
US20150332790A1 (en) Memory device
KR20230046740A (ko) 메모리 및 메모리의 동작 방법
US9514847B2 (en) Semiconductor device and operation method thereof