CN105427893B - 存储器件及包括存储器件的存储系统 - Google Patents

存储器件及包括存储器件的存储系统 Download PDF

Info

Publication number
CN105427893B
CN105427893B CN201510169430.0A CN201510169430A CN105427893B CN 105427893 B CN105427893 B CN 105427893B CN 201510169430 A CN201510169430 A CN 201510169430A CN 105427893 B CN105427893 B CN 105427893B
Authority
CN
China
Prior art keywords
data
repair
memory
registers
repair data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510169430.0A
Other languages
English (en)
Other versions
CN105427893A (zh
Inventor
朴嘉蓝
梁钟烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105427893A publication Critical patent/CN105427893A/zh
Application granted granted Critical
Publication of CN105427893B publication Critical patent/CN105427893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

存储器件包括：非易失性存储器电路，适用于储存硬修复数据；数据总线，适用于在启动操作期间传送硬修复数据，且在软修复模式期间传送软修复数据；多个寄存器，适用于储存通过数据总线传送的修复数据，且当被传送的修复数据被储存时激活；控制电路，适用于在寄存器当中选择寄存器以储存被传送的修复数据，并在软修复模式期间将储存与被传送的修复数据相同的数据的寄存器去激活；以及存储体，适用于基于储存于寄存器当中被激活的寄存器中的数据而执行修复操作。

Description

存储器件及包括存储器件的存储系统
相关申请的交叉引用
本发明主张于2014年9月11日申请且申请号为10-2014-0120245的韩国专利申请的优先权，在此通过引用并入其全部内容。
技术领域
本发明示例性实施例涉及一种存储器件及一种包括所述存储器件的存储系统。
背景技术
图1为示出例如动态随机存取存储器件(DRAM,dynamic random access memorydevice)的常规存储器件的框图。
图1显示存储器件中的单一存储体及相关电路。请参考图1，存储器件包括存储器阵列110、行电路120及列电路130。存储器阵列110包括多个存储器单元。行电路120激活基于行地址RADD而选择的字线。列电路130存取(亦即读取或写入)基于列地址CADD而选择的位线的数据。
行熔丝电路140储存修复行地址REPAIR_RADD，以作为对应于存储器阵列110的存储器单元当中的故障存储器单元的行地址。行比较器150比较储存于行熔丝电路140的修复行地址REPAIR_RADD与自存储器件外部输入的行地址RADD。若修复行地址REPAIR_RADD与行地址RADD相同时，行比较器150控制行电路120以激活冗余字线，而非激活由行地址RADD指定的字线。简言之，对应于储存在行熔丝电路140中的修复行地址REPAIR_RADD中的行(字线)被冗余行(字线)取代。
RACT信号响应于激活存储器阵列110中的字线的激活命令而被使能；RACT信号响应于去激活字线的预充电命令而被禁止。此外，IRD指读取命令，而IWR指写入命令。
一般而言，激光熔丝用在行熔丝电路140中。根据激光熔丝是否被切断，激光熔丝储存逻辑“高”电平或逻辑“低”电平的数据。激光熔丝可以在晶圆阶段被编程，但是一旦晶圆被安装在封装中，不可能编程激光熔丝。此外，激光熔丝由于节距限制的关系而不可以设计在小区域中。
为了克服这些缺点，诸如电熔丝(e-fuse)阵列电路、NAND闪存、NOR闪存、磁性随机存取存储器(MRAM,magnetic random access memory)、自旋转移力矩磁性随机存取存储器(STT-MRAM,spin transfer torque MRAM)、电阻式随机存取存储器(ReRAM,Resistiverandom access memory)及相变随机存取存储器(PC-MRAM,phase change random accessmemory)等的一种非易失性存储器的被包括于存储器件中，且修复数据或故障地址储存于该非易失性存储器中。
图2为示出用于将修复数据储存于存储器件中的非易失性存储器电路的框图。
请参考图2，该存储器件包括多个存储体BK0至BK3、非易失性存储器电路201及寄存器210_0至210_3，其中寄存器210_0至210_3分别为存储体提供且储存修复数据。
非易失性存储器电路201取代行熔丝电路140。非易失性存储器电路201储存修复数据，该修复数据为与所有存储体BK0至BK3对应的故障地址。非易失性存储器电路201可以为选自非易失性存储器群组的其中一种，非易失性存储器群组包括电熔丝阵列电路、NAND闪存、NOR闪存、磁性随机存取存储器(MRAM)、自旋转移力矩磁性随机存取存储器(STT-MRAM)、电阻式随机存取存储器(ReRAM,resistive random access memory)及相变随机存取存储器(PC-MRAM)等。
为存储体BK0至BK3提供的寄存器210_0至210_3储存与之对应的存储体的修复数据。举例来说，寄存器210_0储存存储体BK0的修复数据，且寄存器210_2储存存储体BK2的修复数据。寄存器210_0至210_3由锁存电路所组成，且当电源供应至寄存器210_0至210_3时，寄存器210_0至210_3可以储存该修复数据。储存于寄存器210_0至210_3中的修复数据自非易失性存储器电路201传送。
储存于非易失性存储器电路201中的修复数据不直接使用，而是先储存于寄存器210_0至210_3中而后再使用。此原因是因为非易失性存储器电路201形成阵列，因此其需要花费预定时间来读取储存于该非易失性存储器电路201中的数据。由于储存于阵列形式的非易失性存储器电路201中的数据未立刻被读取，故不允许通过直接使用储存于非易失性存储器电路201中的数据来执行修复操作。因此，先执行将储存于非易失性存储器电路201中的修复数据传送并储存至寄存器210_0至210_3的启动操作；接着在启动操作之后，利用储存于寄存器210_0至210_3的数据执行修复操作。
当由激光熔丝所组成的行熔丝电路140被非易失性存储器电路201及寄存器210_0至210_3取代时，可以允许修复在晶圆阶段后检测到的故障。同时，研究人员及产业正在发展用于甚至在存储器件的制造完成后通过存取非易失性存储器电路201而对在存储器件的制造之后所检测到的故障进行修复的技术。
发明内容
本发明的实施例指一种存储器件及一种存储系统，其能够通过去激活储存硬修复数据的寄存器而防止当软修复数据与硬修复数据相同时所发生的故障。
根据本发明一实施例，一种存储器件包括：非易失性存储器电路，适用于储存硬修复数据；数据总线，适用于在启动操作期间传送硬修复数据，且在软修复模式期间传送软修复数据；多个寄存器，适用于储存通过数据总线传送的修复数据，且当被传送的修复数据被储存时被激活；控制电路，适用于在多个寄存器当中选择寄存器以储存被传送的修复数据，并在软修复模式期间将储存与被传送的修复数据相同的数据的寄存器去激活；以及存储体，适用于基于储存于所述多个寄存器当中被激活的寄存器中的数据而执行修复操作。
启动操作期间，控制电路可以依序选择所述多个寄存器，以及在软修复模式期间，控制电路可以选择在启动操作完成之后不储存数据的寄存器。
在软修复模式期间，控制电路可以比较被传送的修复数据与储存于所述多个寄存器中的数据，以及在修复操作期间，控制电路可以比较自存储器件外部输入的外部地址与储存于所述多个寄存器中的数据。
在软修复模式下，控制电路可以响应于激活命令而而将储存与被传送的修复数据相同的数据的寄存器去激活，并可以响应于写入命令而将被传送的修复数据储存于所述多个寄存器当中选中的寄存器。
非易失性存储器电路可以包括一次性可编程存储器单元，其中一旦数据储存于一次性可编程存储器单元中数据就不被改变。
当存储器件被关闭时，储存于非易失性存储器电路的数据可以被永久保存，且储存于寄存器中的数据可以被抹除。
硬修复数据可以包括存储器硬修复数据及系统硬修复数据，存储器硬修复数据为在存储器件被制造时被编程的修复数据，系统硬修复数据为自存储器控制器传送至存储器件的修复数据，以及软修复数据可以为自存储器控制器传送至存储器件的修复数据。
所述多个寄存器可以包括：一个或多个存储器寄存器，用于储存存储器硬修复数据；以及一个或多个系统寄存器，用于储存系统硬修复数据或软修复数据。
根据本发明另一实施例，一种存储器件包括：非易失性存储器电路，包括多个存储器区及多个系统区，存储器区用于储存多个存储体的存储器硬修复数据，系统区用于储存多个存储体的系统硬修复数据；数据总线，适用于在启动操作期间传送存储器硬修复数据及系统硬修复数据，且在软修复模式期间传送软修复数据；多个寄存器，适用于储存通过数据总线传送的修复数据当中对应的存储体的数据，且当被传送的修复数据被储存时被激活；控制电路，适用于在寄存器当中选择寄存器以储存被传送的修复数据，并在软修复模式期间去激活对应于与被传送的修复数据对应的存储体的寄存器当中的储存与被传送的修复数据相同的数据的寄存器；以及多个存储体，适用于基于储存于被激活的寄存器中的数据而执行修复操作。
在启动操作期间，控制电路可以依序选择寄存器，在软修复模式期间，控制电路可以在对应于被传送的修复数据的寄存器当中选择在启动操作完成之后不储存数据的寄存器。
在软修复模式期间，控制电路可以比较被传送的修复数据与储存于对应至与被传送的修复数据对应的存储体的寄存器中的数据，以及在修复操作期间，控制电路比较自存储器件外部输入的外部地址与储存于对应于由被输入的地址所指定的存储体的寄存器中的数据。
当存储器件被关闭时，储存于非易失性存储器电路中的数据可以被永久保存，且储存于寄存器中的数据可以被抹除。
当存储器硬修复数据可以为存储器件被制造时被编程的修复数据，以及系统硬修复数据及软修复数据可以为自存储器控制器传送至存储器件的修复数据。
寄存器可以包括：一个或多个寄存器，适用于储存存储器硬修复数据；以及一个或多个系统寄存器，适用于储存系统硬修复数据或软修复数据。
非易失性存储器电路可以包括一次性可编程存储器单元，其中一旦数据储存于一次性可编程存储器单元中数据就不被改变。
当存储体地址及正常地址在硬修复模式下被输入时，正常地址可以在系统区当中的基于存储体地址而选择的系统区中被编程，以及当存储体地址及正常地址在软修复模式下被输入时，正常地址可以在寄存器当中的与由存储体地址所指定的存储体对应的寄存器中被编程。
根据本发明又一实施例，一种存储系统包括：存储器件以及存储器控制器。存储器件包括：非易失性存储器电路、多个存储体，且存储器件在非易失性存储器电路中编程硬修复模式下输入的硬修复数据，且基于储存于该非易失性存储器电路中的修复数据和在软修复模式下输入的软修复数据而执行修复操作。存储器控制器适用于：将存储器件设定于硬修复模式或软修复模式、在硬修复模式下将系统硬修复数据输入至存储器件，以及在软修复模式下将软修复数据输入至存储器件。
存储器件可以还包括：数据总线，适用于在启动操作期间传送存储器硬修复数据及系统硬修复数据，且在软修复模式期间传送软修复数据；多个寄存器，其可以储存通过数据总线传送的修复数据当中对应的存储体的数据，当被传送的修复数据被储存时，寄存器被激活；以及控制电路，其可以在寄存器当中选择寄存器以储存被传送的修复数据，且在软修复模式期间去激活对应于与被传送的修复数据对应的存储体的寄存器当中的储存与被传送的修复数据相同的数据的寄存器。
存储器件基于储存于寄存器当中被激活的寄存器中的数据而执行存储体的修复操作。
在存储器件被制造时，存储器硬修复数据可以被编程。
非易失性存储器电路可以包括一次性可编程存储器单元，其中一旦数据储存于一次性可编程存储器单元中数据就不被改变。
存储器件可以还包括：多个寄存器，适用于储存包括系统硬修复数据的硬修复数据及软修复数据，其中当硬修复数据及软修复数据之一储存于各寄存器中时，各寄存器被激活；控制电路，适用于在启动操作期间控制寄存器以储存硬修复数据，且在软修复模式下控制寄存器以储存软修复数据，其中控制电路在软修复模式下将寄存器中的储存与软修复数据相同的硬修复数据的一个或多个硬修复寄存器去激活；以及存储体，适用于基于储存于寄存器的被激活的寄存器中的硬修复数据及软修复数据而执行修复操作。
在软修复模式下，控制电路可以控制寄存器中的在启动操作之后为空的一个或多个软修复寄存器以储存软修复数据。
在软修复模式下，控制电路可以响应于激活命令而去激活硬修复寄存器，并可以响应于写入命令而控制软修复寄存器来储存软修复数据。
当存储器件被关闭时，寄存器可以被初始化。
硬修复数据可以于制造中被永久储存于存储系统内，且软修复数据可以于操作中被暂时储存于存储器件内。
根据本发明一实施例，一种存储器件可以包括：多个寄存器，适用于储存硬修复数据及软修复数据，其中当硬修复数据及软修复数据之一储存于各寄存器中时，各寄存器被激活；控制电路，适用于在启动操作期间控制寄存器以储存硬修复数据，并在软修复模式下控制所述寄存器以储存软修复数据，其中控制电路在软修复模式下将所述寄存器中的储存与所述软修复数据相同的硬修复数据的一个或多个硬修复寄存器去激活；以及存储体，适用于基于储存于寄存器的被激活寄存器中的硬修复数据及软修复数据而执行修复操作。
在软修复模式下，控制电路可以控制寄存器中的在启动操作之后为空的的一个或多个软修复寄存器以储存软修复数据。
在软修复模式下，控制电路可以响应于激活命令而去激活硬修复寄存器，并可以响应于写入命令而控制软修复寄存器来储存软修复数据。
当存储器件被关闭时，寄存器可以被初始化。
硬修复数据可以于制造中被永久储存的存储系统内，且软修复数据可以于操作中被暂时储存的存储器件内。
附图说明
图1为示出常规存储器件的框图。
图2为示出用于将修复数据储存于存储器件中的非易失性存储器电路的框图。
图3显示在常规存储器件的修复操作期间可能发生的问题。
图4为示出根据本发明实施例的存储器件的框图。
图5为示出图4所示的控制电路的框图。
图6为示出根据本发明另一实施例的存储器件的框图。
图7为示出图6所示的控制电路的框图。
图8为根据本发明实施例的存储系统的框图。
具体实施方式
以下将参考所附图式来详细说明本发明的示例性实施例。然而，本发明以不同形式被体现，而不应被解释为限制于文中所提及的实施例。而是，提供这些实施例使得本说明书的公开更加完全及完整，且本发明的范围完整地传达至本领域技术人员。整份说明书的公开中，本发明的各图式及实施例中所标示的相同的附图标记代表相同的组件。
此后，存储器硬修复、系统硬修复及系统软修复的定义如下。
存储器硬修复指的是在存储器件的制程中间所执行的永久修复。
系统硬修复指的是在存储器件被封装后所执行的永久修复。
系统软修复指的是存储器件被封装后在电源供应至存储器件的同时所执行的暂时修复。由于在电源供应至存储器件的同时软修复被维持，故当供应存储器件的电源被切断时软修复被遗失。
图3显示在常规存储器件的修复操作期间可能发生的问题。
图3所示的存储器件包括非易失性存储器电路310、多个寄存器320_1至320_4、行比较器330、行电路340及存储体350。存储体350包括多个字线WL1至WLX及多个冗余字线RWL1至RWL4。第一传送线301将非易失性存储器电路310的数据传送至寄存器320_1至320_4，且第二传送线302将软修复数据SOFT_REPAIR传送至寄存器320_1至320_4。
行比较器330通过比较储存于寄存器320_1至320_4中的行地址RADD1至RADD4与自存储器件外部输入的行地址RADD，而产生分别对应于寄存器320_1至320_4的比较信号CMP1至CMP4。当行地址RADD1至RADD4与行地址RADD相同时，行比较器330使能比较信号CMP1至CMP2中对应的一个。比较信号CMP1至CMP4对应于冗余字线RWL1至RWL4。
行电路340响应于RACT信号而激活对应于行地址RADD的字线，且当比较信号CMP1至CMP4被使能时，对应于被使能的比较信号的冗余字线RWL1至RWL4被激活。
当字线WLK通过存储器硬修复或系统硬修复而被修复时，字线WLK的地址通过启动操作而在非易失性存储器电路310中被编程，并储存于寄存器320_1至320_4中。举例来说，假设在启动操作完成之后，修复数据储存于寄存器320_1至320_4中，字线WLK的地址可以储存于寄存器320_2中。当字线WLK的地址通过系统软修复而储存于空的寄存器320_4中时，会发生以下问题。
当因激活操作而输入的行地址RADD为字线WLK的地址时，行比较器330同时使能比较信号CMP2及CMP4，所述比较信号CMP2及CMP4对应于储存该字线WLK的地址的寄存器320_0及320_4。因此，行电路340同时响应于被使能的比较信号CMP2及CMP4而激活两条冗余字线RWL2及RWL4。当存储体中两个字线被同时激活时，耦接至被激活的字线的存储器单元(未示于图3)的数据彼此冲突。
图4为示出根据本发明实施例的存储器件的框图。
请参考图4，存储器件可以包括命令接收器401、地址接收器402、选择器403、数据总线404、命令解码器410、模式寄存器设置420、锁存电路430、非易失性存储器电路440、控制电路450、多个存储器寄存器MR1至MR4、多个系统寄存器SR1至SR4以及存储体BK。
命令接收器401可以接收自存储器件外部输入的外部的命令CMD。命令CMD可以包括多个信号，其包括芯片选择信号CS、激活信号ACT、行地址选通信号RAS、列地址选通信号CAS及写入使能信号WE。
地址接收器402可以接收正常输入地址ADD，该正常输入地址ADD为自存储器件外部输入的多位信号。正常输入地址ADD可以包括行地址及列地址。行地址及列地址可以通过相同的焊垫而输入。与行地址选通信号同步输入的地址可以被视为存储器件中的行地址，且与列地址选通信号同步输入的地址可以被视为存储器件中的列地址。
命令解码器410可以解码通过命令接收器401接收的命令CMD，并产生诸如激活命令ACT、写入命令WT及模式寄存器设定命令MRS这样的内部命令。命令解码器410可以使能上述内部命令ACT、WT及MRS当中的与组成该命令CMD的信号的组合对应的命令。命令解码器410不仅可以接收命令CMD，亦可以接收部分正常输入地址ADD，并使用命令CMD及部分正常输入地址ADD以用于解码操作，且命令解码器410亦可以使用并非自一个周期而是自多个周期输入的命令CMD的组合，并亦使用命令CMD的组合以用于解码操作。
当模式寄存器设定命令MRS被使能时，模式寄存器设置420可以通过使用通过地址接收器402输入的正常输入地址ADD来建立硬修复模式或软修复模式。在用于存储器硬修复或系统硬修复的硬修复模式下，修复数据可以于非易失性存储器电路440内被编程。在用于系统软修复的软修复模式下，修复数据可以通过锁存电路430而被储存于寄存器SR1至SR4中。当硬修复模式被建立时，模式寄存器设置420可以使能用于存储器硬修复或系统硬修复的硬修复模式信号H_MODE。当软修复模式被建立时，模式寄存器设置420可以使能用于系统软修复的软修复模式信号S_MODE。
锁存电路430可以锁存及输出自存储器件外部输入的正常输入地址ADD。当激活信号ACT被使能时，锁存电路430可以锁存及输出正常输入地址ADD。锁存电路430可以在硬修复模式下将正常输出地址ADD作为硬修复地址OUT1而输出至非易失性存储器电路440，并在软修复模式下将正常输入地址ADD作为软修复地址OUT2而输出至选择器403。
非易失性存储器电路440可以包括存储器硬修复地址区441及系统硬修复地址区442，存储器硬修复地址区441用于储存存储器硬修复数据M_HADD，系统硬修复地址区442用于储存系统硬修复数据S_HADD。
当写入命令WT在硬修复模式下被使能时，非易失性存储器电路440接收锁存电路430的硬修复地址信号OUT1，并可以在系统硬修复区442中编程硬修复地址信号OUT1。硬修复地址信号OUT1可以为以正常输入地址ADD的形式自存储器件外部传送的系统硬修复数据S_HADD，亦即，该硬修复地址信号OUT1可以为代表存储体BK中需要被修复的存储器单元的故障地址。
在存储器件的制造期间，存储器硬修复数据M_HADD可以在非易失性存储器电路440的存储器硬修复地址区441中被编程。
当启动信号BOOT_UP被使能时，储存于非易失性存储器电路440中的存储器硬修复数据M_HADD及系统硬修复数据S_HADD可以被依序输出，以作为硬修复数据HADD。
非易失性存储器电路440可以为不同种类的非易失性存储器，例如电熔丝阵列电路、NAND闪存、NOR闪存、磁性随机存取存储器(MRAM)、自旋转移力矩磁性随机存取存储器(STT-MRAM)、电阻式随机存取存储器(ReRAM)及相变随机存取存储器(PC-MRAM)等。一般而言，电熔丝阵列电路用作非易失性存储器电路440。电熔丝阵列电路包括排列成阵列形式的多个电熔丝，且电熔丝用作存储器单元。然而，由于电熔丝被编程之后不允许电熔丝被再次编程，故电熔丝称为一次性可编程存储器单元。
连同故障地址或存储器硬修复数据M_HADD与系统硬修复数据S_HADD，非易失性存储器电路440还可以储存附加位，该附加位代表故障地址在非易失性存储器电路440中的占用。数据与故障地址可以一起被传送至寄存器。简言之，数据被包括于非易失性存储器电路440的硬修复数据HADD中。举例来说，假设非易失性存储器电路440为包括多个熔丝组的电熔丝阵列，其中每一熔丝组储存单一故障地址。各熔丝组可以用附加位编程，代表故障地址是否被编程于其中。附加位可以与储存于对应的熔丝组的故障地址一起被传送至存储器寄存器MR1至MR4及系统寄存器SR1至SR4。
选择器403可以根据硬修复模式信号H_MODE及软修复模式信号S_MODE而选择及输出硬修复数据HADD及软修复地址OUT2之间的一个。选择器403可以选择并输出硬修复数据HADD以作为修复数据REP_DATA，其中硬修复数据HADD为当硬修复模式信号H_MODE被使能时在硬修复模式下自非易失性存储器电路440输出的存储器硬修复数据M_HADD及系统硬修复数据S_HADD。当软修复模式信号S_MODE被使能时，选择器403可以在软修复模式下选择并输出锁存电路430的软修复地址OUT2，以作为修复数据REP_DATA。因此，在硬修复模式下，修复数据REP_DATA可以对应于存储器硬修复数据M_HADD及系统硬修复数据S_HADD；以及在软修复模式下，修复数据REP_DATA可以对应于软修复地址OUT2或软修复数据ADD。
数据总线404可以将修复数据REP_DATA传送至存储器寄存器MR1至MR4、系统寄存器SR1至SR4及控制电路450。在启动操作期间，硬修复数据M_HADD及S_HADD可以通过数据总线404而被传送至存储器寄存器MR1至MR4、系统寄存器SR1至SR4及控制电路450。此外，在软修复模式下，软修复数据ADD可以通过数据总线404而被传送至存储器寄存器MR1至MR4、系统寄存器SR1至SR4及控制电路450
存储器寄存器MR1至MR4可以包括一个或多个存储器寄存器MR1至MR4，且系统寄存器SR1至SR4可以包括一个或多个系统寄存器SR1至SR4。所述一个或多个存储器寄存器MR1至MR4可以储存通过数据总线404传送的存储器硬修复数据M_HADD，且所述一个或多个系统寄存器SR1至SR4可以储存通过数据总线404传送的系统硬修复数据S_HADD及软修复数据ADD。
当存储器寄存器MR1至MR4及系统寄存器SR1至SR4为空的时，其可以被去激活。当存储器寄存器MR1至MR4及系统寄存器SR1至SR4储存包括存储器硬修复数据M_HADD、系统硬修复数据S_HADD及软修复数据ADD的修复数据时，他们可以激活与存储器寄存器MR1至MR4及系统寄存器SR1至SR4的被激活者对应的存储器使能信号MEN1至MEN4及系统使能信号SEN1至SEN4。存储器使能信号MEN1至MEN4及系统使能信号SEN1至SEN4可以基于包括于硬修复数据HADD及软修复数据ADD中的附加位而被使能。在先前的例子中，附加位可以为代表故障地址在非易失性存储器电路440中的占用的附加位。在后来的例子中，附加位可以通过控制电路450而产生或自外部输入，以激活储存软修复数据ADD的系统寄存器SR1至SR4中的一个。换言之，当硬修复数据HADD及软修复数据ADD储存于存储器寄存器MR1至MR4及系统寄存器SR1至SR4中对应的一个时，存储器使能信号MEN1至MEN4及系统使能信号SEN1至SEN4可以被使能，反之存储器使能信号MEN1至MEN4及系统使能信号SEN1至SEN4可以被禁止。
在启动操作期间，控制电路450可以依序选择存储器寄存器MR1至MR4及系统寄存器SR1至SR4。在完成启动操作之后的软修复模式下，控制电路450可以选择系统寄存器SR1至SR4中空的一个。在启动操作期间并且在软修复模式下，通过数据总线404传送的修复数据REP_DATA可以被储存于通过控制电路450所选择的存储器寄存器MR1至MR4及系统寄存器SR1至SR4中。
在软修复模式下，控制电路450可以去激活储存与修复数据REP_DATA相同数据的存储器寄存器MR1至MR4之一。为此，在软修复模式下，控制电路450可以通过比较修复数据REP_DATA与存储器寄存器MR1至MR4及系统寄存器SR1至SR4的数据MDTATA1至MDATA4及SDATA1至SDATA4，而产生多个存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4。此外，在正常模式下，控制电路450可以控制修复操作以存取冗余单元，该冗余单元取代对应于正常输入地址ADD的故障单元。为此，在正常模式下的修复操作期间，控制电路450可以通过比较正常输入地址ADD与存储器寄存器MR1至MR4及系统寄存器SR1至SR4的数据MDATA1至MDATA4，而产生存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4。
具体而言，控制电路450可以产生与存储器寄存器MR1至MR4及系统寄存器SR1至SR4对应的存储器选择信号MSEL1至MSEL4及系统选择序号SSEL1至SSEL4。在启动操作期间，控制电路450可以自选择信号MSEL1开始依序选择存储器选择信号与系统选择信号MSEL1至MSEL4与SSEL1至SSEL7。此外，在软修复模式下，控制电路450可以使能系统选择信号SSEL1至SSEL4当中的与系统寄存器SR1至SR4中空的一个对应的一个系统选择信号。如上所述，当硬修复数据HADD及软修复数据ADD储存于存储器寄存器MR1至MR4及系统寄存器SR1至SR4中对应的一个中时，存储器使能信号MEN1至MEN4及系统使能信号SEN1至SEN4可以被使能，反之，存储器使能信号MEN1至MEN4及系统使能信号SEN1至SEN4可以被禁止。
在软修复模式下，当激活命令ACT被使能时，通过修复数据REP_DATA与存储器寄存器MR1至MR4的数据MDATA1至MDATA4的比较操作，控制电路450可以使能与存储器寄存器MR1至MR4中的储存与修复数据REP_DATA相同的数据的一个存储器寄存器对应的存储器比较信号MCMP1至MCMP4当中之一。存储器寄存器MR1至MR4中的与存储器比较信号MCMP1至MCMP4中被使能的一个存储器比较信号对应的一个存储器寄存器可以被去激活。
在正常模式下的修复操作期间，控制电路450可以使能与存储器寄存器MR1至MR4及系统寄存器SR1至SR4中的储存与正常输入地址ADD相同的数据的一个对应的存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4中之一。存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4可以被输入至存储体BK。
在正常模式下，存储体BK可以接收存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4，并执行修复操作。具体而言，存储体BK可以存取与正常输入地址ADD对应的存储器单元，且当存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4被使能时，存储体BK可以存取由存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4中被使能的一个指定的冗余单元。
启动操作响应于启动信号BOOT_UP而被执行，该启动信号BOOT_UP在存储器件被加电之后自动地使能或在存储器控制器的控制下被使能。
此后，存储器件的硬修复模式、启动模式及软修复模式基于以上描述而说明。
首先，存储器件可以基于与模式寄存器设定命令MRS一起输入的正常输入地址ADD而被设定为硬修复模式。在硬修复模式下，当激活命令ACT被输入时，正常输入地址ADD可以被锁存电路430锁存，并作为硬修复地址OUT1而被输入至非易失性存储器电路440。当写入命令WT被输入时，输入至非易失性存储器电路440的硬修复地址OUT1可以被编程，以作为存储器硬修复数据M_HADD或系统硬修复数据S_HADD。
接着，在启动操作期间或当存储器件的硬修复模式结束且接着启动信号BOOT_UP被使能时，储存于非易失性存储器电路440的硬修复数据M_HADD及S_HADD可以作为修复数据REP_DATA而被依序传送至并储存至存储器寄存器MR1至MR4及系统寄存器SR1至SR4。在启动操作期间储存于存储器寄存器MR1至MR4及系统寄存器SR1至SR4中的硬修复数据M_HADD及S_HADD或修复数据REP_DATA可以为存储器寄存器MR1至MR4及系统寄存器SR1至SR4的数据MDATA1至MDATA4及SDATA1至SDATA4。与储存硬修复数据M_HADD及S_HADD或修复数据的存储器寄存器MR1至MR4及系统寄存器SR1至SR4对应的存储器使能信号MEN1至MEN4及系统使能信号SEN1至SEN4可以被使能。
接着，存储器件可以基于与模式寄存器设定命令MRS一起输入的正常输入地址ADD而被设定为软修复模式。在软修复模式下，当激活命令ACT被输入时，正常输入地址ADD可以被锁存电路430锁存，并作为软修复地址OUT2及修复数据REP_DATA而被传送至系统寄存器SR1至SR4。
在软修复模式下，控制电路450可以比较修复数据REP_DATA与储存于存储器寄存器MR1至MR4及系统寄存器SR1至SR4中的数据MDATA1至MDATA4及SDATA1至SDATA4，其中该修复数据REP_DATA代表在软修复模式下被输入的软修复地址OUT2或正常输入地址ADD。
在软修复模式下，当存储器寄存器MR1至MR4的数据MDATA1至MDATA4当中的一个是与修复数据REP_DATA相同的数据时，控制电路450可以使能用于所述存储器寄存器MR1至MR4的存储器比较信号MCMP1至MCMP4当中对应的一个。举例来说，当储存于第一存储器寄存器MR1的第一数据MDATA1是与修复数据REP_DATA相同的数据时，控制电路450可以使能用于该第一存储器寄存器MR1的第一存储器比较信号MCMP1。
存储器寄存器MR1至MR4可以根据用于存储器寄存器MR1至MR的存储器比较信号MCMP1至MCMP4中对应的一个的使能，而禁止存储器使能信号MEN1至MEN4当中对应的一个。举例来说，当储存于第一存储器寄存器MR1的第一数据MDATA1是与修复数据REP_DATA相同的数据且因此控制电路450使能用于第一存储器寄存器MR1的第一存储器比较信号MCMP1时，第一存储器寄存器MR1可以禁止第一存储器使能信号MEN1。
在软修复模式下，当写入命令WT被输入时，修复数据REP_DATA可以储存于系统寄存器SR1至SR4之一(例如SR4)中。
通过如上所述的硬修复模式、启动操作及软修复模式，存储器件可以在将软修复数据储存于系统寄存器SR1至SR4之一中的同时去激活储存与软修复数据相同的数据的存储器寄存器MR1至MR4之一。
在正常模式下，存储器件可以存取与随存取命令(例如激活命令、读取命令或写入命令)一起输入的正常输入地址ADD对应的存储器单元。在正常模式下的修复操作期间，存储器件可以使能与存储器寄存器MR1至MR4及系统寄存器SR1至SR4中的储存与正常输入地址ADD相同的数据的一个(例如SR4)对应的存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4之一(例如SCMP4)；以及存储器件可以基于存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4当中被使能的一个而存取对应的冗余单元。
在正常模式下的修复操作期间，虽然存储器寄存器MR1至MR4之一(例如MR1)储存与正常输入地址ADD相同的数据，但是储存该正常输入地址ADD的寄存器已经在软修复模式下被去激活。因此，当用于修复操作而比较正常输入地址ADD与用于存储器寄存器MR1至MR4的存储器比较信号MCMP1至MCMP4时，用于被去激活的存储器寄存器(例如MR1)的对应的比较信号(例如MCMP1)可以不被控制信号450使能。
因此，在正常模式下的修复操作期间，与在硬修复模式和启动操作中用于储存正常输入地址ADD的存储器寄存器(例如MR1)的比较信号(例如MCMP1)和在软修复模式下用于储存正常输入地址ADD的系统寄存器(例如SR4)的比较信号(SCMP4)对应的冗余单元不被同时存取，即使被去激活的存储器寄存器(例如MR1)及被激活的系统寄存器(例如SR4)储存彼此相同的修复数据或正常输入地址ADD。在图3所示的实施例中，二字线不被同时激活。
虽然图4示出储存与软修复数据相同的数据的寄存器被去激活的电路，但是当储存在储存了与软修复数据相同的数据的寄存器中的修复数据(例如故障地址)被抹除且对应的使能信号被禁止时，亦会得到类似的效果。
图5为示出控制电路450的框图。
请参考图5，控制电路450可以包括计数单元510、选择信号发生单元520、选择单元530及比较单元540。
在启动操作期间，非易失性存储器电路440可以将时钟CLK与硬修复数据M_HADD及S_HADD一起传送。时钟CLK可以为在启动操作区段中被使能及双态触变的信号。计数单元510可以计数时钟CLK双态触变的次数，并产生计数数据CNT_DATA。
选择信号发生单元520可以通过使用在启动信号BOOT_UP被使能的区段中的计数数据CNT_DATA而依序使能存储器选择信号MSEL1至MSEL4及系统选择信号SSEL1至SSEL7。举例来说，每当计数数据CNT_DATA的值增加“1”时，选择信号发生单元520先使能选择信号MSEL1，接着再使能其他选择信号。藉此，选择信号发生单元520可以自选择信号MSEL1向选择信号MSEL4来依序使能存储器选择信号MSEL1至MSEL4及系统选择信号SSEL1至SSEL4。
此外，当软修复模式信号S_MODE被使能的同时写入命令WT在软修复模式下被输入时，选择信号发生单元520可以使能对应于与系统寄存器SR1至SR4相对应的系统使能信号SEN1至SEN4当中被禁止的使能信号的选择信号。
在正常模式下的修复操作期间，当软修复模式信号S_MODE被禁止时，选择单元530可以选择被输入的正常输入地址ADD，并将其传送至比较单元540。在软修复模式下，当软修复模式信号S_MODE被使能时，选择单元530可以将接收的修复数据REP_DATA传送至比较单元540。
当激活命令ACT被输入时，比较单元540可以比较储存于存储器寄存器MR1至MR4及系统寄存器SR1至SR4中的数据MDATA1至MDATA4及SDATA1至SDATA4与选择单元530的输出，并产生存储器比较信号MCMP1至MCMP4及系统比较信号SCMP1至SCMP4。比较单元540可以禁止与储存了与选择单元530的输出相同的数据的寄存器对应的比较信号。
图6为示出根据本发明另一实施例的存储器件的框图。图6显示包括多个存储体BK0至BK3的存储器件。
请参考图6，存储器件可以包括命令接收器401、存储体地址接收器602、地址接收器402、选择器403、数据总线404、命令解码器410、模式寄存器设置420、锁存电路430、非易失性存储器电路640、控制电路650、多个存储器寄存器MR1至MR16、多个系统寄存器SR1至SR16及多个存储体BK0至BK3。
命令接收器401、地址接收器402、选择器403、数据总线404、命令解码器410、模式寄存器设置420及锁存电路430如上涉及图4及图5所述。
存储体地址接收器602可以接收存储体地址BA用于选择存储体BLK0至BK3之一，存储体地址BA是自存储器件外部输入的多位信号。正常输入地址ADD可以在被选择的存储体中选择存储器单元之一。存储体地址BA可以与正常输入地址ADD同时输入。
非易失性存储器电路640可以包括存储器区641至644及系统区645至648。存储器区641至644可以与存储体BK0至BK3一对一地对应，且系统区645至648亦可以与存储体BK0至BK3一对一地对应。除了存储器区及系统区外，非易失性存储器电路640基本上与图4所示的非易失性存储器电路440相同。
存储器区641至644可以储存存储体BK0至BK3的存储器硬修复数据M_HADD_BK0至M_HADD_BK3。储存于存储器区641至644中的存储器硬修复数据M_HADD_BK0至M_HADD_BK3可以由存储器件的制造业者来编程。
非易失性存储器电路640的系统区645至648可以储存存储体BK0至BK3的系统硬修复数据S_HADD_BK0至S_HADD_BK3。在硬修复模式下，存储体地址BA及正常输入地址ADD可以自存储器件外部施加至存储器件。
当在硬修复模式下写入命令WT被使能时，非易失性存储器电路640接收锁存电路430的硬修复地址信号OUT1，且可以将其编程在基于存储体地址BA而选择的系统区645至648之一中。硬修复地址信号OUT1可以为系统修复数据S_HADD，其以输入地址ADD的形式自存储器件外部传送，亦即，其可以为故障地址，该故障地址代表在由存储体地址BA所表示的存储体BK中需要被修复的存储器单元。换言之，当系统区645至648被编程时，存储体地址BA用于选择系统区645至648中之一，且正常输入地址ADD可以被编程在选择的系统区域中，作为系统硬修复数据S_HADD。
当启动信号BOOT_UP被使能时，储存于非易失性存储器电路640的存储器区641至644中的存储器硬修复数据M_HADD_BK0至M_HADD_BK3被传送至存储器寄存器MR1至MR16，且储存于非易失性存储器电路640的系统区645至648中的系统硬修复数据S_HADD_BK0至S_HADD_BK3被传送至系统寄存器SR1至SR16。在各存储体中硬修复数据依照存储器硬修复数据、随后系统硬修复数据的顺序来被传送作为硬修复数据HADD，整体来说，其可以依照存储体的顺序来被传送。举例来说，硬修复数据依照用于各存储体(例如存储体BK0)的MR1至MR4及SR1至SR4来被传送，且整体来说，硬修复数据可以依照BLK0至BK3的顺序来被传送。
存储器寄存器MR1至MR16及系统寄存器SR1至SR16可以储存对应的存储体的修复数据。存储器寄存器MR1至MR4可以储存对应于存储体BK0的存储器硬修复数据M_HADD_BK0，且系统寄存器SR1至SR4可以储存对应于存储体BK0的系统硬修复数据S_HADD_BK0或系统修复数据。存储器寄存器MR5至MR8可以储存对应于存储体BK1的存储体硬修复数据M_HADD_BK1，且系统寄存器SR5至SR8可以储存对应于存储体BK1的系统硬修复数据S_HADD_BK1或系统修复数据。存储器寄存器MR9至MR12可以储存对应于存储体BK2的存储器硬修复数据M_HADD_BK2，且系统寄存器SR9至SR12可以储存对应于存储体BK2的系统硬修复数据S_HADD_BK2或系统修复数据。存储器寄存器MR13至MR16可以储存对应于存储体BK3的存储器硬修复数据M_HADD_BK3，且系统寄存器SR13至SR16可以储存对应于存储体BK3的系统硬修复数据S_HADD_BK3或系统修复数据。
各存储器寄存器MR1至MR16及各系统寄存器SR1至SR16可以执行如上涉及图4所述的相同操作。储存于存储器寄存器MR1至MR16及系统寄存器SR1至SR16的存储器选择信号MSEL1至MSEL16、系统选择信号SSEL1至SSEL16、存储器比较信号MCMP1至MCMP16、系统比较信号SCMP1至SCMP16、存储器使能信号MEN1至MEN16、系统使能信号SEN1至SEN16以及数据MDATA1至MDATA16与SDATA1至SDATA16的每一个可以与如图4所述相同。
当存储器寄存器MR1至MR16及系统寄存器SR1至SR16为空的时，他们被去激活。当存储器寄存器MR1至MR16及系统寄存器SR1至SR16储存修复数据时，他们可以被激活。当存储器寄存器MR1至MR16及系统寄存器SR1至SR16被激活时，他门可以使能对应的使能信号MEN1至MEN16及SEN1至SEN16。存储器寄存器MR1至MR16及系统寄存器SR1至SR16可以接收并储存用于对应的存储体的硬修复数据。
在启动操作期间，控制电路650可以依序选择存储器寄存器MR1至MR16及系统寄存器SR1至SR16。具体而言。在启动操作期间，控制电路650可以在各存储体中依照存储器寄存器、随后的系统寄存器的顺序来选择寄存器，且整体来说依照存储体的顺序来选择。在完成启动操作之后的软修复模式下，控制电路650可以选择系统寄存器SR1至SR13当中为空的并对应于由存储体地址BA所指定的存储体的一个系统寄存器。在启动操作期间且在软修复模式下，通过数据总线404传送的修复数据REP_DATA可以储存于通过控制电路650所选择的存储器寄存器MR1至MR16及系统寄存器SR1至SR16中。
在软修复模式下，控制电路650可以去激活对应于由修复数据REP_DATA的存储体地址BA所指定的存储体的寄存器当中的储存相同数据的寄存器。为此，在软修复模式下，控制电路650可以通过比较修复数据REP_DATA与存储器寄存器MR1至MR16及系统寄存器SR1至SR16的数据MDATA1至MDATA16及SDATA1至SDATA16而产生存储器比较信号MCMP1至MCMP16及SCMP1至SCMP16。举例来说，当修复数据REP_DATA的存储体地址BA对应于存储体BK0时，控制电路650可以去激活储存在存储器寄存器MR1至MR4及系统寄存器SR1至SR4当中修复数据REP_DATA的正常输入地址ADD的相同数据的寄存器。
此外，在正常模式下，控制电路650可以控制修复操作以存取冗余单元，该冗余单元取代由存储体地址BA所指定的存储体中的输入地址ADD对应的故障单元。为此，在正常模式下的修复操作期间，控制电路650可以通过比较输入地址ADD与用于由存储体地址BA所指定的对应的存储体的存储器寄存器MR1至MR6及系统寄存器SR1至SR16的数据MDATA1至MDATA16及SDATA1至SDATA16，而产生存储器比较信号MCMP1至MCMP16及系统必较信号SCMP1至SCMP16。
举例来说，在软修复模式下，当存储体BK0由包括于修复数据REP_DATA中的存储体地址BA所指定时，控制电路650可以比较修复数据REP_DATA的正常输入地址ADD与存储器寄存器MR1至MR4及系统寄存器SR1至SR4的数据MDATA1至MDATA4及SDATA1至SDATA4。此外，在正常模式下的修复操作期间，当存储体BK0由存储体地址BA所指定时，控制电路650可以比较正常输入地址ADD与数据MDATA1至MDATA4及SDATA1至SDATA4。控制电路650可以基于比较结果而产生多个存储器比较信号MCMP1至MCMP16及多个系统比较信号SCMP1至SCMP16。
更具体而言，在启动操作期间，当自“MSEL1”开始依序使能选择信号时，控制电路650产生对应于寄存器MR1至MR16及SR1至SR16的选择信号MSEL1至MSEL16及SSEL1至SSEL16。在软修复模式下，控制电路650可以使能与系统寄存器SR1至SR16的空的一个对应的系统选择信号SSEL1至SSEL16之一，用于由包括于修复数据REP_DATA的存储体地址BA所指定得对应的存储体。如上所述，请参考图4，当硬修复数据HADD及软修复数据ADD储存于存储器寄存器MR1至MR16及系统寄存器SR1至SR16中对应的一个时，存储器使能信号MEN1至MEN16及系统使能信号SEN1至SEN16可以被禁止。
在软修复模式下，当激活命令ACT被使能时，控制电路650可以通过修复数据REP_DATA与对应于由存储体地址BA所指定的存储体的存储器寄存器MR1至MR16的数据MDATA1至MDATA16的比较操作，而使能对应于储存与修复数据REP_DATA相同的数据的存储器寄存器MR1至MR16之一的存储器比较信号MCMP1至MCMP16。与存储器比较信号MCMP1至MCMP16的被使能的一个对应的存储器寄存器MR1至MR16之一可以被去激活。
在正常模式下的修复操作期间，控制电路650可以使能对应于储存与正常输入地址ADD相同的数据的存储器寄存器MR1至MR16及系统寄存器SR1至SR16之一的存储器比较信号MCMP1至MCMP16及系统比较信号SCMP1至SCMP16当中之一。存储器比较信号MCMP1至MCMP16及系统比较信号SCMP1至SCMP16可以输入至由存储体地址BA所指定的对应的存储体BK中。
在正常模式下，各存储体BK0至BK3接收对应的存储器比较信号MCMP1至MCMP16及系统比较信号SCMP1至SCMP16，并执行修复操作。具体而言，当被存储体地址BA指定时，存储体BK0至BK3存取对应于正常输入地址ADD的部分(例如存储器单元)，但是当比较信号被使能时，存储体BK0至BK3可以存取由被使能比较信号所指定的部分(例如冗余单元)。
在各存储体BK0至BK3的正常模式下的修复操作期间，虽然存储器寄存器MR1至MR16之一(例如MR1)储存与正常输入地址ADD相同的数据，但是储存该正常输入地址ADD的寄存器已在软修复模式下被去激活。因此，当用于修复操作而比较输入地址ADD与用于存储器寄存器MR1至MR16的存储器比较信号MCMP1至MCMP16时，用于被去激活的存储器寄存器的对应的比较信号(例如MCMP1)可以不被控制信号650使能。
因此，在各存储体BK0至BK3的正常模式下的修复操作期间，对应于在硬修复模式和启动操作中用于储存正常输入地址ADD的存储器寄存器(例如MR1)的比较信号(例如MCMP1)和在软修复模式下用于储存正常输入地址ADD的系统寄存器(例如SR4)的比较信号(SCMP4)的冗余单元不同时存取，即使被去激活的系统寄存器(例如MR1)及被激活的系统寄存器(例如SR4)储存彼此相同的修复数据或正常输入地址ADD。在图6所示的实施例中，二字线不同时激活。
图7为示出控制电路650的框图。
请参考图7，控制电路650可以包括计数单元510、多个选择信号发生单元720_0至720_3、多个选择单元730_0至730_3及多个比较单元740_0至740_3。
在启动操作期间，非易失性存储器电路640可以将时钟CLK与修复数据M_HADD_BK0及S_HADD_BK至M_HADD_BK3及S_HADD_BK6一起传送。时钟CLK可以为在启动操作区段中使能及双态触变的信号。计数单元510可以计数时钟CLK双态触变的次数，并产生计数数据CNT_DATA。
所述多个选择信号发生单元720_0至720_3可以通过使用在启动信号BOOT_UP被使能的区段中的计数数据CNT_DATA而依序使能对应的寄存器的选择信号MSEL1至MSEL19及SSEL1至SSEL16。所述多个选择信号发生单元720_0至720_3依序使能对应的选择信号。举例来说，每当计数数据CNT_DATA的值增加预定值时，所述多个选择信号发生单元720_0至720_3可以自选择信号MSEL1向选择信号SSEL16依序使能选择信号。换言之，选择信号可以依照MSEL1至MSEL4与SSEL1至SSEL4、MSEL5至MSEL8与SSEL5至SSEL8、MSEL9至MSEL12与SSEL9至SSEL12及MSEL13至MSEL16与SSEL13至SSEL16的顺序而使能。
当对应的存储体由数据REP_DATA的存储体地址BA指定以及写入命令WT在软修复模式信号S_MODE被使能期间于软修复模式下被输入时，所述多个选择信号发生单元720_0至720_3可以使能对应于与被指定的存储体的系统寄存器对应的系统使能信号SEN1至SEN16当中的被去激活系统寄存器的选择信号。举例来说，当存储体BK0被存储体地址BA指定时，与系统使能信号SEN1至SEN16当中被禁止的使能信号对应的系统选择信号SSEL1至SSEL19之一可以被使能。
在正常模式下的修复操作期间，当软修复模式信号S_MODE禁止时，所述多个选择单元730_0至730_3可以选择被输入的存储体地址BA及正常输入地址ADD，并将其传送至对应的比较单元740_0至740_3。在软修复模式下，当软修复模式信号S_MODE被使能时，所述多个选择单元730_0至730_3可以接收修复数据REP_DATA，并将其传送至对应的比较单元740_0至740_3。
当存储体由存储体地址BA而被指定且激活命令ACT被输入时，所述多个比较单元740_0至740_3可以比较储存于对应的寄存器中的数据MDATA1至MDATA16及SDATA1至SDATA16与对应的选择单元730_0至730_3的输出，并产生存储器比较信号MCMP1至MCMP16及系统比较信号SCMP1至SCMP16。所述多个比较单元740_0至740_3可以使能对应于储存了与对应的选择单元730_0至730_3的输出相同的数据的寄存器的比较信号。
图8为示出根据本发明实施例的存储系统的框图。
请参考图8，存储系统可以包括存储器控制器810及存储器件820。
存储器控制器810可以通过将命令CMD及正常输入地址ADD传送至存储器件820而控制存储器件820的操作，并且在读取操作及/或写入操作期间向/从存储器件820传送/接收数据DATA。当存储器控制器810将命令CMD及正常输入地址ADD传送至存储器件820时，存储器件820可以被设定为修复操作模式。此外，当存储器控制器810传送命令CMD时，激活命令或写入命令施加至存储器件820。存储器件820可以为图4所示的存储器件或图6所示的存储器件。当存储器件820为图4所示的存储器件时，自存储器控制器810传送的正常输入地址ADD可以仅包括正常地址，且当存储器件820为图6所示的存储器件时，自存储器控制器810传送的正常输入地址ADD可以包括存储体地址及正常地址。
图4及图6所示的存储器件820可以接收命令CMD及正常输入地址ADD，并设定修复模式。当存储器件820设定为硬修复模式时，存储器件820可以响应于以命令CMD的形式自存储器控制器810施加的激活命令及写入命令而非易失性存储器电路中编程自存储器控制器810所施加的地址。此外，当存储器件820设定为软修复模式时，存储器件820可以响应于以命令CMD的形式自存储器控制器810施加的激活命令及写入命令而将自存储器控制器810所施加的地址储存于系统寄存器中。储存与被的施加地址相同的地址的寄存器可以使用如上涉及图4及图6所述的方法而被去激活。
当在正常操作期间激活命令、读取命令或写入命令自存储器控制器810施加时，存储器件820可以基于储存于寄存器中的修复数据而执行修复操作。如上所述，存储器件820可以通过去激活储存与软修复数据相同的数据的寄存器而防止存储器件820的不同部分在修复操作期间被同时存取。
虽然图4至图7示出每一存储体包括四个存储器寄存器及四个系统寄存器且存储器件包括四个存储体的例子，但是寄存器及存储体的数量可以被设计为等于或大于“1”的任意整数。
根据本发明一实施例，当软修复数据储存于寄存器中时，可以通过去激活储存了与软修复数据相同的硬修复数据的寄存器而允许避免因相同修复数据储存于存储器件或存储系统中的寄存器中所造成的故障。
当本发明已说明特定实施例，对于本发明技术领域技术人员而言，在不背离下述权利要求所定义的发明的精神及范围下，很明显的各种改变及修改可以被实现。
通过以上说明可以看出，本申请提供了以下的技术方案。
技术方案1.存储器件，包括：
非易失性存储器电路，适用于储存硬修复数据；
数据总线，适用于在启动操作期间传送所述硬修复数据，且在软修复模式期间传送软修复数据；
多个寄存器，适用于储存通过所述数据总线传送的修复数据，且当被传送的修复数据被储存时被激活；
控制电路，适用于：在所述多个寄存器当中选择寄存器以储存被传送的修复数据，并在所述软修复模式期间将储存与被传送的修复数据相同的数据的寄存器去激活；以及
存储体，适用于基于储存于所述多个寄存器当中被激活的寄存器中的数据而执行修复操作。
技术方案2.如技术方案1所述的存储器件，
其中在所述启动操作期间，所述控制电路依序选择所述多个寄存器，以及
其中，在所述软修复模式期间，所述控制电路选择在所述启动操作完成之后不储存数据的寄存器。
技术方案3.如技术方案1所述的存储器件，
其中在所述软修复模式期间，所述控制电路比较被传送的修复数据与储存于所述多个寄存器中的数据，以及
其中在所述修复操作期间，所述控制电路比较自所述存储器件外部输入的外部地址与储存于所述多个寄存器中的数据。
技术方案4.如技术方案1所述的存储器件，其中，在所述软修复模式下，所述控制电路响应于激活命令而将储存与被传送的修复数据相同的数据的寄存器去激活，并响应于写入命令而将被传送的修复数据储存于所述多个寄存器当中选中的寄存器中。
技术方案5.如技术方案1所述的存储器件，其中所述非易失性存储器电路包括一次性可编程存储器单元，其中一旦所述数据被储存于所述一次性可编程存储器单元中所述数据就不被改变。
技术方案6.如技术方案1所述的存储器件，其中当所述存储器件被关闭时，储存于所述非易失性存储器电路的数据被永久保存，且储存于所述多个寄存器中的数据被抹除。
技术方案7.如技术方案1所述的存储器件，
其中所述硬修复数据包括存储器硬修复数据及系统硬修复数据，所述存储器硬修复数据为在所述存储器件被制造时被编程的修复数据，所述系统硬修复数据为自存储器控制器传送至所述存储器件的修复数据，以及
其中所述软修复数据为自所述存储器控制器传送至所述存储器件的修复数据。
技术方案8.如技术方案7所述的存储器件，其中所述多个寄存器包括：
一个或多个存储器寄存器，用于储存所述存储器硬修复数据；以及
一个或多个系统寄存器，用于储存所述系统硬修复数据或所述软修复数据。
技术方案9.一种存储器件，包括：
非易失性存储器电路，包括存储器区及系统区，所述存储器区用于储存存储体的存储器硬修复数据，所述系统区用于储存所述存储体的系统硬修复数据；
数据总线，适用于在启动操作期间传送所述存储器硬修复数据及所述系统硬修复数据，且在软修复模式期间传送软修复数据；
寄存器，适用于储存通过所述数据总线传送的修复数据当中对应的存储体的数据，且当被传送的修复数据被储存时被激活；
控制电路，适用于：在所述寄存器当中选择寄存器以储存被传送的修复数据，并在所述软修复模式期间去激活对应于与被传送的修复数据对应的存储体的所述寄存器当中的储存与被传送的修复数据相同的数据的寄存器；以及
存储体，适用于基于储存于被激活的寄存器中的数据而执行修复操作。
技术方案10.如技术方案9所述的存储器件，
其中在所述启动操作期间，所述控制电路依序选择所述寄存器，以及
其中，在所述软修复模式期间，所述控制电路在对应于被传送的修复数据的寄存器当中选择在所述启动操作完成之后不储存数据的寄存器。
技术方案11.如技术方案9所述的存储器件，
其中在所述软修复模式期间，所述控制电路比较被传送的修复数据与储存于对应至与被传送的修复数据对应的存储体的寄存器中的数据，以及
其中在所述修复操作期间，所述控制电路比较自所述存储器件外部输入的外部地址与储存于对应于由被输入的地址所指定的存储体的寄存器中的数据。
技术方案12.如技术方案9所述的存储器件，其中当所述存储器件被关闭时，储存于所述非易失性存储器电路中的数据被永久保存，且储存于所述寄存器中的数据被抹除。
技术方案13.如技术方案9所述的存储器件，
其中所述存储器硬修复数据为在所述存储器件被制造时被编程的修复数据，以及
其中所述系统硬修复数据及所述软修复数据为自存储器控制器传送至所述存储器件的修复数据。
技术方案14.如技术方案13所述的存储器件，其中所述寄存器包括：
一个或多个寄存器，用于储存所述存储器硬修复数据；以及
一个或多个系统寄存器，用于储存所述系统硬修复数据或所述软修复数据。
技术方案15.如技术方案9所述的存储器件，其中所述非易失性存储器电路包括一次性可编程存储器单元，其中一旦所述数据储存于所述一次性可编程存储器单元中所述数据就不被改变。
技术方案16.如技术方案9所述的存储器件，
其中，当存储体地址及正常地址在硬修复模式下被输入时，所述正常地址在所述系统区当中的基于所述存储体地址而选择的系统区中被编程，以及
其中，当所述存储体地址及所述正常地址在软修复模式下被输入时，所述正常地址在所述寄存器当中的与由所述存储体地址所指定的存储体对应的寄存器中被编程。
技术方案17.如技术方案9所述的存储器件，其中所述存储器区包括第一至第N存储器区，其中所述系统区包括第一至第N系统区，其中所述寄存器包括第一至第N寄存器，其中所述存储体包括第一至第N存储体，
其中所述第一至第N存储体分别对应于第一至第N存储器区、所述第一至第N系统区及所述第一至第N寄存器。
技术方案18.一种存储系统，包括：
存储器件，包括：
非易失性存储器电路；
存储体，
其中所述存储器件在所述非易失性存储器电路中编程硬修复模式下输入的硬修复数据，且基于储存于所述非易失性存储器电路中的修复数据和在软修复模式下输入的软修复数据而执行修复操作；以及
存储器控制器，适用于：将所述存储器件设定于所述硬修复模式或所述软修复模式、在所述硬修复模式下将所述系统硬修复数据输入至所述存储器件、以及在所述软修复模式下将所述软修复数据输入至所述存储器件。
技术方案19.如技术方案18所述的存储系统，其中所述存储器件还包括：
数据总线，其在启动操作期间传送存储器硬修复数据及所述系统硬修复数据，并在软修复模式期间传送所述软修复数据；
寄存器，其储存通过所述数据总线传送的修复数据当中对应的存储体的数据，当被传送的修复数据被储存时，所述寄存器被激活；以及
控制电路，其在所述寄存器当中选择寄存器以储存被传送的修复数据，且在所述软修复模式期间去激活对应于与被传送的修复数据对应的存储体的所述寄存器当中的储存与被传送的修复数据相同的数据的寄存器。
技术方案20.如技术方案19所述的存储系统，其中所述存储器件基于储存于所述寄存器当中被激活的寄存器中的数据而执行所述存储体的修复操作
技术方案21.如技术方案19所述的存储系统，其中在所述存储器件被制造时，所述存储器硬修复数据被编程。
技术方案22.如技术方案18所述的存储系统，其中所述非易失性存储器电路包括一次性可编程存储器单元，其中一旦所述数据储存于所述一次性可编程存储器单元中，所述数据就不被改变。
技术方案23.如技术方案18所述的存储系统，其中所述存储器件还包括：
寄存器，适用于储存包括所述系统硬修复数据的硬修复数据及所述软修复数据，其中所述寄存器中的每一个在所述硬修复数据和所述软修复数据中的一种被储存于其中时被激活；
控制电路，适用于在启动操作期间控制所述寄存器以储存所述硬修复数据，且在软修复模式下控制所述寄存器以储存所述软修复数据，其中所述控制电路在所述软修复模式下将所述寄存器中的储存与所述软修复数据相同的硬修复数据的一个或多个硬修复寄存器去激活；以及
存储体，适用于基于储存于所述寄存器的被激活的寄存器中的硬修复数据及所述软修复数据而执行修复操作。
技术方案24.如技术方案23所述的存储系统，其中，在所述软修复模式下，所述控制电路控制所述寄存器中的在所述启动操作之后为空的一个或多个软修复寄存器以储存所述软修复数据。
技术方案25.如技术方案24所述的存储系统，其中，在所述软修复模式下，所述控制电路响应于激活命令而去激活所述硬修复寄存器，并响应于写入命令而控制所述软修复寄存器来储存所述软修复数据。
技术方案26.如技术方案23所述的存储系统，其中当所述存储器件被关闭时，所述寄存器被初始化。
技术方案27.如技术方案23所述的存储系统，
其中所述硬修复数据于制造中被永久储存于所述存储系统内，以及
其中所述软修复数据于操作中被暂时储存于所述存储器件内。
技术方案28.一种存储器件，包括：
寄存器，适用于储存硬修复数据及软修复数据，其中所述寄存器中的每一个在所述硬修复数据和所述软修复数据中的一种被储存于其中时被激活；
控制电路，适用于在启动操作期间控制所述寄存器以储存所述硬修复数据，并在软修复模式下控制所述寄存器以储存所述软修复数据，其中所述控制电路在所述软修复模式下将所述寄存器中的储存与所述软修复数据相同的硬修复数据的一个或多个硬修复寄存器去激活；以及
存储体，适用于基于存储在所述寄存器的被激活寄存器中的硬修复数据及所述软修复数据而执行修复操作。
技术方案29.如技术方案28所述的存储器件，其中，在所述软修复模式下，所述控制电路控制所述寄存器中的在所述启动操作之后为空的一个或多个软修复寄存器以储存所述软修复数据。
技术方案30.如技术方案29所述的存储器件，其中，在所述软修复模式下，所述控制电路响应于激活命令而去激活所述硬修复寄存器，并响应于写入命令而控制所述软修复寄存器来储存所述软修复数据。
技术方案31.如技术方案28所述的存储器件，其中当所述存储器件被关闭时，所述寄存器被初始化。
技术方案32.如技术方案28所述的存储器件，
其中所述硬修复数据于制造中被永久储存于所述存储器件内，以及
其中所述软修复数据于操作中被暂时储存于所述存储器件内。

Claims (31)

1.一种存储器件，包括：
非易失性存储器电路，适用于储存硬修复数据；
数据总线，适用于在启动操作期间传送所述硬修复数据，且在软修复模式期间传送软修复数据；
多个寄存器，适用于储存通过所述数据总线传送的修复数据，且当被传送的修复数据被储存时被激活；
控制电路，适用于：在所述多个寄存器当中选择寄存器以储存被传送的修复数据，并在所述软修复模式期间将储存与被传送的修复数据相同的数据的寄存器去激活；以及
存储体，适用于基于储存于所述多个寄存器当中被激活的寄存器中的数据而执行修复操作。
2.如权利要求1所述的存储器件，
其中在所述启动操作期间，所述控制电路依序选择所述多个寄存器，以及
其中，在所述软修复模式期间，所述控制电路选择在所述启动操作完成之后不储存数据的寄存器。
3.如权利要求1所述的存储器件，
其中在所述软修复模式期间，所述控制电路比较被传送的修复数据与储存于所述多个寄存器中的数据，以及
其中在所述修复操作期间，所述控制电路比较自所述存储器件外部输入的外部地址与储存于所述多个寄存器中的数据。
4.如权利要求1所述的存储器件，其中，在所述软修复模式下，所述控制电路响应于激活命令而将储存与被传送的修复数据相同的数据的寄存器去激活，并响应于写入命令而将被传送的修复数据储存于所述多个寄存器当中选中的寄存器中。
5.如权利要求1所述的存储器件，其中所述非易失性存储器电路包括一次性可编程存储器单元，其中一旦所述数据被储存于所述一次性可编程存储器单元中所述数据就不被改变。
6.如权利要求1所述的存储器件，其中当所述存储器件被关闭时，储存于所述非易失性存储器电路的数据被永久保存，且储存于所述多个寄存器中的数据被抹除。
7.如权利要求1所述的存储器件，
其中所述硬修复数据包括存储器硬修复数据及系统硬修复数据，所述存储器硬修复数据为在所述存储器件被制造时被编程的修复数据，所述系统硬修复数据为自存储器控制器传送至所述存储器件的修复数据，以及
其中所述软修复数据为自所述存储器控制器传送至所述存储器件的修复数据。
8.如权利要求7所述的存储器件，其中所述多个寄存器包括：
一个或多个存储器寄存器，用于储存所述存储器硬修复数据；以及
一个或多个系统寄存器，用于储存所述系统硬修复数据或所述软修复数据。
9.一种存储器件，包括：
非易失性存储器电路，包括存储器区及系统区，所述存储器区用于储存存储体的存储器硬修复数据，所述系统区用于储存所述存储体的系统硬修复数据；
数据总线，适用于在启动操作期间传送所述存储器硬修复数据及所述系统硬修复数据，且在软修复模式期间传送软修复数据；
寄存器，适用于储存通过所述数据总线传送的修复数据当中对应的存储体的数据，且当被传送的修复数据被储存时被激活；
控制电路，适用于：在所述寄存器当中选择寄存器以储存被传送的修复数据，并在所述软修复模式期间去激活对应于与被传送的修复数据对应的存储体的所述寄存器当中的储存与被传送的修复数据相同的数据的寄存器；以及
存储体，适用于基于储存于被激活的寄存器中的数据而执行修复操作。
10.如权利要求9所述的存储器件，
其中在所述启动操作期间，所述控制电路依序选择所述寄存器，以及
其中，在所述软修复模式期间，所述控制电路在对应于被传送的修复数据的寄存器当中选择在所述启动操作完成之后不储存数据的寄存器。
11.如权利要求9所述的存储器件，
其中在所述软修复模式期间，所述控制电路比较被传送的修复数据与储存于对应至与被传送的修复数据对应的存储体的寄存器中的数据，以及
其中在所述修复操作期间，所述控制电路比较自所述存储器件外部输入的外部地址与储存于对应于由被输入的地址所指定的存储体的寄存器中的数据。
12.如权利要求9所述的存储器件，其中当所述存储器件被关闭时，储存于所述非易失性存储器电路中的数据被永久保存，且储存于所述寄存器中的数据被抹除。
13.如权利要求9所述的存储器件，
其中所述存储器硬修复数据为在所述存储器件被制造时被编程的修复数据，以及
其中所述系统硬修复数据及所述软修复数据为自存储器控制器传送至所述存储器件的修复数据。
14.如权利要求13所述的存储器件，其中所述寄存器包括：
一个或多个寄存器，用于储存所述存储器硬修复数据；以及
一个或多个系统寄存器，用于储存所述系统硬修复数据或所述软修复数据。
15.如权利要求9所述的存储器件，其中所述非易失性存储器电路包括一次性可编程存储器单元，其中一旦所述数据储存于所述一次性可编程存储器单元中所述数据就不被改变。
16.如权利要求9所述的存储器件，
其中，当存储体地址及正常地址在硬修复模式下被输入时，所述正常地址在所述系统区当中的基于所述存储体地址而选择的系统区中被编程，以及
其中，当所述存储体地址及所述正常地址在软修复模式下被输入时，所述正常地址在所述寄存器当中的与由所述存储体地址所指定的存储体对应的寄存器中被编程。
17.如权利要求9所述的存储器件，其中所述存储器区包括第一至第N存储器区，其中所述系统区包括第一至第N系统区，其中所述寄存器包括第一至第N寄存器，其中所述存储体包括第一至第N存储体，
其中所述第一至第N存储体分别对应于第一至第N存储器区、所述第一至第N系统区及所述第一至第N寄存器。
18.一种存储系统，包括：
存储器件，包括：
非易失性存储器电路；
存储体，
其中所述存储器件在所述非易失性存储器电路中编程硬修复模式下输入的硬修复数据，且基于储存于所述非易失性存储器电路中的修复数据和在软修复模式下输入的软修复数据而执行修复操作；以及
存储器控制器，适用于：将所述存储器件设定于所述硬修复模式或所述软修复模式、在所述硬修复模式下将所述系统硬修复数据输入至所述存储器件、以及在所述软修复模式下将所述软修复数据输入至所述存储器件,
其中所述存储器件还包括：
数据总线，其在启动操作期间传送存储器硬修复数据及所述系统硬修复数据，并在软修复模式期间传送所述软修复数据；
寄存器，其储存通过所述数据总线传送的修复数据当中对应的存储体的数据，当被传送的修复数据被储存时，所述寄存器被激活；以及
控制电路，其在所述寄存器当中选择寄存器以储存被传送的修复数据，且在所述软修复模式期间去激活对应于与被传送的修复数据对应的存储体的所述寄存器当中的储存与被传送的修复数据相同的数据的寄存器。
19.如权利要求18所述的存储系统，其中所述存储器件基于储存于所述寄存器当中被激活的寄存器中的数据而执行所述存储体的修复操作。
20.如权利要求18所述的存储系统，其中在所述存储器件被制造时，所述存储器硬修复数据被编程。
21.如权利要求18所述的存储系统，其中所述非易失性存储器电路包括一次性可编程存储器单元，其中一旦所述数据储存于所述一次性可编程存储器单元中，所述数据就不被改变。
22.如权利要求18所述的存储系统，其中所述存储器件还包括：
寄存器，适用于储存包括所述系统硬修复数据的硬修复数据及所述软修复数据，其中所述寄存器中的每一个在所述硬修复数据和所述软修复数据中的一种被储存于其中时被激活；
控制电路，适用于在启动操作期间控制所述寄存器以储存所述硬修复数据，且在软修复模式下控制所述寄存器以储存所述软修复数据，其中所述控制电路在所述软修复模式下将所述寄存器中的储存与所述软修复数据相同的硬修复数据的一个或多个硬修复寄存器去激活；以及
存储体，适用于基于储存于所述寄存器的被激活的寄存器中的硬修复数据及所述软修复数据而执行修复操作。
23.如权利要求22所述的存储系统，其中，在所述软修复模式下，所述控制电路控制所述寄存器中的在所述启动操作之后为空的一个或多个软修复寄存器以储存所述软修复数据。
24.如权利要求23所述的存储系统，其中，在所述软修复模式下，所述控制电路响应于激活命令而去激活所述硬修复寄存器，并响应于写入命令而控制所述软修复寄存器来储存所述软修复数据。
25.如权利要求22所述的存储系统，其中当所述存储器件被关闭时，所述寄存器被初始化。
26.如权利要求22所述的存储系统，
其中所述硬修复数据于制造中被永久储存于所述存储系统内，以及
其中所述软修复数据于操作中被暂时储存于所述存储器件内。
27.一种存储器件，包括：
寄存器，适用于储存硬修复数据及软修复数据，其中所述寄存器中的每一个在所述硬修复数据和所述软修复数据中的一种被储存于其中时被激活；
控制电路，适用于在启动操作期间控制所述寄存器以储存所述硬修复数据，并在软修复模式下控制所述寄存器以储存所述软修复数据，其中所述控制电路在所述软修复模式下将所述寄存器中的储存与所述软修复数据相同的硬修复数据的一个或多个硬修复寄存器去激活；以及
存储体，适用于基于存储在所述寄存器的被激活寄存器中的硬修复数据及所述软修复数据而执行修复操作。
28.如权利要求27所述的存储器件，其中，在所述软修复模式下，所述控制电路控制所述寄存器中的在所述启动操作之后为空的一个或多个软修复寄存器以储存所述软修复数据。
29.如权利要求28所述的存储器件，其中，在所述软修复模式下，所述控制电路响应于激活命令而去激活所述硬修复寄存器，并响应于写入命令而控制所述软修复寄存器来储存所述软修复数据。
30.如权利要求27所述的存储器件，其中当所述存储器件被关闭时，所述寄存器被初始化。
31.如权利要求27所述的存储器件，
其中所述硬修复数据于制造中被永久储存于所述存储器件内，以及
其中所述软修复数据于操作中被暂时储存于所述存储器件内。
CN201510169430.0A 2014-09-11 2015-04-10 存储器件及包括存储器件的存储系统 Active CN105427893B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0120245 2014-09-11
KR1020140120245A KR20160030717A (ko) 2014-09-11 2014-09-11 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN105427893A CN105427893A (zh) 2016-03-23
CN105427893B true CN105427893B (zh) 2020-12-08

Family

ID=55455386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510169430.0A Active CN105427893B (zh) 2014-09-11 2015-04-10 存储器件及包括存储器件的存储系统

Country Status (4)

Country Link
US (1) US9437330B2 (zh)
KR (1) KR20160030717A (zh)
CN (1) CN105427893B (zh)
TW (1) TWI646540B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153343B2 (en) * 2013-11-13 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having RRAM-based non-volatile storage array
KR20160014976A (ko) * 2014-07-30 2016-02-12 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20180068095A (ko) 2016-12-13 2018-06-21 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20180070779A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법
US10824503B2 (en) * 2017-11-14 2020-11-03 Micron Technology, Inc. Systems and methods for performing a write pattern in memory devices
US10832791B2 (en) * 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
KR102556939B1 (ko) * 2019-04-15 2023-07-20 에스케이하이닉스 주식회사 오티피 메모리 회로 및 이를 포함하는 반도체 장치
KR20210147630A (ko) * 2020-05-29 2021-12-07 에스케이하이닉스 주식회사 래치 회로를 구비하는 반도체 메모리 장치
KR20210155228A (ko) * 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11984185B2 (en) 2021-04-07 2024-05-14 Micron Technology, Inc. Apparatuses and methods for zone-based soft post-package repair
US20240087662A1 (en) * 2022-09-14 2024-03-14 Qualcomm Incorporated Memory repair system and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7529997B2 (en) * 2005-03-14 2009-05-05 International Business Machines Corporation Method for self-correcting cache using line delete, data logging, and fuse repair correction
US7215586B2 (en) * 2005-06-29 2007-05-08 Micron Technology, Inc. Apparatus and method for repairing a semiconductor memory
US7949908B2 (en) * 2006-10-11 2011-05-24 Marvell Israel (M.I.S.L) Ltd. Memory repair system and method
US7768847B2 (en) * 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
CN102339649A (zh) * 2011-05-12 2012-02-01 大唐微电子技术有限公司 集成电路嵌入式存储器的修复系统、装置及方法
KR101878972B1 (ko) * 2012-04-26 2018-07-16 삼성전자주식회사 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
KR20140029952A (ko) * 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 메모리 장치 및 집적회로
KR101960764B1 (ko) 2012-09-18 2019-03-21 삼성전자주식회사 스페어 워드라인들의 다중 액티베이션 방지 방법
US8885424B2 (en) * 2012-11-08 2014-11-11 SK Hynix Inc. Integrated circuit and memory device
KR102038036B1 (ko) 2013-05-28 2019-10-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템

Also Published As

Publication number Publication date
TWI646540B (zh) 2019-01-01
US9437330B2 (en) 2016-09-06
KR20160030717A (ko) 2016-03-21
TW201611005A (zh) 2016-03-16
US20160078968A1 (en) 2016-03-17
CN105427893A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
CN105427893B (zh) 存储器件及包括存储器件的存储系统
US9030899B2 (en) Memory device with post package repair, operation method of the same and memory system including the same
CN106033684B (zh) 存储器件和包括存储器件的存储系统
CN108615544B (zh) 半导体器件及包括其的半导体系统
US11335431B2 (en) Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices
US8897087B2 (en) Memory device and operating method of memory device and memory system
US9786390B2 (en) Memory device repairable by soft and hard repair operations and memory system including the same
CN111833952A (zh) 用于熔丝锁存器冗余的设备和方法
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
US9627095B1 (en) Memory module, memory system including the same and operation method thereof
US10020074B1 (en) Nonvolatile storage circuit and semiconductor memory device including the same
US9030871B2 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US9489147B2 (en) Semiconductor device, memory device, and system including the same
US9330793B2 (en) Memory device
US20230096291A1 (en) Apparatuses and methods for bad row mode
CN116741221A (zh) 用于动态列选择交换的设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant