KR20180070779A - 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법 - Google Patents

리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법 Download PDF

Info

Publication number
KR20180070779A
KR20180070779A KR1020160172820A KR20160172820A KR20180070779A KR 20180070779 A KR20180070779 A KR 20180070779A KR 1020160172820 A KR1020160172820 A KR 1020160172820A KR 20160172820 A KR20160172820 A KR 20160172820A KR 20180070779 A KR20180070779 A KR 20180070779A
Authority
KR
South Korea
Prior art keywords
repair
unit information
memory
data
memory device
Prior art date
Application number
KR1020160172820A
Other languages
English (en)
Inventor
김대정
이연화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160172820A priority Critical patent/KR20180070779A/ko
Priority to US15/805,622 priority patent/US10628265B2/en
Publication of KR20180070779A publication Critical patent/KR20180070779A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/74—Time at which the repair is done
    • G11C2229/743—After packaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예는 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 개선된 데이터 백업 방법을 개시한다. 본 발명에 따른 데이터 백업 방법은 메모리 장치의 리페어 단위 정보를 메모리 모듈로부터 리드하고, 상기 리드된 리페어 단위 정보를 레지스터에 저장하고, 상기 메모리 모듈의 억세스 중에 리드 에러가 발생되었을 때 포스트 패키지 리페어의 수행 여부를 결정하는 것을 포함한다. 또한, 상기 방법은 상기 포스트 패키지 리페어가 수행되는 것으로 결정되었을 때 상기 레지스터의 상기 리페어 단위 정보에 근거하여 상기 메모리 모듈의 데이터 백업 동작을 수행하는 것을 포함한다.

Description

리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법 {DATA BACKUP METHOD FOR PERFORMING POST PACKAGE REPAIR AT REPAIR ON SYSTEM}
본 발명은 데이터 시스템의 데이터 백업 방법에 관한 것으로, 좀 더 상세하게는 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법에 관한 것이다.
컴퓨터, 스마트 폰, 태블릿, 서버, 워크 스테이션 등과 같은 전자 시스템은 시스템 동작에 필요한 데이터를 처리하는 데이터 시스템을 포함할 수 있다. 그러한 데이터 시스템은 데이터를 저장하는 메모리 장치를 포함할 수 있다. 메모리 장치 예컨대 다이나믹 랜덤 억세스 메모리의 제조 공정들은 결함 메모리 셀들을 구제하는 리페어 공정을 포함할 수 있다. 리페어 공정에서 메모리 장치 내의 결함 메모리 셀들은 스페어 메모리 셀들로 대체된다. 리페어 공정의 원활한 구현을 위해 결함 메모리 셀이 연결된 워드라인은 결함 메모리 셀이 없는 워드라인들과 함께 리페어 될 수 있다. 예를 들어 리페어 단위가 x4 단위인 경우, 결함 메모리 셀이 연결된 워드라인은 물론 그에 인접한 3개의 워드라인들이 한꺼번에 리페어된다. 리페어 단위는 반도체 제조 메이커별로 다를 수 있다.
한편, 메모리 장치는 패키지 공정을 통해 패키징된 후에도 리페어될 수 있다. 이 경우의 리페어 작업은 흔히 포스트 패키지 리페어로 칭해진다. 포스트 패키지 리페어는 전류 블로잉 방식을 통해 수행될 수 있다. 포스트 패키지 리페어의 수행에 의해 결함 발생된 메모리 셀의 워드라인은 억세스 동작 시에 비선택된다. 대신에 스페어 메모리 셀이 연결된 스페어 워드라인이 선택된다.
포스트 패키지 리페어는 데이터 시스템이 동작하는 도중에도 수행될 수 있다. 이 경우의 리페어는 리페어 온 시스템에서의 포스트 패키지 리페어로 칭해진다. 리페어 온 시스템에서의 포스트 패키지 리페어 시에는 데이터 소실을 방지하기 위해 데이터 백업 동작이 선행될 필요성이 있다. 데이터 시스템의 데이터 백업 동작에서 메모리 모듈에 저장된 전체 데이터는 다른 메모리 모듈로 이동된다. 따라서, 데이터 시스템의 데이터 백업 동작에는 이동될 데이터 양에 따른 시간이 걸린다.
본 발명의 해결하고자 하는 과제는 데이터 백업에 걸리는 시간을 단축할 수 있는 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법을 제공함에 있다.
본 발명의 실시 예에 따른 포스트 패키지 리페어를 위한 데이터 백업 방법은 메모리 장치의 리페어 단위 정보를 리드하고, 상기 리드된 리페어 단위 정보를 레지스터에 저장하는 것을 포함한다. 또한, 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법은 상기 메모리 장치의 억세스 중에 리드 에러가 발생되었을 때 포스트 패키지 리페어의 수행 여부를 결정하고, 상기 포스트 패키지 리페어가 수행되는 것으로 결정되었을 때 상기 레지스터의 상기 리페어 단위 정보에 근거하여 상기 메모리 장치의 데이터 백업 동작을 수행하는 것을 포함한다.
본 발명의 또 다른 실시 예에 따른 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법은, 데이터 시스템의 부팅 업 동안에 메모리 장치의 리페어 단위 정보를 리드하고, 상기 리드된 리페어 단위 정보를 컨트롤러 내부의 메모리에 저장하고, 상기 메모리 장치의 억세스 중에 에러정정코드로써 정정 불가한 리드 에러가 발생되었을 때 포스트 패키지 리페어의 수행을 결정하는 것을 포함한다. 또한, 상기 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법은, 상기 메모리에 저장된 상기 리페어 단위 정보에 근거하여 상기 메모리 장치의 데이터 백업 동작을 채널별로 수행하는 것을 포함한다.
본 발명의 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법에 따르면 데이터 백업에 걸리는 시간이 단축된다.
도 1은 본 발명의 실시 예에 따른 데이터 시스템을 보여주는 도면이다.
도 2는 도 1의 메모리 모듈 내의 메모리 장치를 보여주는 블록도이다.
도 3은 도 1의 컨트롤러의 데이터 백업 동작을 보여주는 플로우챠트이다.
도 4는 본 발명의 다른 실시 예에 따른 데이터 시스템을 보여주는 도면이다.
도 5는 도 4의 메모리 모듈 내의 SPD 메모리를 보여주는 블록도이다.
도 6은 도 4의 컨트롤러의 데이터 백업 동작을 보여주는 플로우챠트이다.
도 7은 본 발명에 따른 데이터 시스템에 예시적으로 적용된 메모리 모듈의 블록도이다.
도 8은 본 발명에 따른 데이터 시스템에 예시적으로 적용된 메모리 모듈의 블록도이다.
도 9는 본 발명에 따른 데이터 시스템에 예시적으로 적용된 메모리 모듈의 블록도이다.
도 10은 본 발명에 따른 데이터 시스템에 예시적으로 적용된 메모리 모듈의 블록도이다.
도 11은 본 발명의 실시 예에 따른 데이터 백업 동작에 활용되는 리페어 단위 정보를 설명하기 위해 제시된 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 백업 동작의 예를 설명하기 위해 제시된 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 시스템 내에 적용되는 메모리 장치의 블록도이다.
도 14는 본 발명의 실시 예에 따른 데이터 시스템이 적용된 전자 시스템의 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다. 또한, 본 발명의 실시 예들의 모호함을 피하기 위하여, 잘 알려진 회로들, 시스템 구성들은 상세하게 설명되지 않는다.
도 1은 본 발명의 실시 예에 따른 데이터 시스템을 보여주는 도면이다. 도 1을 참조하면, 데이터 시스템은 메모리 모듈(100)과 컨트롤러(200)를 포함한다.
메모리 모듈(100)은 복수의 메모리 장치들(110-1,110-2,...,110-n)을 포함할 수 있다. 메모리 모듈(100)은 예컨대 DIMM(dual in-line memory modules)일 수 있다. 본 발명에 한정되는 것은 아니지만 메모리 모듈(100)은 DIMM 이외에도, SIMM(single in-line memory module), DIMM(dual in-line memory modules), RDIMM(registered dual in-line memory module) UDIMM (unbuffered dual in-line memory module), SODIMM(small outline dual in-line memory module), 또는 ECC-SODIMM(error check & correction small outline dual in-line memory module)일 수 있다.
메모리 모듈(100)내의 복수의 메모리 장치들(110-1,110-2,...,110-n)은 각기, 다이나믹 랜덤 억세스 메모리(이하 DRAM)일 수 있다. DRAM(예 110-1)은 개별 칩의 형태로 메모리 모듈(100)의 기판 상에 탑재될 수 있다. DRAM(예 110-1)은 멀티 퍼포즈 레지스터(MPR:120)를 포함할 수 있다. 본 발명의 실시 예에서 MPR(120)은 리페어 단위 정보를 저장할 수 있다. 리페어 단위 정보는 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 시에 이용될 수 있다.
컨트롤러(200)는 라인들(L10,L20)을 통해 메모리 모듈(100)에 연결된다. 라인(L10)은 어드레스, 커맨드, 및 데이터가 제공되는 라인이다. 라인(L20)은 본 발명의 실시 예에 따른 리페어 단위 정보가 제공되는 라인이다. 라인(L20)은 이해의 편의를 돕기 위해 도시된 라인일 뿐, 리페어 단위 정보는 라인(L10)을 통해 데이터로서 제공될 수 있다.
컨트롤러(200)는 메모리 모듈(100)을 제어하기 위하여 메모리 컨트롤러, 칩 셋, CPU, 또는 마이크로프로세서로 구현될 수 있다. 컨트롤러(200)는 레지스터(220)를 포함할 수 있다. 본 발명의 실시 예에서, 레지스터(220)는 리페어 단위 정보를 저장할 수 있다. 레지스터(220)에 저장되는 리페어 단위 정보는 DRAM(예 110-1)의 MPR(120)로부터 리드된 정보이다.
몇몇 실시 예에서, 컨트롤러(200)는 ECC 회로를 포함할 수 있다. ECC 회로는 에러를 검출하거나 정정하는 ECC 동작을 수행한다. ECC 동작을 위해 패리티 비트들이 이용될 수 있다.
도 2는 도 1의 메모리 모듈 내의 메모리 장치를 보여주는 블록도이다. 도 2를 참조하면, DRAM(110)은 MPR(120)을 포함한다. MPR(120)은 RUI 영역(131)을 포함한다. RUI 영역(131)에는 리페어 단위 정보(RUI)가 저장된다. 리페어 단위 정보(RUI)는 2비트 혹은 3비트의 데이터로 구성될 수 있다. 예컨대 리페어 단위 정보가 2비트로 구성되는 경우에 데이터 “11”는 리페어 단위가 x4 단위라는 것을 나타낼 수 있다. 또한 이 경우에 데이터”10”은 리페어 단위가 x2 단위라는 것을 표시할 수 있다. 또한, 이 경우에 데이터”01”은 리페어 단위가 x1 단위라는 것을 표시할 수 있다.
도 3은 도 1의 컨트롤러의 데이터 백업 동작을 보여주는 플로우챠트이다. 도 3을 참조하면, 컨트롤러(200)는 동작 S310에서 데이터 시스템이 트레이닝 모드인지 아닌지의 여부를 체크한다. 트레이닝 모드는 데이터 시스템이 파워 온 되거나 서든 파워 오프된 경우에 수행될 수 있다. 트레이닝 모드는 데이터 시스템이 동작 중에 주기적으로 수행될 수도 있다.
데이터 시스템이 트레이닝 모드인 경우에 컨트롤러(200)는 동작 S320에서 메모리 모듈(도 1의 100)로부터 리페어 단위 정보를 리드한다. 보다 구체적으로, 컨트롤러(200)는 DRAM(도 2의 110)의 MPR(120)내의 RUI 영역(131)으로부터 리페어 단위 정보를 리드할 수 있다.
컨트롤러(200)는 동작 S330에서 RUI 영역(131)으로부터 리드된 리페어 단위 정보를 레지스터(220)에 저장한다.
컨트롤러(200)는 동작 S340에서 데이터 시스템이 노말 동작 모드인지 아닌 지의 여부를 체크한다. 한정되는 것은 아니지만 본 발명의 실시 예에서, 노말 동작 모드는 트레이닝 모드를 제외한 동작 모드를 포함할 수 있다. 예를 들어, 메모리 모듈(100)로부터 데이터를 리드하는 리드 동작이나 메모리 모듈(100)에 데이터를 라이트하는 라이트 동작은 노말 동작 모드에 기본적으로 포함될 수 있다.
데이터 시스템이 노말 동작 모드인 경우에, 컨트롤러(200)는 동작 S350에서 리페어 온 시스템에서의 포스트 패키지 리페어 수행 여부를 결정한다. 즉, 동작 S350에서 PPR(Post Package Repair) over ROS(Repair On System)의 수행 여부가 결정된다. PPR over ROS의 수행은 리드 동작에서 리드 에러가 발생되었을 때 결정될 수 있다. 본 발명을 한정하는 것은 아니지만, 몇몇 실시 예에서, 발생된 리드 에러가 에러정정코드(ECC)로써 정정 불가한 경우에 PPR over ROS의 수행이 결정된다. PPR over ROS가 수행되기 이전에 데이터 백업 동작이 선행되어야 한다. 따라서, 동작 S360이 수행된다.
리페어 온 시스템에서의 포스트 패키지 리페어가 수행되는 것으로 결정되었을 때, 컨트롤러(200)는 동작 S360에서 레지스터(220)로부터 리페어 단위 정보를 리드한다.
컨트롤러(200)는 동작 S370에서 리페어 단위 정보에 근거하여 데이터 백업 동작을 수행한다. 메모리 모듈(100)의 데이터 백업 동작은 채널 별로 수행될 수 있다. 메모리 모듈(100)의 데이터 백업 동작은 부분적으로 수행되며, 후술될 것이다.
도 3에서 설명된 제어 동작들은 어플리케이션에 의존하여 다양한 수단들에 의해 구현될 수도 있다. 예를 들어, 제어 동작들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 하드웨어 구현에 있어서, 프로세싱 유닛들은 하나 이상의 주문형 집적회로(ASIC)들, 디지털 신호 프로세서(DSP)들, 디지털 신호 프로세싱 디바이스(DSPD)들, 프로그래머블 로직 디바이스(PLD)들, 필드 프로그래머블 게이트 어레이(FPGA)들, 프로세서들, 제어기들, 마이크로-제어기들, 마이크로프로세서들, 전자 디바이스들, 본 명세서에서 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 또는 이들의 조합으로 구현될 수도 있다.
도 4는 본 발명의 다른 실시 예에 따른 데이터 시스템을 보여주는 도면이다.
도 4를 참조하면, 데이터 시스템은 메모리 모듈(101)과 컨트롤러(200)를 포함한다.
메모리 모듈(101)은 복수의 메모리 장치들(110-1,110-2,...,110-n)과 시리얼 프레전스 디텍트(SPD) 메모리(140)를 포함할 수 있다. 메모리 모듈(101)은 예컨대 DIMM(dual in-line memory modules)일 수 있다.
메모리 모듈(101)내의 복수의 메모리 장치들(110-1,110-2,...,110-n)은 각기, 다이나믹 랜덤 억세스 메모리(이하 DRAM)일 수 있다. DRAM(예 110-1)은 개별 칩의 형태로 메모리 모듈(100)의 PCB 상에 탑재될 수 있다.
시리얼 프레전스 디텍트(SPD) 메모리(140)는 개별 칩의 형태로 메모리 모듈(101)의 PCB 상에 탑재될 수 있다. 시리얼 프레전스 디텍트(SPD) 메모리(140)는 EEPROM 등과 같은 비휘발성 반도체 메모리로 구현될 수 있다. 시리얼 프레전스 디텍트(SPD) 메모리(140)의 설정된 영역에는 리페어 단위 정보가 저장될 수 있다. 리페어 단위 정보는 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 시에 이용될 수 있다.
컨트롤러(200)는 라인들(L10,L20)을 통해 메모리 모듈(100)에 연결된다. 라인(L10)은 어드레스, 커맨드, 및 데이터가 제공되는 라인이다. 한편, 라인(L20)은 본 발명의 실시 예에 따른 리페어 단위 정보가 제공되는 라인이다. 그렇지만, 라인(L20)은 이해의 편의를 돕기 위해 도시된 라인일 뿐, 리페어 단위 정보는 라인(L10)을 통해 데이터로서 제공될 수 있다.
컨트롤러(200)는 레지스터(220)와 ECC 회로(222)를 포함할 수 있다. 본 발명의 실시 예에서, 레지스터(220)는 리페어 단위 정보를 저장할 수 있다. 레지스터(220)에 저장되는 리페어 단위 정보는 메모리 모듈(101)내의 SPD 메모리(140)로부터 리드된 정보이다.
본 발명의 실시 예에서, ECC 회로(222)는 에러를 검출하거나 정정하는 ECC 동작을 수행한다. ECC 동작을 위해 패리티 비트들이 이용될 수 있다. 예시적으로, ECC 동작이 64 비트 데이터 비트들 중에서 1 비트의 에러를 검출하고 정정하는 경우라고 하면, 8 비트의 패리티 비트들이 이용될 수 있다. 64 비트 데이터 비트들과 8 비트 패리티 비트들이 합해지면 코드워드(codeword)가 형성된다. 결국, 1 코드워드는 72 비트들로 구성되고, ECC 동작시 1 코드워드에 대하여 [72, 64] 해밍 코드가 이용될 수 있다. 예시적으로 이 경우에 1 코드워드 내 에러 비트 수가 2개이상인 경우, ECC 동작에 의해서는 에러 복구가 불가하다.
도 5는 도 4의 메모리 모듈 내의 SPD 메모리를 보여주는 블록도이다.
도 5를 참조하면, SPD 메모리(140)는 RUI 영역(132)을 포함한다. RUI 영역(132)에는 리페어 단위 정보(RUI)가 저장된다. 리페어 단위 정보(RUI)는 도 2에서의 설명과 유사하게 2비트 혹은 3비트의 데이터로 구성될 수 있다.
도 6은 도 4의 컨트롤러의 데이터 백업 동작을 보여주는 플로우챠트이다. . 도 6을 참조하면, 컨트롤러(200)는 동작 S610에서 데이터 시스템이 부팅 업 모드인지 아닌지의 여부를 체크한다. 부팅 업 모드는 데이터 시스템이 리셋, 파워 온, 혹은 서든 파워 오프된 경우에 수행될 수 있다. 부팅 업 모드는 트레이닝 동작을 수반할 수 있다.
데이터 시스템이 부팅 업 모드인 경우에 컨트롤러(200)는 동작 S620에서 메모리 모듈(도 4의 101)로부터 리페어 단위 정보를 리드한다. 보다 구체적으로, 컨트롤러(200)는 메모리 모듈(101)에 탑재된 SPD 메모리(140)내의 RUI 영역(132)으로부터 리페어 단위 정보를 리드할 수 있다.
컨트롤러(200)는 동작 S630에서 RUI 영역(132)으로부터 리드된 리페어 단위 정보를 레지스터(220)에 저장한다.
컨트롤러(200)는 동작 S640에서 데이터 시스템이 노말 동작 모드인지 아닌 지의 여부를 체크한다. 한정되는 것은 아니지만 본 발명의 실시 예에서, 노말 동작 모드는 부팅 업 모드를 제외한 동작 모드를 포함할 수 있다. 예를 들어, 메모리 모듈(101)로부터 데이터를 리드하는 리드 동작이나 메모리 모듈(101)에 데이터를 라이트하는 라이트 동작은 노말 동작 모드에 기본적으로 포함될 수 있다. 또한 노말 동작 모드는 메모리 모듈(101)의 스탠바이 동작을 포함할 수 있다.
데이터 시스템이 노말 동작 모드인 경우에, 컨트롤러(200)는 동작 S650에서 리페어 온 시스템에서의 포스트 패키지 리페어 수행 여부를 결정한다. PPR over ROS의 수행은 정정 불가한 리드 에러가 발생되었을 때 결정될 수 있다. 본 발명을 한정하는 것은 아니지만, 예를 들어 에러정정코드(ECC)로써 정정 가능한 에러 비트 수가 3비트라고 하였을 때 리드 에러가 4비트 이상으로 검출되었다면, 이는 에러정정코드(ECC)로써 정정 불가한 리드 에러이다. 정정 불가한 리드 에러인 경우에 PPR over ROS의 수행이 결정된다. 그렇지만 PPR over ROS가 수행되기 이전에 데이터 백업 동작이 선행되어야 한다. 따라서, 이를 위해 동작 S660이 수행된다.
리페어 온 시스템에서의 포스트 패키지 리페어가 수행되는 것으로 결정되었을 때, 컨트롤러(200)는 동작 S660에서 레지스터(220)로부터 리페어 단위 정보를 리드한다.
컨트롤러(200)는 동작 S670에서 리페어 단위 정보에 근거하여 데이터 백업 동작을 수행한다. 메모리 모듈(101)의 데이터 백업 동작은 채널 별로 수행될 수 있다. 메모리 모듈(101)의 데이터 백업 동작은 예를 들어 리페어 단위 정보가 x4인 경우에 4 워드라인 단위로 수행된다. 데이터 백업 동작의 상세는 후속의 도면들을 참조로 후술될 것이다.
도 7은 본 발명에 따른 데이터 시스템에 예시적으로 적용된 메모리 모듈의 블록도이다.
도 7을 참조하면, 메모리 모듈(100a)은 복수의 메모리 장치들(110-1,110-2,...,110-n)과 SPD 메모리(140)를 포함할 수 있다. 메모리 모듈(100a)내의 복수의 메모리 장치들(110-1,110-2,...,110-n)은 각기, DRAM일 수 있다. DRAM(예 110-1)은 MPR(120)의 내부에 리페어 단위 정보 영역(131)을 포함할 수 있다. 리페어 단위 정보 영역(131)에는 리페어 단위 정보가 저장될 수 있다. 리페어 단위 정보는 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 시에 이용될 수 있다. 한편, 다른 DRAMs(110-2,110-3,…,110-n)은 리페어 단위 정보 영역(131)을 포함하지 않을 수 있다. 또한, SPD 메모리(140)도 리페어 단위 정보 영역(131)을 포함하지 않는다. 즉, 메모리 모듈(100a) 하나에는 하나의 DRAM에만 리페어 단위 정보 영역(131)이 대표적으로 존재할 수 있다. 통상적으로 메모리 모듈(100a)에 탑재되는 복수의 DRAM 칩들은 동일한 리페어 기법으로 제조된다. 그러므로 하나의 DRAM에만 리페어 단위 정보 영역(131)이 마련되어도 본 발명의 실시 예가 달성될 수 있다.
도 8은 본 발명에 따른 데이터 시스템에 예시적으로 적용된 메모리 모듈의 블록도이다.
도 8을 참조하면, 메모리 모듈(100b)은 도 7과는 달리, DRAM들(110-1~10-n)은 MPR(120-1~120-n)내에 RUI(131-1~131-n)를 각기 포함한다. 이 경우에는 DRAMs 중 하나의 DRAM으로부터 리페어 단위정보가 리드되더라도 본 발명의 실시 예가 달성될 수 있다.
도 9는 본 발명에 따른 데이터 시스템에 예시적으로 적용된 메모리 모듈의 블록도이다.
도 9를 참조하면, DRAM들(110-1~10-n)은 RUI를 포함하지 않고, SPD 메모리(140)가 RUI(132)를 갖는다. 이 경우에는 SPD 메모리(140)의 리페어 단위 정보 영역(132)으로부터 리페어 단위 정보를 리드함에 의해 본 발명의 실시 예가 달성될 수 있다.
도 10은 본 발명에 따른 데이터 시스템에 예시적으로 적용된 메모리 모듈의 블록도이다.
도 10을 참조하면, 메모리 모듈(100d)은 복수의 메모리 장치들(110-1,110-2,...,110-n)과 SPD 메모리(140)를 포함할 수 있다. 또한, 메모리 모듈(100d)은 버퍼(150)를 포함할 수 있다. 버퍼(150)는 리페어 단위 정보 영역(133)을 포함한다. 한편, 복수의 메모리 장치들(110-1,110-2,...,110-n)과 SPD 메모리(140)는 리페어 단위 정보 영역을 포함하지 않는다.
이 경우에는 버퍼(150)의 리페어 단위 정보 영역(133)으로부터 리페어 단위 정보를 리드함에 의해 본 발명의 실시 예가 달성될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 백업 동작에 활용되는 리페어 단위 정보를 설명하기 위해 제시된 도면이다.
도 11을 참조하면, 하나의 채널(CH1)이 3개의 DIMMs(DIMM1,DIMM2,DIMM3)로 구성된 경우의 예가 나타나 있다. 한 채널 내에서 3개의 DIMMs(DIMM1,DIMM2,DIMM3)이 1개의 워드라인 단위(1WL)로 각기 동일하게 리페어되는 경우에, 데이터 백업 단위는 512B(B=Byte)일 수 있다. 따라서, 이 경우에는 리페어 단위 정보는 데이터 “01”로서 주어질 수 있다.
한 채널 내에서 3개의 DIMMs(DIMM1,DIMM2,DIMM3)이 2개의 워드라인 단위(2WL)로 각기 리페어되는 스키마를 갖는 경우에, 데이터 백업 단위는 1KB(KB=Kilo Byte)일 수 있다. 따라서, 이 경우에는 리페어 단위 정보는 데이터 “10”로서 주어질 수 있다.
한 채널 내에서 3개의 DIMMs(DIMM1,DIMM2,DIMM3)이 4개의 워드라인 단위(4WL)로 각기 리페어되는 경우에, 데이터 백업 단위는 2KB(KB=Kilo Byte)일 수 있다. 따라서, 이 경우에는 리페어 단위 정보는 데이터 “11”로서 주어질 수 있다.
한편, 한 채널 내에서 2개의 DIMMs(DIMM1,DIMM2)이 1개의 워드라인 단위(1WL)로 각기 리페어되거나, 1개의 DIMM(DIMM3)이 2개의 워드라인 단위(2WL)로 리페어되는 경우에, 데이터 백업 단위는 DIMM(DIMM3)에 의존하여 1KB(KB=Kilo Byte)일 수 있다. 따라서, 이 경우에는 리페어 단위 정보는 데이터 “10”로서 주어질 수 있다.
또한, 한 채널 내에서 DIMM(DIMM1)이 1개의 워드라인 단위(1WL)로 리페어되고, DIMM(DIMM2)이 2개의 워드라인 단위(2WL)로 리페어되고, DIMM(DIMM3)이 4개의 워드라인 단위(4WL)로 리페어되는 경우에, 데이터 백업 단위는 DIMM(DIMM3)에 의존하여 2KB(KB=Kilo Byte)일 수 있다. 따라서, 이 경우에는 리페어 단위 정보는 데이터 “11”로서 주어질 수 있다.
결국, 하나의 채널(CH1)을 구성하는 DIMMs(DIMM1,DIMM2,DIMM3) 중에서 가장 큰 값을 가지는 리페어 단위 정보가 데이터 백업 시에 활용된다.
도 12는 본 발명의 실시 예에 따른 데이터 백업 동작의 예를 설명하기 위해 제시된 도면이다.
도 12를 참조하면, 제1 채널(CH0)이 복수의 랭크들(RANK0-RANKn)로 구성되고, 하나의 랭크(예 RANK0)는 제1 DIMM(DIMM0)으로 구성된다. 제1 DIMM(DIMM0)은 복수의 메모리 장치들(110-1,110-2,...,110-n)을 포함한다. 복수의 메모리 장치들(110-1,110-2,...,110-n)은 각기, DRAM일 수 있다.
DRAM(110-1)내의 제6 워드라인(WL5)의 억세스 동작에서 정정 불가한 리드에러가 발생되었다고 하자. 이 경우에는 리페어 단위 정보만큼의 워드라인들에 저장된 데이터가 다른 DIMM(DIMMn)내의 DRAM(111-1)으로 백업된다. 예를 들어 리페어 단위 정보가 4개의 워드라인 단위(RU4)인 경우에 제5 내지 제8 워드라인들(WL4-WL7)에 연결된 메모리 셀들에 저장된 데이터가 화살부호(AR10)로 나타낸 바와 같이 DRAM(111-1)의 저장 영역(RI10)내로 백업된다. 결국, 리페어 단위 정보가 4개의 워드라인 단위(RU4)인 경우에 4 페이지의 데이터가 DRAM(111-1)의 저장 영역(RI10)으로 이동된다. 한 페이지의 데이터는 하나의 동일 워드라인에 연결된 메모리 셀들의 저장 데이터를 의미한다.
실시 예에서, 데이터 백업 동작을 위한 리드 동작이 랭크 단위로 수행되는 경우에 DRAM(110-1)내의 4 페이지의 데이터가 DRAM(111-1)의 저장 영역(RI10)으로 이동됨과 동시에, DRAM(110-2)내의 4 페이지의 데이터도 DRAM(111-2)의 저장 영역(RI20)으로 이동된다. 또한, DRAM(110-n)내의 4 페이지의 데이터도 DRAM(111-n)의 저장 영역(RI30)으로 이동된다.
결국, DRAM 내의 모든 페이지 데이터가 랭크 단위로 백업됨이 없이 4 페이지의 데이터가 랭크 단위로 백업되므로, 백업 시간이 단축된다.
한편, 리페어 단위 정보가 정보가 2개의 워드라인 단위인 경우에는 2 페이지의 데이터가 DRAM(111-1)의 저장 영역(RI10)으로 이동될 것이다. 또한, DRAM(110-2)내의 2 페이지의 데이터도 DRAM(111-2)의 저장 영역(RI20)으로 이동되고, DRAM(110-n)내의 2 페이지의 데이터도 DRAM(111-n)의 저장 영역(RI30)으로 이동될 것이다. 이 경우에도 DRAM 내의 모든 페이지 데이터가 랭크 단위로 백업됨이 없이 2 페이지의 데이터가 랭크 단위로 백업되므로, 백업 시간이 단축된다.
도 12의 경우에는 랭크 단위의 백업이 예시적으로 설명되었으나, 본 발명은 이에 한정됨이 없이 메모리 장치별 백업, 채널 단위의 백업, 혹은 DIMM 단위의 백업이 실시될 수 있을 것이다.
도 13은 본 발명의 실시 예에 따른 데이터 시스템 내에 적용되는 메모리 장치의 블록도이다.
도 13을 참조하면, 메모리 장치는 어드레스 버퍼(102), 커맨드 버퍼(104), 메모리 셀 어레이(106), 로우 디코더(108), 리페어 제어 회로(112), 컬럼 디코더(114), 센스 앰프 회로(116), 안티 퓨즈 어레이(118), 멀티 퍼포즈 레지스터(120), 및 I/O 회로(134)를 포함할 수 있다.
어드레스 버퍼(102)는 컨트롤러로부터 인가되는 어드레스(ADD)를 버퍼링한다. 어드레스(ADD)중에서 로우(row) 어드레스는 로우 디코더(108)로 인가된다. 어드레스(ADD)중에서 컬럼(column) 어드레스는 컬럼 디코더(114)로 인가된다.
커맨드 버퍼(104)는 컨트롤러로부터 인가되는 커맨드(CMD)를 버퍼링한다. 커맨드(CMD)는 예를 들어 /RAS, /CAS, / WE, 및 /CS 를 포함할 수 있다.
메모리 셀 어레이(106)는 DRAM 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(106)는 복수의 메모리 뱅크들로 구성될 수 있다.
로우 디코더(108)는 로우 어드레스에 응답하여 메모리 셀 어레이(106)의 워드라인을 선택한다.
리페어 제어 회로(112)는 메모리 셀들의 리페어 동작을 제어한다.
컬럼 디코더(114)는 컬럼 어드레스에 응답하여 메모리 셀 어레이(106)의 컬럼을 선택한다. 메모리 셀 어레이(106)의 컬럼은 비트라인과 연결된다.
센스 앰프 회로(116)는 DRAM 메모리 셀들에 저장된 데이터를 센싱 및 증폭한다.
안티 퓨즈 어레이(118)는 복수의 안티 퓨즈들을 포함한다. 일부 안티 퓨즈들은 본 발명의 실시 예에 따라 리페어 단위 정보를 저장하는데 이용된다.
멀티 퍼포즈 레지스터(120)는 DRAM 정보를 저장하는 스태틱 스토리지이다. DRAM 정보는 예컨대 리드 데이터 패턴, 라이트 데이터 패턴, 에러 로그(log), 및 모드 레지스터 셋들 중의 하나를 포함할 수 있다. 본 발명의 실시 예에서, 멀티 퍼포즈 레지스터(120)내에는 리페어 단위 정보 영역이 마련될 수 있다. 리페어 단위 정보 영역에는 안티 퓨즈 어레이(118)로부터 리드된 리페어 단위 정보가 저장된다. 예시적으로, 멀티 퍼포즈 레지스터(120)가 페이지 0 내지 페이지 3으로 구성되어 있는 경우에, 페이지 3에 리페어 단위 정보가 저장될 수 있다.
I/O 회로(134)는 메모리 셀 어레이(106)로부터 리드된 데이터를 컨트롤러로 출력하고, 컨트롤러로부터 제공되는 라이트 데이터를 수신한다.
데이터 시스템의 부팅 업 모드 혹은 트레이닝 모드에서, 안티 퓨즈 어레이(118)에 저장된 리페어 단위 정보는 리페어 제어 회로(112)의 제어에 의해 멀티 퍼포즈 레지스터(120)내의 RUI 영역(예 도 2의 131)에 저장된다. 데이터 시스템의 부팅 업 모드 혹은 트레이닝 모드에서, RUI 영역(예 도 2의 131)에 저장된 리페어 단위 정보는 I/O 회로(134)를 통해 컨트롤러(200)로 출력된다. 컨트롤러(200)는 리페어 단위 정보를 내부의 메모리 즉 레지스터(예 도 1의 220)에 저장한다.
본 발명의 실시 예에서, 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업은 컨트롤러(200)에 의해 수행된다.
그렇지만, 본 발명의 다른 실시 예에서, 리페어 제어 회로(112)는 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업을 독립적으로 수행할 수도 있다. 이를 위해 예시적으로 패턴 제너레이터가 DRAM 칩 내에 구비될 수 있다. 패턴 제너레이터는 클럭에 동기하여 설정된 시퀀스에 따라 동작한다. 따라서 데이터 백업 시에 별도의 커맨드가 필요없다. 또한, DRAM 칩 내에 어드레스 카운터 및 데이터 백업을 위한 버퍼가 마련될 수 있다. 결국, 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 시에, 컨트롤러는 EMRS를 통해 백업 시작 신호만을 준다. 따라서, DRAM은 스스로 백업될 데이터를 버퍼로 백업한다.
백업 동작 시에, 결함 워드라인의 로우 어드레스는 일단 래치된다. 백업될 로우 어드레스는 상기 래치된 로우 어드레스와 리페어 단위 정보를 이용하여 생성된다. 예를 들어, 결함 워드라인을 선택하는 로우 어드레스가 래치되고, 리페어 단위 정보가 4이면, 래치된 로우 어드레스를 포함하는 총 4개의 로우 어드레스가 생성된다.
도 14는 본 발명의 실시 예에 따른 데이터 시스템이 적용된 전자 시스템의 블록도이다.
도면의 간결성을 위하여, 전자 시스템의 동작을 설명하는데 불필요한 구성 요소들은 생략된다. 예시적으로, 이하에서 설명되거나 또는 도면에 도시된 “유닛(unit)", "모듈(module)", 또는 "회로(circuit)" 등과 같이 특정 기능을 수행하거나 또는 특정 기능을 포함하는 용어들은 소프트웨어, 하드웨어, 또는 그것들의 조합의 형태로 구현될 수 있다.
도 14를 참조하면, 전자 시스템(500)은 시스템 메모리 유닛(1000), 프로세서(2000), 입력 장치들(3000), 출력 장치들(4000), 주변 스토리지(5000), 네트워크 인터페이스(6000), 및 파워 서플라이 유닛(7000)을 포함할 수 있다.
예시적으로, 전자 시스템(500)은 휴대용 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 스마트폰, 또는 웨어러블(Wearable) 장치 형태로 구현될 수 있다. 또한 전자 시스템(500)은 개인용 컴퓨터, 서버, 워크스테이션, 노트북 등과 같은 컴퓨팅 시스템의 형태로 구현될 수 있다.
전자 시스템(500)내에서, 시스템 메모리 유닛(1000)은 도 1에서 설명된 바와 같은 메모리 모듈(100)이나 도 4에서 설명된 바와 같은 메모리 모듈(101)을 포함할 수 있다. 본 발명의 실시 에에 따라 시스템 메모리 유닛(1000)은 리페어 단위 정보 영역(130)을 포함할 수 있다.
프로세서(2000)는 도 1 또는 도 4에서 설명된 바와 같은 컨트롤러(200)를 포함할 수 있다. 프로세서(2000)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시 예에 따라, 프로세서(2000)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(2000)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시 예에 따라, 프로세서(2000)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
시스템 메모리 유닛(1000)과 프로세서(2000)는 도 1 또는 도 4에서 설명된 바와 같은 데이터 시스템을 구성할 수 있다. 프로세서(2000)는 초기 파워 업(power-up) 구간 동안 시스템 메모리 유닛(1000)으로 MPR 리드 커맨드를 제공할 수 있다. 시스템 메모리 유닛(1000)은 MPR 리드 커맨드에 응답하여 리페어 단위 정보를 프로세서(2000)에 제공할 수 있다.
프로세서(2000)는 데이터 시스템이 노말 동작 모드인 경우에, 리페어 온 시스템에서의 포스트 패키지 리페어를 할지 안할 지의 여부를 판단할 수 있다. 예를 들어, 리드 에러가 에러정정코드(ECC)로써 정정 불가한 경우에 PPR over ROS의 수행이 결정된다. 이 후, PPR over ROS가 수행되기 이전에 데이터 백업 동작이 수행된다. 데이터 백업을 위해, 프로세서(2000)는 RUI 영역(130)으로부터 리페어 단위 정보를 리드한다. 프로세서(2000)는 리페어 단위 정보에 근거하여 데이터 백업 동작을 부분적으로 수행한다. 따라서, 데이터 백업 동작에서 전체 데이터를 모두 백업하는 동작에 비해 백업 시간이 단축된다.
입력 장치들(3000)은 키패드, 터치 스크린, 및 마이크 중 하나 이상을 포함할 수있다.
출력 장치들(4000)은 스피커, 및 디스플레이 장치 중 하나 이상을 포함할 수 있다.
주변 스토리지(5000)는 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 및 씨디롬(CD-ROM) 중의 하나 이상을 포함할 수 있다.
네트워크 인터페이스(6000)는 외부의 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 네트워크 인터페이스(6000)는 이더넷(Ethernet) 통신, 근거리 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 및 범용 직렬 버스(Universal Serial Bus; USB) 통신 중의 하나 이상을 수행할 수 있다. 예를 들어, 네트워크 인터페이스(6000)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
파워 서플라이 유닛(7000)은 배터리 전원 혹은 인가되는 전원을 받아 전자 시스템(500)의 동작 전압을 생성할 수 있다.
상술된 데이터 백업 방법은 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 메모리 모듈
120: 멀티 퍼포즈 레지스터
200: 컨트롤러
220: 레지스터

Claims (10)

  1. 포스트 패키지 리페어를 위한 데이터 백업 방법에 있어서:
    메모리 장치의 리페어 단위 정보를 리드하고;
    상기 리드된 리페어 단위 정보를 레지스터에 저장하고;
    상기 메모리 장치의 억세스 중에 리드 에러가 발생되었을 때 포스트 패키지 리페어의 수행 여부를 결정하고;
    상기 포스트 패키지 리페어가 수행되는 것으로 결정되었을 때 상기 레지스터의 상기 리페어 단위 정보에 근거하여 상기 메모리 장치의 데이터 백업 동작을 수행하는 데이터 백업 방법.
  2. 제 1 항에 있어서,
    상기 리페어 단위 정보의 리드는 상기 메모리 장치의 트레이닝 모드 동안에 수행되는 데이터 백업 방법.
  3. 제 1 항에 있어서,
    상기 리페어 단위 정보는 리페어 단위 워드라인 개수를 나타내는 정보인 데이터 백업 방법.
  4. 제 1 항에 있어서,
    상기 레지스터는 상기 메모리 장치와는 분리된 메모리 컨트롤러에 설치된 데이터 백업 방법.
  5. 제 1 항에 있어서,
    상기 리페어 단위 정보는 상기 메모리 장치의 멀티 퍼포즈 레지스터에 저장되는 데이터 백업 방법.
  6. 제 1 항에 있어서,
    상기 메모리 장치는 메모리 모듈을 포함하고, 상기 리페어 단위 정보는 상기 메모리 모듈의 시리얼 프레전스 디텍트(SPD) 메모리에 저장되는 데이터 백업 방법.
  7. 제 6 항에 있어서, 상기 리페어 단위 정보는 상기 메모리 모듈 내에 탑재된 복수의 메모리 장치들 중 하나에 저장되는 데이터 백업 방법.
  8. 제 1 항에 있어서, 상기 포스트 패키지 리페어의 수행은 상기 메모리 장치의 억세스 중에 에러정정코드로써 정정 불가한 리드 에러가 발생되었을 때 결정되는 데이터 백업 방법.
  9. 제 6 항에 있어서,
    상기 메모리 장치의 데이터 백업 동작은,
    리드 에러가 발생된 상기 메모리 장치의 로우 어드레스를 찾고,
    상기 로우 어드레스가 속해 있는 백업 단위 로우 어드레스들에 대응되는 메모리 셀들의 데이터를 리드하고,
    상기 리드된 데이터를 상기 메모리 장치가 속한 채널과는 다른 채널의 메모리 장치에 저장하는 것을 포함하는 데이터 백업 방법.
  10. 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법에 있어서:
    데이터 시스템의 부팅 업 동안에 메모리 장치의 리페어 단위 정보를 리드하고;
    상기 리드된 리페어 단위 정보를 컨트롤러 내부의 메모리에 저장하고;
    상기 메모리 장치의 억세스 중에 에러정정코드로써 정정 불가한 리드 에러가 발생되었을 때 포스트 패키지 리페어의 수행을 결정하고;
    상기 메모리에 저장된 상기 리페어 단위 정보에 근거하여 상기 메모리 장치의 데이터 백업 동작을 채널 별로 수행하는 데이터 백업 방법.
KR1020160172820A 2016-12-16 2016-12-16 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법 KR20180070779A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160172820A KR20180070779A (ko) 2016-12-16 2016-12-16 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법
US15/805,622 US10628265B2 (en) 2016-12-16 2017-11-07 Data backup method for performing post package repair (repair on system) operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160172820A KR20180070779A (ko) 2016-12-16 2016-12-16 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법

Publications (1)

Publication Number Publication Date
KR20180070779A true KR20180070779A (ko) 2018-06-27

Family

ID=62561689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160172820A KR20180070779A (ko) 2016-12-16 2016-12-16 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법

Country Status (2)

Country Link
US (1) US10628265B2 (ko)
KR (1) KR20180070779A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770164B1 (en) 2019-05-02 2020-09-08 International Business Machines Corporation Soft post package repair function validation
US11107549B2 (en) * 2019-12-16 2021-08-31 Microsoft Technology Licensing, Llc At-risk memory location identification and management
CN113821364A (zh) 2020-06-20 2021-12-21 华为技术有限公司 内存故障的处理方法、装置、设备及存储介质
KR20210157862A (ko) 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리 시스템의 동작 방법
US12027223B2 (en) * 2020-11-05 2024-07-02 Changxin Memory Technologies, Inc. Method, device, apparatus and storage medium for repairing failed bits
CN112667445B (zh) * 2021-01-12 2022-05-03 长鑫存储技术有限公司 封装后的内存修复方法及装置、存储介质、电子设备
US20230223082A1 (en) * 2022-01-13 2023-07-13 Samsung Electronics Co., Ltd. Memory device and operating method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002279794A (ja) 2001-03-21 2002-09-27 Mitsubishi Electric Corp 半導体記憶装置
KR100845526B1 (ko) * 2006-10-19 2008-07-10 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법
CN101765889B (zh) * 2007-07-26 2013-12-04 爱德万测试株式会社 备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法
US8634263B2 (en) 2009-04-30 2014-01-21 Freescale Semiconductor, Inc. Integrated circuit having memory repair information storage and method therefor
US8942051B2 (en) * 2012-07-27 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for built-in self test and repair for memory devices
KR102120825B1 (ko) 2013-01-03 2020-06-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9556851B2 (en) 2013-04-03 2017-01-31 General Electric Company System for reducing vibration in a wind turbine
US9202595B2 (en) 2013-11-12 2015-12-01 Micron Technology, Inc. Post package repair of memory devices
US9548137B2 (en) 2013-12-26 2017-01-17 Intel Corporation Integrated circuit defect detection and repair
WO2016022156A1 (en) * 2014-08-08 2016-02-11 Hewlett-Packard Development Company, L. P. Error counters on a memory device
KR102233068B1 (ko) 2014-09-01 2021-03-30 삼성전자주식회사 반도체 메모리 장치의 결함 메모리 셀 리페어 방법
KR20160030717A (ko) * 2014-09-11 2016-03-21 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160106319A (ko) * 2015-03-02 2016-09-12 에스케이하이닉스 주식회사 반도체 메모리 장치
US9349491B1 (en) * 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
US9606889B1 (en) * 2015-09-04 2017-03-28 Dell Products L.P. Systems and methods for detecting memory faults in real-time via SMI tests
KR20170055222A (ko) * 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR102412610B1 (ko) * 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치

Also Published As

Publication number Publication date
US10628265B2 (en) 2020-04-21
US20180173595A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
US10628265B2 (en) Data backup method for performing post package repair (repair on system) operation
US9934143B2 (en) Mapping a physical address differently to different memory devices in a group
US8874979B2 (en) Three dimensional(3D) memory device sparing
CN107430538B (zh) 基于错误类型的ecc的动态应用
US8869007B2 (en) Three dimensional (3D) memory device sparing
KR102116980B1 (ko) 리던던시 메모리 셀의 리프레쉬 동작을 제어하는 반도체 메모리 장치
KR101203764B1 (ko) 메모리 셀프-리프레시 전력을 절약하기 위한 시스템들, 방법들 및 장치들
KR102193682B1 (ko) 선택적 ecc 기능을 갖는 반도체 메모리 장치
US20190034270A1 (en) Memory system having an error correction function and operating method of memory module and memory controller
US10546649B2 (en) Post package repair for mapping to a memory failure pattern
US20130318418A1 (en) Adaptive error correction for phase change memory
US11409601B1 (en) Memory device protection
US11664083B2 (en) Memory, memory system having the same and operating method thereof
US10606690B2 (en) Memory controller error checking process using internal memory device codes
CN112447224B (zh) 行锤击减轻
US20170371785A1 (en) Techniques for Write Commands to a Storage Device
EP4312219A2 (en) Memory system, operating method of the same, and controller of memory device
US9384092B2 (en) Semiconductor memory device with multiple sub-memory cell arrays and memory system including same
KR102681170B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템, 및 그의 리페어 동작 방법
US11182231B2 (en) Host system and computing system including the host system
JP2020071589A (ja) 半導体装置
US9164139B2 (en) Memory device and memory system including the same
US10255986B2 (en) Assessing in-field reliability of computer memories
US11664084B2 (en) Memory device on-die ECC data
US20230137339A1 (en) Memory device, memory module including the memory device, and operating method of memory controller