CN101765889B - 备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法 - Google Patents

备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法 Download PDF

Info

Publication number
CN101765889B
CN101765889B CN2007801000331A CN200780100033A CN101765889B CN 101765889 B CN101765889 B CN 101765889B CN 2007801000331 A CN2007801000331 A CN 2007801000331A CN 200780100033 A CN200780100033 A CN 200780100033A CN 101765889 B CN101765889 B CN 101765889B
Authority
CN
China
Prior art keywords
mentioned
siding
line
inefficacy
fail bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007801000331A
Other languages
English (en)
Other versions
CN101765889A (zh
Inventor
藤井俊朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101765889A publication Critical patent/CN101765889A/zh
Application granted granted Critical
Publication of CN101765889B publication Critical patent/CN101765889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种备用线分配装置，该装置针对设有多条备用线的存储器，决定对哪条失效线分配备用线，其具有：位计数部，针对各条失效线中包含的各个失效位，将包含该失效位，而且与该失效线不同方向的失效线具有的失效位的个数作为正交失效位数进行计数，并在每个失效位中存储正交失效位数；加权计算部，根据各条失效线中包含的失效位的正交失效位数，计算各条失效线的加权系数，并对每条失效线存储加权系数；分配部，按照加权计算部计算的加权系数的大小，决定向哪条失效线分配备用线。

Description

备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法
技术领域
本发明涉及一种备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法和程序。本发明特别涉及关于设置多条备用线的半导体存储器等的存储器，决定对哪个失效线分配备用线的备用线分配装置。 
背景技术
目前已知有呈二维矩阵状配置记忆单元的半导体存储器。在该半导体存储器的制造中，理想的是制造出所有记忆单元均正常动作的存储器。但是，因为近几年的半导体存储器具有非常多的记忆单元，很难使所以记忆单元都正常。 
另外，公知有一种在记忆单元的矩阵中的行方向或列方向的地址线上，预先形成规定数量的备用线的半导体存储器。在该半导体存储器中，利用备用线调换具有不良记忆单元(失效位)的地址线，从而可以对具有不良记忆单元的半导体存储器进行修补(例如，参照专利文献1)。 
专利文献1：日本专利开平2-24899号公报。 
可是，能成为半导体存储器中的备用线的数量是有限的。因此，如果对有失效位的地址线不能适当地分配备用线，则有时无法修补全部失效位。但近几年来的半导体存储器具有非常多的地址线，故在对可修补所有失效位的备用线的分配解进行检测时需要花费非常长的时间。因此，需要一种对可修补所有失效位的备用线的分配解进行高效率检测的方法。 
因此，为了解决上述问题，本发明的目的在于提供一种备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法及程序。该目的是由权利要求书中的独立权利要求所记载的特征的组合而实现的。而从属权利要求规定了本发明的更为有利的具体例子。 
发明内容
为了解决上述问题，在本发明的第一实施方式中提供一种备用线分配装置，该装置针对设有多条备用线的存储器，决定对具有失效位的行方向的失效线及列方向的失效线中的哪条失效线分配备用线的备用线分配装置，其具有：位计数部，针对各条失效线中包含的各个失效位数，将包含该失效位而且与该失效线不同方向的失效线具有的失效位的个数作为所述正交失效位数进行计数，并在每个失效位中存储上述正交失效位数；加权计算部，根据各条失效线中包含的失效位的正交失效位数，计算各条失效线的加权系数，并对每条失效线存储加权系数；分配部，按照加权计算部计算的加权系数的大小关系，决定向哪条失效线分配备用线。 
在本发明的第二实施方式中，提供一种存储器修补装置，是修补设置了多条备用线的存储器的失效位的装置，其具有：备用线分配装置，决定对上述存储器中具有失效位的行方向的失效线及列方向的失效线中的哪一个失效线分配备用线；以及，设定部，对上述存储器设定备用线分配装置所决定的分配，备用线分配装置具有：位计数部，对于各条失效线中包含的各个失效位，将含该失效位而且与该失效线不同方向的失效线所具有的失效位的个数作为正交失效位数而计数，并对应每个失效位存储正交失效位数；加权计算部，根据各条失效线中包含的失效位的正交失效位数，计算各条上述失效线的加权系数，并对应每条失效线而存储加权系数；分配部，根据上述加权计算部计算的上述加权系数的大小关系，决定对哪个失效线分配上述备用线。 
在本发明的第三实施方式中，提供一种备用线分配方法，是对设置有多条备用线的存储器，决定对具有失效位的行方向的失效线及列方向的失效线中的哪个失效线分配上述备用线的备用线分配方法，其中，针对各条上述失效线中包含的各个失效位数，将包含该失效位而且与该失效线不同的方向的失效线具有的失效位的个数作为所述正交失效位数进行计数，并在每个上述失效位中存储上述正交失效位数；根据各条上述失效线中包含的上述失效位的上述正交失效位数，计算各条上述失效线的加权系数，并对每条上述失效线存储上述加权系数；根据上述加权系数的大小关系，决定向哪条上述失效线分配上述备用线。 
在本发明的第四实施方式提供一种存储器制造方法，用于制造存储器，包括如下阶段：形成设有多条备用线的存储器的阶段；对于已形成的上述存储器，决 定对具有失效位的行方向的失效线及列方向的失效线中的哪个失效线分配上述备用线；修补上述存储器的阶段，在该阶段中，针对各条上述失效线中包含的各个失效位，将包含该失效位而且与该失效线不同方向的失效线具有的失效位的个数作为所述正交失效数进行计数，并在每个上述失效位中存储上述正交失效位数；根据各条上述失效线中包含的上述失效位的上述正交失效位数，计算各条上述失效线的加权系数，并对每条上述失效线存储上述加权系数；根据上述加权系数的大小关系，决定向哪条上述失效线分配上述备用线。 
本发明提供一种程序，是使计算机作为备用线分配装置而发挥作用的程序，该备用线分配装置针对设有多条备用线的存储器，决定对具有失效位的行方向的失效线及列方向的失效线中的哪个失效线分配上述备用线，上述计算机通过执行上述程序发挥以下功能：位计数部，针对各条上述失效线中包含的各个失效位数，将包含该失效位而且与该失效线不同的方向的失效线具有的失效位的个数作为所述正交失效位数进行计数，并在每个上述失效位中存储上述正交失效位数；加权计算部，根据各条上述失效线中包含的上述失效位的上述正交失效位数，计算各条上述失效线的加权系数，并对每条上述失效线存储上述加权系数；分配部，按照上述加权计算部计算的上述加权系数的大小关系，决定向哪条上述失效线分配上述备用线。 
上述的发明的概要并未列举出本发明必要的全部特征。这些特征群的辅助组合也能成为本发明。 
附图说明
图1表示对半导体存储器等存储器40进行测试的存储器测试装置10和修补存储器40失效位的存储器修补装置20的一例示意图。 
图2表示备用线分配装置100构成的一例示意图。 
图3表示存储器40失效数据的一例示意图。 
图4表示对备用线分配装置100的处理进行说明的一例示意图。 
图5表示备用线分配装置100的其他构成例的示意图。 
图6表示对图5所示的备用线分配装置100的处理进行说明的一例示意图。 
图7是图1到图6中所说明的备用线分配装置100动作的一例流程图。 
图8表示图7说明的备用线的分配处理S404的处理的一例流程图。 
图9表示存储器40的其他的失效数据的一例示意图。 
图10表示备用线分配装置100其他的构成例的示意图。 
图11表示提供给孤立失效检测部150的失效数据位图的一例示意图。 
图12表示修补可否判断部140的一部分的构成例的示意图。 
图13表示失效位的位图的一例示意图。 
图14表示本发明一实施方式涉及的存储器制造方法的一例流程图。 
图15表示本发明一实施方式涉及的计算机1900硬件构成的一个例子。 
附图标记说明 
10、存储器测试装置，20、存储器修补装置，30、设定部，40、存储器，100、线分配装置，110、位计数部，120、加权计算部，130、分配部，140、修补可否判断部，142、第1乘法部，144、第2乘法部，146、比较部，150、孤立失效检测部，1900、计算机，2000、CPU，2010、ROM，2020、RAM，2030、通信接口，2040、硬盘驱动器，2050、软盘驱动器，2060、CD-ROM驱动器，2070、输入输出芯片，2080、显示装置，2082、主机/控制器，2084、输入输出控制器，2090、软盘，2095、CD-ROM 
具体实施方式
下面通过发明的实施方式说明本发明，下面的实施方式并不限定权利要求的范围，而且在实施方式中所说明的特征的组合并不都是发明的解决手段所必须的。 
图1表示对半导体存储器等的存储器40进行测试的存储器测试装置10和修补存储器40的失效位的存储器修补装置20的一例示意图。存储器测试装置10对作为测试对象的存储器40的各记忆单元进行测试其是否正常动作。存储器测试装置10，可以将表示存储器40各记忆单元是否为失效位的失效数据输入线修补装置20。存储器40可以是2维矩阵状配置记忆单元的半导体存储器。同时，在存储器40中，针对记忆单元的矩阵的行方向或列方向的地址线，分别预先设置有规定数量的备用线。 
存储器修补装置20，具有备用线分配装置100及设定部30。备用线分配装置100，从存储器测试装置10接收存储器40的失效数据。同时，备用线分配装置100按照该失效数据决定在存储器40中具有失效位的行方向地址线(行方向失效线)及列方向地址线(列方向失效线)中向哪个失效线分配备用线。在这里，所谓失效线，是指在行方向及列方向地址线中具有失效位的地址线。设定部30，在存储器40设定备用线分配装置100所决定的备用线的分配。比如，设定部30可以按照该备用线的分配，通过由激光等对存储器40中的线路进行溶断，在存储器40中设定相应的分配。根据这样的处理，能制造实施了失效位修补的存储器40。 
图2表示备用线分配装置100构成的一例示意图。备用线分配装置100具有位计数部110、加权计算部120和分配部130。位计数部110从存储器测试装置10接收存储器40的失效数据。 
图3表示存储器40失效数据的一例示意图。位计数部110，可以接收如图3所示的失效数据的位图。位计数部110，可以具有存储该位图的位图存储器。还有在图3中，举例说明了在行方向及列方向各具有10条地址线的存储器40。另外在图3中，行方向及列方向的地址线交叉的点分别与1位的记忆单元对应。同时，用X符号表示本例中的存储器40的失效位。本例中，(行地址，列地址)＝(1，1)，(1，3)，(1，5)，(1，9)，(2，1)，(3，2)，(3，4)，(3，7)，(5，3)，(6，4)，(8，4)的各位，是失效位。 
位计数部110，对于各条失效线(行方向的地址线1、2、3、5、6、8以及列方向的地址线1、2、3、4、5、7、9)中所含的各个失效位，将包含该失效位且与该失效线不同方向的失效线所具有的失效位的个数作为正交失效位数而进行计数。例如，失效位(n，m)的行地址线n上的正交失效位数包含失效位(n，m)、且与行地址线n正交的列地址线m所具有的失效位数(其中，n、m为整数)。而且，失效位(n，m)的列地址线m上的正交失效位数包含失效位(n，m)、且与列地址线m正交的行地址线n所具有的失效位数。 
更具体地说，例如，失效位(1、1)的行地址线1上的正交失效位数由于是列地址线1所具有的失效位数，因此在本例中为“2”。而且，失效位(1、1)的列地址线1上的正交失效位数由于是行地址线1所具有的失效位数，因此在本例中为“4”。 
位计数部110针对各个失效位(n，m)，对行地址线n上的正交失效位数与列地址线m上的正交失效位数进行计数，并分别对应于每个失效位进行存储。位计数部110中，对于存储器40的各位，可分别具有：行位数暂存器，其存储行地址线上的正交失效位数；以及列位数暂存器，其存储列地址线上的正交失效位数。 
加权计算部120根据各条失效线中所含的失效位的、在该失效线上的正交失效位数，计算各条失效线的加权系数。例如，加权计算部120可对该失效线上的正交失效位数更大的失效位，计算更小的系数。并且，加权计算部120可计算各条失效线所具有的失效位的系数的总和作为该失效线的加权系数而。 
基本上，通过对所含的失效位数更多的失效线来依次分配备用线，从而可对更多的失效位进行修补。然而，因为存储器40的各存储单元是形成于存储器40的规定的面内，所以优选的是，各存储单元形成二维矩阵状，以便属于列地址线和行地址线这两者。因此，各失效位可在列地址线以及行地址线这两者上得以修补。此时，若将备用线分配成使得一个失效位可利用列地址线的备用线以及行地址线的备用线这两者而修补，则可修补的失效位的总数将会减少。 
对此，备用线分配装置100对于各失效位，求出行地址线以及列地址线上的正交失效位数，借此可取得表示应在列地址线或行地址线的哪一者上对各个失效位进行修补的系数。并且，求出各失效线所具有的失效位的系数的总和，借此可针对各失效线而取得表示是否应分配备用线的加权系数。 
更具体地说，加权计算部120可根据各条失效线所具有的失效位的在该失效线上的正交失效位数的倒数的总和，而计算该失效线的加权系数。例如，行地址线1所具有的失效位(1，1)、(1，3)、(1，5)、(1，9)的在行地址线1上的正交失效位数为2、2、1、1。加权计算部120可计算所述正交失效位数的倒数的总和，即1/2+1/2+1/1+1/1＝3，将其作为行地址线1的加权系数。加权系数计算部120可对应于每条失效线而计算并存储加权系数。加权系数计算部120可具有加权暂存器，该加权暂存器对应于每条地址线而设置，存储对应的地址线的加权系数。 
分配部130根据加权计算部120计算的加权系数的大小关系，决定对哪一条失效线分配备用线。例如分配部130可对加权系数更大的失效线分配备用线。例如在图3所示的例中，由于行地址线1的加权系数最大，因此分配部130可对行 地址线1分配行方向的备用线。 
而且，可对分配部130预先通知设在存储器40中的列方向以及行方向的备用线各自的条数。例如由使用者等对分配部130预先通知备用线的条数。分配部130可具有初始备用线数暂存器，该初始备用线数暂存器分别存储有已通知的列方向以及行方向的备用线的条数。而且，分配部130还可具有对各方向的剩余备用线数进行存储的剩余备用线数暂存器，该剩余备用线数是在已对任一条失效线分配了备用线时，通过减去该方向的备用线的条数而计算。分配部130可将剩余备用线数不为零作为条件，来对失效线分配该方向的备用线。 
图4是对备用线分配装置100的处理的一例进行说明的示意图。如图3中所说明，分配部130对加权系数最大的失效线(图3中为行地址线1)分配对应方向的备用线。此时，分配部130可将已对该失效线分配了备用线的信息通知给位计数部110。 
位计数部110对在已分配有备用线的失效线中所含的失效位除外的情况下，计算各个失效位的列方向以及行方向的正交失效位数。位计数部110还可具有更新的位图存储器，该更新位图存储器中存储有将已分配有备用线的失效线中所含的失效位除外的情况下的失效数据的位图。 
如图4所示，设行地址线1所具有的失效位已得到修补，本例中的位计数部110对各个失效位的正交失效位数进行再次计算。位计数部110还可具有列方向以及行方向的再次计算位数暂存器，该列方向以及行方向的再次计算位数暂存器重新存储对于各个失效位再次计算的列方向以及行方向的正交失效位数。 
加权计算部120根据位计数部110已再次计算并重新存储的正交失效位数，来对将已分配有备用线的失效线中所含的失效位除外的情况下的各条失效线的加权系数进行计算。例如，由于行地址线1的失效位已得到修补，因而本例的行地址线2的加权系数由1/2被再次计算为1。加权计算部120对应每条失效线而再次计算并存储加权系数。加权计算部120还可具有更新加权暂存器，该更新加权暂存器对应于每条地址线而设置，存储有对所对应的地址线进行再次计算所得的加权系数。 
分配部130根据加权计算部120已重新存储的加权系数，来选择下次应分配备用线的失效线。例如分配部130可对更新后的加权系数最大的失效线分配下一 条备用线。而且，例如图4的行地址线3与列地址线4所示，也考虑加权系数为相同值的情况。此时，分配部130可由使用者等预先指定的方向的失效线优先，并对其分配备用线。且分配部130可使剩余备用线数更大的方向的失效线优先，并对其分配备用线。另外，分配部130也可对加权系数相同的多条失效线同时分配备用线。 
通过重复上述处理，能够将备用线分配成使得可修补的失效位数最大化。因此，能高效地检测出可对所有失效位进行修补的备用线的分配解。 
图5表示备用线分配装置100的其他构成例的示意图。本例中的备用线分配装置100相对于图1至图4中已说明的备用线分配装置100的构成，还具备修补可否判定部140。本例的备用线分配装置100中的其他构成元件可与图1至图4中已说明的备用线分配装置100相同。 
在如图1至图4中所说明的依次分配有备用线的情况下，修补可否判定部140判定是否可对所有的失效位进行修补。例如，每当分配部130欲对任一条失效线分配备用线时，修补可否判定部140便会判定是否尚存有可对所有的失效位进行修补的可能性。 
作为一例，修补可否判定部140可在剩余备用线数已为零时，尚存有并未修补的失效位的情况下，判定为可对所有的失效位进行修补的可能性已不存在。而且，即使在剩余备用线数不为零的情况下，修补可否判定部140也可利用例如图10至图12中以下将描述的方法，来判定是否尚存有可对所有的失效位进行修补的可能性。 
分配部130可将已对哪一条失效线分配了备用线的信息通知给修补可否判定部140。修补可否判定部140可根据该通知的内容与位计数部110、加权计算部120及分配部130中的各暂存器、各存储器的信息，判定是否尚存有可对所有的失效位进行修补的可能性。 
例如修补可否判定部140可在对该失效线分配了备用线的结果为，分配部130的剩余备用线数暂存器中所存储的线数变为零，且位计数部110的更新位图存储器中所存储的位图中剩余有失效数据时，判定为不存在可对所有的失效位进行修补的可能性。而且，修补可否判定部140也可在对该失效线分配了备用线之后、一个方向的剩余备用线数变为零、且另一个方向的剩余备用线数少于该另一 个方向的失效线数时，判定为不存在可对所有的失效位进行修补的可能性。 
图6是对图5所示的备用线分配装置100的一例处理进行说明的示意图。本例中，对剩余的失效位为(行地址，列地址)＝(1，1)、(1，2)、(2，3)、(2，4)、(2，5)、(2，6)、(3，4)、(3，5)、(3，6)的各位，且行方向的剩余备用线数为1，而列方向的剩余备用线数为4的第1状态的情况进行说明。图6所示的第1状态可为存储器40的初始状态，也可为图1至图5所说明的处理中已分配有若干条备用线之后的状态。 
如图1至图4中所说明的，加权计算部120对各条地址线计算加权系数。继而，分配部130对加权系数最大的失效线分配备用线。本例中，由于行地址线2的加权系数最大，因此对行地址线2分配行方向的备用线。其结果为，行方向的剩余备用线数变为零。而且，列方向的失效线数变为“5”，大于列方向的剩余备用线数“4”。在这种情况下，修补可否判定部140判定为无法对任一个失效位进行修补，并将该信息通知给分配部130。 
分配部130在接收到该通知时，将已分配有备用线的失效线的任一条作为第1失效线，并解除对第1失效线的备用线分配。本例的分配部130将此前刚刚分配有备用线的行地址线2作为第1失效线，并解除备用线的分配。此时，位计数部110、加权计算部120以及分配部130中的各暂存器以及各存储器的内容恢复为对第1失效线分配备用线之前的状态。 
例如，加权计算部120可在修补可否判定部140判定为无法对任一个失效位进行修补时，对将备用线分配给第1失效线之前的加权系数进行再次计算。而且，位计数部110、加权计算部120以及分配部130中，对于各暂存器以及各存储器，可具有高速缓冲存储器，该快取存储器中存储有每当对失效线分配备用线时的各个状态。 
而且，分配部130在自修补可否判定部140接收到无法对任一个失效位进行修补的通知时，选择包含第1失效线所具有的失效位、且与第1失效线不同方向的各条第2失效线，并分配备用线。本例的分配部I30对包含行地址线2所具有的失效位(2，3)、(2，4)、(2，5)、(2，6)、且与行地址线2正交的4条列地址线3、4、5、6分配列方向的备用线。 
本例中，选作第2失效线的地址线的条数小于等于该方向上剩余的备用线 数，因此修补可否判定部140将存在可对所有的失效位进行修补的可能性的信息通知给分配部130。位计数部110以及加权计算部120对已将备用线分配给各条第2失效线的状态下的失效数据的位图、正交失效位数、加权系数等进行再次计算。 
接着，分配合130根据已再次计算的加权系数，来选择下次应分配备用线的失效线。对于本例的分配部130而言，由于行地址线1的加权系数最大，故会对行地址线1分配行方向的备用线。此时，由于行方向的剩余备用线数不为零、且在分配了该备用线时剩余的失效位变为零，因此修补可否判定部140将可通过该分配而将所有的失效位已得到修补的信息通知给分配部130。分配部130可在接收到该通知时确定备用线的分配形态，并通知给设定部30。 
如上所述，在对第1失效线设定备用线时判定为不可能对所有的失效位进行修补的情况下，备用线分配装置100解除对第1失效线的分配，借此可省略对已分配了第1失效线的状态以后的备用线的分配解的探索处理。因此，可缩短处理时间。且在未对第1失效线设定备用线的情况下，若不对正交的第2失效线分配备用线，则无法修补第1失效线中所含的失效位。如本例所示，在解除了对第1失效线的分配时，对正交的第2失效线强制性地分配备用线，借此可提高对备用线的分配解进行探索的处理效率。 
而且，当选作第2失效线的地址线的条数多于该方向上剩余的备用线数时，修补可否判定部140将不可能对所有的失效位进行修补的信息通知给分配部130。此时，在第1状态下的剩余失效位与剩余备用线的组合中，不存在可对所有的失效位进行修补的备用线的分配解。 
因此，分配部130进一步解除在成为第1状态前刚刚对失效线所分配的备用线。即，分配部130对该失效线分配了备用线之后，在剩余失效位以及剩余备用线变为第1状态下，再解除对失效线的备用线分配。接着，分配部130对包含已解除了备用线分配的失效线的失效位且与该失效线正交的失效线，强制性地分配备用线。 
如此，备用线分配装置100在不可能对所有的失效位进行修补时，依次解除备用线的分配，并对正交的失效线强制性地分配备用线。并且，可通过探索备用线的分配解而高效地检测出分配解。 
图7是表示图1至图6中所说明的备用线分配装置100的动作的一例流程图。如上所述，首先，位计数部110针对各失效位，对列方向以及行方向的正交失效位数进行计数(S400)。 
接着，加权计算部120根据各失效线中所含的失效位的正交失效位数，来计算各条失效线的加权系数(S402)。然后，如图1至图6中所说明，备用线分配装置100根据失效线的加权系数，来进行备用线的分配处理(S404)。 
其次，备用线分配装置100判定所有的失效位是否可通过S404的处理而修补(S406)。当所有的失效位可修补时，设定部30对存储器40进行修补处理(S408)。且当任一个失效位无法修补时，备用线分配装置100例如通过将该信息通知给使用者等，进行不可修补的处理(S410)。 
图8是表示图7中所说明的备用线的分配处理S404的处理的一例的流程图。如上所述，分配部130对加权系数最大的失效线分配备用线(S500)。其次，修补可否判定部140在分配部130已将一条备用线分配给失效线时，根据预先规定的判定基准，来判定是否尚存有可对所有的失效位进行修补的可能性(S502)。例如，如上所述，修补可否判定部140可根据剩余失效位与剩余备用线数，来判定是否可对所有的失效位进行修补。 
当在S502中判定为尚存有可对所有的失效位进行修补的可能性时，将对位计数部110以及加权计算部120的各暂存器以及各存储器的数据进行更新。例如加权计算部120对加权系数进行更新(S504)。而且，修补可否判定部140判定是否存在有尚未修补的失效位(S506)。当在S506中已判定为存在有尚未修补的失效位时，重复自S500开始的处理，并依次分配备用线。且当在S506中已判定为不存在尚未修补的失效位的情况下，判定为在备用线的该分配形态下对所有的失效位可进行修补(S508)。此时，如图7中所说明，通过设定部30来进行修补处理S508。 
而且，当在S502中判定为不可能对所有的失效位进行修补时，分配部130会解除此前刚设定的备用线的分配(S510)。接着，使位计数部110以及加权计算部120的各暂存器以及各存储器的数据恢复为分配该备用线之前的状态。例如加权计算部120可对分配该备用线之前的状态的加权系数进行再次计算(S512)。 
接着，分配部130选择包含已解除了备用线分配的笫1失效线的失效位且与 第1失效线正交的第2失效线，并分配备用线(S514)。其次，修补可否判定部140判定是否存在可对所有的失效位进行修补的可能性(S516)。 
当在S516中已判定为存在可对所有的失效位进行修补的可能性时，根据该备用线的分配来进行S504以后的处理。而且，当在S516中已判定为无法对任一个失效位进行修补时，分配部130可判定是否可进一步解除备用线的分配(S518)。例如，当已追溯到存储器40的初始状态来解除备用线的分配时，可判定为无法解除更多的备用线的分配。 
当在S518中判定为可进一步解除备用线的分配时，分配部130返回至S510的处理，解除此前刚分配的备用线。而且，当在S518中判定为无法进一步解除备用线的分配时，设定为不存在可对存储器40的所有的失效位进行修补的备用线的分配解，结束处理。此时，执行图7中所说明的不可修补处理S410。通过如上所述的处理，可高效地检测出备用线的分配解。 
而且，在以上的示例中，说明了每次分配备用线时对各失效线的加权系数进行更新的示例。而在其他示例中，备用线分配装置100也可不更新各失效线的加权系数。此时，备用线分配装置100可省略图8中所说明的加权系数更新处理S504以及加权系数再次计算处理S512。通过如此处理，也可高效地检测出备用线的分配解。 
而且，在图8的处理例中，当在S502中已判定为无法对所有的失效位进行修补时，解除此前刚刚分配的备用线(S512)。在其他示例的S512的处理中，也可解除在S500中最初分配的备用线。此时，在S512的处理中，位计数部110以及加权计算部120的各暂存器以及各存储器恢复为初始状态。而且，在S500的处理之前，分配部130可对具有预先规定的数量的失效位的失效线预先分配备用线。 
图9是表示存储器40中的其他失效数据的示意图。而且，本例的存储器40的存储区域，在行方向以及列方向中的至少一个方向上被分割成多个存储块。图9的示例中，存储器40的存储区域在行方向上被分割成3个块，而在列方向上被分割成2个块。存储器40可对应于各个存储块的每一个而具有列方向以及行方向的备用线。 
针对上述存储器40，当在图8所说明的S502的处理中，修补可否判定部140 判定为无法对任一个失效位进行修补时，解除此前刚刚分配给第1失效线的备用线(S510)。接着，在S514的处理中，分配部130可选择与第1失效线相同方向的失效且每个存储块的失效位数与第1失效线相同的第3失效线，并强制性地分配备用线。此时，分配部130可对上述的第2失效线以及第3失效线此两者分配备用线。 
例如，对在图8所说明的S500的处理中，对图9所示的行地址线1分配了备用线的情况进行说明。此时，当已判定为无法对任一个失效位进行修补时(S502)，在S514的处理中，首先选择列地址线1、2、7、8、9作为第2失效线。而且，由于行地址线2所具有的失效位在每个存储块中的个数，与行地址线1所具有的失效位在每个存储块中的个数相同，因此分配部130选择包含行地址线2的失效位且与行地址线2正交的列地址线2、3、6、7、9作为第3失效线。 
接着，分配部130对所选择的第2失效线以及第3失效线强制性地分配备用线(S514)。如此，在对于每个存储块而设有备用线的情况下，在对某条失效线分配备用线时无法对所有的失效位进行修补的情况下，若针对该失效线即使对每个存储块的失效位数相同的失效线分配备用线，无法对所有的失效位进行修补的可能性仍很高。对于上述失效线，也可通过对正交的第3失效线强制性地分配备用线，而更高效地探索备用线的分配解。 
图10是表示备用线分配装置100的其他构成例的示意图。本例的备用线分配装置100除了具备图5中所说明的备用线分配装置100的构成以外，还具备孤立失效检测部150。其他构成要素可与图5中所说明的备用线分配装置100相同。 
孤立失效检测部150，在包含该失效位的行方向以及列方向的失效线上不存在其他失效位时，检测出将该失效位作为孤立失效位。即，孤立失效检测部150检测出在列方向的某条失效线中仅含一个失效位、且包含该失效位并与该失效线正交的行方向的失效线上不含其他失效位时，将该失效位作为孤立失效位。孤立失效检测部150可根据位计数部110依次更新并存储的失效数据的位图，来依次检测出各个状态下的孤立失效位。 
图11是表示提供给孤立失效检测部150的失效数据的位图的示意图。如上所述，孤立失效检测部150可根据该位图来检测孤立失效位。本例中，孤立失效检测部150检测出失效位(1，1)、(2，2)、(3，3)、(4，4)、(5，5)此5个失效 位作为孤立失效位。 
而且，修补可否判定部140可在图8所示的S502以及S516的处理中，根据孤立失效位数以及剩余备用线数，来判定是否具有可对所有的失效位进行修补的可能性。例如，修补可否判定部140可在列方向以及行方向的剩余备用线数之和少于孤立失效数的情况下，判定为不存在可对所有的失效位进行修补的可能性。 
而且，分配部130可在图8中所说明的S500的处理中，根据孤立失效位数以及剩余备用线数，来选择应强制性地分配备用线的失效线。例如，分配部130可将自孤立失效位数减去列方向的剩余备用线的条数所得的减算结果所对应的条数的行方向的备用线，分配给包含孤立失效位的任意行方向的失效线。 
例如，当孤立失效位数为“5”、列方向的剩余备用线的条数为“2”时，分配部130将3条行方向的备用线分配给包含孤立失效位的任意3条行方向的失效线。同样地，当孤立失效位数为“5”、行方向的剩余备用线的条数为“4”时，分配部130将1条列方向的备用线分配给包含孤立失效位的任意1条列方向的失效线。 
可利用各方向的备用线来进行修补的孤立失效位数的最大值为该方向的剩余备用线数。因此，当列方向或行方向的至少任一方向上的剩余备用线数a少于孤立失效位数b时，必须利用其他方向的备用线来修补至少(b-a)个孤立失效位数。 
因此，如上所述，根据孤立失效位数以及剩余备用线数来强制性地分配备用线，借此可更高效地探索备用线的分配解。而且，孤立失效检测部150在每次分配部130根据加权系数来将备用线分配给失效线时，可检测出除去该失效线中所含的失效位的状态下的孤立失效位。孤立失效检测部150可具有存储各状态下的孤立失效位数的暂存器。 
而且，在尚未分配备用线、且未修补的失效位全部为孤立失效位的情况下，若孤立失效位数少于剩余备用线数，则确定可进行修补。此时，分配部130可对剩余的所有失效线分配备用线，并结束分配处理。例如，分配部130可以由使用者等预先指定的方向的备用线为优先，并将其分配给剩余的失效线。 
而且，图10以及图11中所说明的孤立失效位的处理，可对图9中所说明的每个存储块进行。例如，修补可否判定部140当对于任一个存储块，在列方向以 及行方向的剩余备用线数之和少于孤立失效数的情况下，判定为不存在可对所有的失效位进行修补的可能性。 
图12是表示修补可否判定部140的一部分的构成示意图。本例的修补可否判定部140除了具有执行图1至图11中所说明的功能的构成以外，还具有第1乘法部142、第2乘法部144以及比较部146。 
第1乘法部142计算第1乘法值，该第1乘法值是将列方向的失效线中所含的失效位的个数的最大值与列方向的剩余备用线的条数相乘所得。即，第1乘法值表示通过列方向的剩余备用线而可修补的失效位的最大值。另外，第2乘法部144计算第2乘法值，该第2乘法值是将行方向的失效线中所含的失效位的个数的最大值与行方向的剩余备用线的条数相乘所得。即，第2乘法值表示通过行方向的剩余备用线而可修补的失效位的最大值。 
比较部146判定第1乘法值以及第2乘法值之和是否小于剩余失效位的总数。当第1乘法值以及第2乘法值之和小于剩余失效位的总数时，无法利用剩余备用线来修补所有的失效位。此时，比较部146将该信息通知给分配部130。 
图13是表示失效位的位图的示意图。本例的失效位的总数为13，列方向以及行方向的剩余备用线的条数分别为“3”。 
第1乘法部142检测出行方向的失效线中所含的失效位的个数的最大值。如图13所示，本例中的该最大值为“2”。第1乘法部142将剩余备用线的条数“3”与最大值“2”相乘，计算第1乘法值“6”。 
同样地，第2乘法部144检则出列方向的失效线中所含的失效位的个数的最大值。如图13所示，本例中的该最大值为“2”。第2乘法部144将剩余备用线的条数“3”与最大值“2”相乘，计算第2乘法值“6”。 
本例中，第1乘法值以及第2乘法值之和“12”小于剩余失效位数“13”。因此，比较部146将无法对所有的失效位进行修补的信息通知给分配部130。通过如此的处理，可更早期地检测出不存在可对所有的失效位进行修补的可能性，因此可高效地探索备用线的分配解。 
而且，修补可否判定部140可对图9中所说明的每个存储块，来进行图12以及图13中所说明的使用第1乘法值以及第2乘法值的处理。例如，修补可否判定部140可在任一个存储块中的第1乘法值以及第2乘法值之和小于剩余失效 位数的情况下，判定为不存在可对所有的失效位进行修补的可能性。 
图14是表示本发明的一实施方式的存储器制造方法的一例流程图。该存储器制造方法使用图1至图13中所说明的备用线分配方法以及存储器修补方法，来制造半导体存储器等的存储器40。 
首先，在存储器形成阶段，形成设有多条备用线的存储器40(S600)。接着，对存储器40进行测试，生成存储器40的失效数据(S602)。 
其次，在备用线分配阶段，决定对存储器40中具有失效位的列方向的失效线以及行方向的失效线中的哪一条失效线分配备用线(S604)。S604可使用图1至图13中所说明的备用线分配装置100来进行处理。 
接着，对存储器40设定已决定的备用线的分配来修补存储器40，借此制造品质优良的存储器40(S606)。S606可使用图1至图13中所说明的设定部30来进行处理。通过如此处理，可高效地制造品质优良的存储器40。 
图15表示本发明的一实施方式的电脑1900的硬件构成的一例示意图。电脑1900可根据所提供的程序而作为图1至图14中所说明的备用线分配装置100来发挥功能。 
当电脑1900作为备用线分配装置100而发挥功能时，程序可使电脑1900作为图1至图14中所说明的位计数部110、加权计算部120、分配部130、修补可否判定部140以及孤立失效检测部150中的至少任一个而发挥功能。例如，程序可使中央处理单元(CPU)2000作为位计数部110、加权计算部120、分配部130、修补可否判定部140以及孤立失效检测部150而发挥功能，而且，可使硬盘驱动器2040或RAM2020作为位计数部110、加权计算部120以及分配部130中所设的各暂存器以及各存储器而发挥功能。 
电脑1900具备CPU周边部、输入输出部以及传统的(legacy)输入输出部。CPU周边部具有通过主控制器2082而彼此连接的CPU2000、RAM2020、绘图控制器2075以及显示装置2080。输入输出部具有通过输入输出控制器2084而连接于主控制器2082的通信接口2030、硬盘驱动器2040以及光盘驱动器2060。传统输入输出部具有连接于输入输出控制器2084的只读存储器(ROM)2010、软盘驱动器2050以及输入输出芯片2070。 
主控制器2082将RAM2020与以较高的传输率(rate)来对RAM2020进行存取 的CPU2000以及绘图控制器2075连接起来。CPU2000根据存储于ROM2010以及RAM2020中的程序而动作，进行各部分的控制。绘图控制器2075取得CPU2000等在设于RAM2020内的帧缓冲器上生成的图像数据，并使该图像数据显示于显示装置2080上。也可取代此构成，绘图控制器2075在内部包含对CPU2000等所生成的图像数据进行存储的帧缓冲器。 
输入输出控制器2084将主控制器2082与相对较高速的输入输出装置即通信接口2030、硬盘驱动器2040、光盘驱动器2060连接起来。通信接口2030经由网络而与其他装置进行通讯。例如，通信接口2030可与存储器测试装置10以及设定部30进行通讯。硬盘驱动器2040中存储电脑1900内的CPU2000所使用的程序以及数据。光盘驱动器2060自CD-ROM2095读取程序或数据，并经由RAM2020而提供给硬盘驱动器2040。 
而且，在输入输出控制器2084上，连接有ROM2010、软盘驱动器2050以及输入输出芯片2070的相对较低速的输入输出装置。ROM2010中存储电脑1900启动时执行的启动程序、依赖于电脑1900的硬件的程序等。软盘驱动器2050自软盘2090读取程序或数据，并经由RAM2020而提供给硬盘驱动器2040。输入输出芯片2070经由软盘驱动器2050、并行接口(parallel port)、串行接口、键盘接口、鼠标接口等而连接各种输入输出装置。 
经由RAM2020向硬盘驱动器2040提供的程序，被存储在软盘2090，CD-ROM2095，或IC卡等的记录介质上由利用者提供。程序从记录介质读出，通过RAM2020被安装到计算机1900中的硬盘驱动器2040中，在CPU2000中实行。 
该程序安装在计算机1900中。该程序在CPU2000等中运行，使计算机1900作为前述的备用线分配装置100各构成要素而发挥作用。 
以上表示的程序，可以存储在外部的记录介质中。作为记录介质，除了软盘2090，CD-ROM2095以外，还能使用DVD及CD等的光学记录介质，M0等的光磁记录介质，磁带记录介质，IC卡等的半导体存储器等。同时，还可以将连接专用通信网络或互联网的服务器系统设置的硬盘和RAM等的存储装置作为记录介质，通过网络向计算机1900提供程序。 
上面用实施方式说明了本发明，但本发明的技术范围不受上述实施方式记载内容的限定。对上述实施方式可以进行多种多样的变更及改良。权利要求的范围 明显说明了本发明的技术范围中也包含对上述进行变更或改良的实施方式。 
如上所述，根据本例中的备用线分配装置100，能高效率地探索备用线的分配解。同时，根据存储器修补装置20，能有效率地修补存储器。 

Claims (16)

1.一种备用线分配装置，该装置针对设有多条备用线的存储器，决定对具有失效位的行方向的失效线及列方向的失效线中的哪条失效线分配上述备用线，其具有：
位计数部，针对各条上述失效线中包含的各个失效位，将包含该失效位而且与该失效线不同方向的失效线具有的失效位的个数作为正交失效位数进行计数，并在每个上述失效位中存储上述正交失效位数；
加权计算部，根据各条上述失效线中包含的上述失效位的上述正交失效位数，计算各条上述失效线的加权系数，并对每条上述失效线存储上述加权系数；
分配部，按照上述加权计算部计算的上述加权系数的大小关系，决定向哪条上述失效线分配上述备用线；
其中，上述位计数部，针对各个上述失效位，对行方向的失效线及列方向的失效线双方，计算上述正交失效位数。
2.根据权利要求1记载的备用线分配装置，其中，
上述加权计算部，根据各条上述失效线具有的上述失效位的、在该失效线的上述正交失效位数的倒数的总和，计算该失效线的上述加权系数。
3.根据权利要求1记载的备用线分配装置，其中，
上述分配部按照上述加权系数，对任意一条上述失效线分配上述备用线；
上述加权计算部，计算分配了上述备用线的上述失效线中包含的上述失效位除外的情况下各条上述失效线的上述加权系数，并对应每条上述失效线重新存储上述加权系数；
上述分配部，按照上述加权计算部重新存储的上述加权系数，选择下次应该分配上述备用线的上述失效线。
4.根据权利要求3记载的备用线分配装置，其中
上述分配部，对上述加权系数最大的上述失效线依次分配上述备用线；
上述备用线分配装置，还具有修补可否判断部，在对上述加权系数最大的上述失效线依次分配上述备用线时，判定是否可对全部上述失效位进行修补；
上述分配部，在上述修补可否判断部判定不能修补哪一个上述失效位时，将已经分配了上述备用线的上述失效线的任一个作为第1上述失效线，解除对上述第1失效线的上述备用线的分配，选择包含上述第1失效线具有的上述失效位、且与上述第1失效线不同方向的各第2上述失效线分配上述备用线。
5.根据权利要求4记载的备用线分配装置，其中，
上述加权计算部，当上述修补可否判断部判定不能修补哪个失效位时，重新计算对上述第1失效线分配上述备用线之前的上述加权系数。
6.根据权利要求5记载的备用线分配装置，其中，
上述修补可否判断部，在上述分配部每次对上述失效线分配一条上述备用线的时候，按照预先决定的判断基准，判定是否具有能修补全部的上述失效位的可能性；
上述分配部在上述修补可否判断部已判定不存在能修补全部上述失效位的可能性时，将之前刚分配了上述备用线的上述失效线作为上述第1失效线，解除上述备用线的分配。
7.根据权利要求5记载的备用线分配装置，其中，
上述修补可否判断部，每当上述分配部将一条上述备用线分配给上述失效线的时候，按照预先决定的判断基准，判定是否存在修补全部上述失效位的可能性；
上述分配部在被上述修补可否判断部判定为不存在修补全部上述失效位的可能性时，将最初分配了上述备用线的上述失效线作为上述第1失效线，解除上述备用线的分配。
8.根据权利要求4记载的备用线分配装置，其中，
上述存储器的记忆领域，在列方向及行方向的至少一方中，被分割成多个记忆块，上述存储器，具有每个记忆块的备用线，
上述分配部，在上述修补可否判断部判定了不能对任意一个上述失效位进行修补时，进一步对与上述第1失效线同样方向的上述失效线、且每个记忆块的上述失效位数与上述第1失效线相同的上述失效线分配上述备用线。
9.根据权利要求1记载的备用线分配装置，其中，
上述分配部，对具有预先规定数量的上述失效位的上述失效线，预先分配上述备用线。
10.根据权利要求1记载的备用线分配装置，其中，
还具有孤立失效检测部，当在包含该失效位的列方向及行方向的上述失效线上，没有其他的上述失效位的情况下，作为孤立失效位检测出该失效位，
上述分配部，从上述孤立失效位的个数减去没分配给上述失效线的列方向的上述备用线的根数，将与减算结果对应数量的行方向的上述备用线分配给包含上述孤立失效位的上述失效线；
从上述孤立失效位的个数减去没分配给上述失效线的行方向的上述备用线的根数，将与减算结果对应数量的列方向的上述备用线分配给包含上述孤立失效位的上述失效线。
11.根据权利要求10记载的备用线分配装置，其中，
上述孤立失效检测部，每当上述分配部将上述备用线分配给上述失效线时，便检测出该失效线包含的上述失效位除外的状态下的上述孤立失效位。
12.根据权利要求10记载的备用线分配装置，其中，
上述分配部在未分配有上述备用线的全部的上述失效位为上述孤立失效位的情况下，将预先规定方向的上述备用线优先分配给该失效线。
13.根据权利要求8记载的备用线分配装置，其中，
上述修补可否判断部具有：
第1乘法部，计算第1乘法值，该第1乘法值是将各个上述记忆块中的列方向的上述失效线中包含的上述失效位的个数的最大值和属于该记忆块的列方向的上述备用线中的未分配给上述失效线的上述备用线的数量相乘而求出；
第2乘法部，计算出第2乘法值，该第2乘法值是将各个上述记忆块中行方向的上述失效线中包含的上述失效位个数的最大值和属于该记忆块的行方向的上述备用线中未分配给上述失效线的上述备用线的数量相乘而求出；
比较部，对于各个上述记忆块，判定上述第1乘法值及上述第2乘法值的和是否比该记忆块中包含的上述失效位的总数小，当对任一个上述记忆块判断为上述乘法值的和比上述失效位的总数小时，则判断为不能修补全部的上述失效位。
14.一种存储器修补装置，用于对设置多条备用线的存储器的失效位进行修补，其具有：
备用线分配装置，决定对上述存储器中具有上述失效位的行方向的失效线及列方向的失效线中的哪一个失效线分配上述备用线；以及，
设定部，对上述存储器设定已由上述备用线分配装置所决定的分配；
上述备用线分配装置具有：
位计数部，对于各条上述失效线中包含的各个失效位，将含该失效位而且与该失效线不同方向的失效线所具有的失效位的个数作为正交失效位数而计数，并对应每个上述失效位而存储上述正交失效位数；
加权计算部，根据各条上述失效线中包含的上述失效位的上述正交失效位数，计算各条上述失效线的加权系数，并对应每条上述失效线而存储上述加权系数；
分配部，根据上述加权计算部计算的上述加权系数的大小关系，决定对哪个失效线分配上述备用线；
其中，上述位计数部，针对各个上述失效位，对行方向的失效线及列方向的失效线双方，计算上述正交失效位数。
15.一种备用线分配方法，该方法对设置多条备用线的存储器决定对具有失效位的行方向的失效线及列方向的失效线中的哪个失效线分配上述备用线，其中，
针对各条上述失效线中包含的各个失效位，将包含该失效位而且与该失效线不同方向的失效线具有的失效位的个数作为正交失效位数进行计数，并在每个上述失效位中存储上述正交失效位数；
根据各条上述失效线中包含的上述失效位的上述正交失效位数，计算各条上述失效线的加权系数，并对每条上述失效线存储上述加权系数；
根据上述加权系数的大小关系，决定向哪条上述失效线分配上述备用线；
其中，在进行上述计数时，针对各个上述失效位，对行方向的失效线及列方向的失效线双方，计算上述正交失效位数。
16.一种用于制造存储器的存储器制造方法，包括如下阶段：
形成设有多条备用线的存储器的阶段；
对于已形成的上述存储器，决定对具有失效位的行方向的失效线及列方向的失效线中的哪个失效线分配上述备用线，修补上述存储器的阶段；
在修补上述存储器的阶段中，
针对各条上述失效线中包含的各个失效位，将包含该失效位而且与该失效线不同的方向的失效线具有的失效位的个数作为所述正交失效数进行计数，并在每个上述失效位中存储上述正交失效位数；
根据各条上述失效线中包含的上述失效位的上述正交失效位数，计算各条上述失效线的加权系数，并对每条上述失效线存储上述加权系数；
根据上述加权系数的大小关系，决定向哪条上述失效线分配上述备用线；
其中，在进行上述计数时，针对各个上述失效位，对行方向的失效线及列方向的失效线双方，计算上述正交失效位数。
CN2007801000331A 2007-07-26 2007-07-26 备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法 Active CN101765889B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/064670 WO2009013832A1 (ja) 2007-07-26 2007-07-26 予備ライン割当装置、メモリ救済装置、予備ライン割当方法、メモリ製造方法、およびプログラム

Publications (2)

Publication Number Publication Date
CN101765889A CN101765889A (zh) 2010-06-30
CN101765889B true CN101765889B (zh) 2013-12-04

Family

ID=40281095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007801000331A Active CN101765889B (zh) 2007-07-26 2007-07-26 备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法

Country Status (7)

Country Link
US (1) US8621264B2 (zh)
JP (1) JP4948603B2 (zh)
KR (1) KR101108133B1 (zh)
CN (1) CN101765889B (zh)
DE (1) DE112007003602T5 (zh)
TW (1) TWI400710B (zh)
WO (1) WO2009013832A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853152B2 (en) 2020-08-18 2023-12-26 Changxin Memory Technologies, Inc. Fail bit repair method and device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180070779A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 리페어 온 시스템에서의 포스트 패키지 리페어를 위한 데이터 백업 방법
US10658067B2 (en) 2018-05-14 2020-05-19 Micron Technology, Inc. Managing data disturbance in a memory with asymmetric disturbance effects
CN110879931B (zh) * 2018-09-05 2022-04-05 长鑫存储技术有限公司 可视化的存储器芯片修补分析程式检验方法和装置
KR102674032B1 (ko) * 2019-12-26 2024-06-12 삼성전자주식회사 리페어 동작을 수행하는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11450401B2 (en) * 2020-05-29 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method, system and computer program product for memory repair
TW202145242A (zh) * 2020-05-29 2021-12-01 台灣積體電路製造股份有限公司 用於記憶體修復的方法
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
CN114078561B (zh) * 2020-08-18 2023-09-12 长鑫存储技术有限公司 失效位元修补方案的确定方法及装置
CN114078562B (zh) * 2020-08-18 2023-08-25 长鑫存储技术有限公司 失效位元的修补方法及装置
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
CN114078564B (zh) * 2020-08-18 2023-09-12 长鑫存储技术有限公司 失效位元的修补方法及装置
CN114078563B (zh) * 2020-08-18 2023-09-12 长鑫存储技术有限公司 失效位元的修补方法及装置
CN114444433A (zh) * 2020-11-05 2022-05-06 长鑫存储技术有限公司 失效位元修补方法、装置、设备及存储介质
US12027223B2 (en) 2020-11-05 2024-07-02 Changxin Memory Technologies, Inc. Method, device, apparatus and storage medium for repairing failed bits
CN114550791B (zh) * 2020-11-26 2024-09-13 长鑫存储技术有限公司 备用电路修补位置确定方法及装置、集成电路修补方法
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007090A (ja) * 2001-06-20 2003-01-10 Advantest Corp メモリの不良救済解析方法・メモリ試験装置
JP2006252626A (ja) * 2005-03-09 2006-09-21 Elpida Memory Inc メモリ救済方法、メモリテスト装置、プログラム、及び、記録媒体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721867B2 (ja) 1988-07-13 1998-03-04 株式会社アドバンテスト 救済アドレス割当て法
JPH09147600A (ja) * 1995-11-29 1997-06-06 Advantest Corp 半導体試験用救済アドレス解析方式
JPH1064294A (ja) * 1996-08-20 1998-03-06 Advantest Corp メモリデバイスの不良救済解析方法
US5983374A (en) * 1996-09-26 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor test system and method, and medium for recording test program therefor
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
JPH11306793A (ja) * 1998-04-27 1999-11-05 Advantest Corp 不良解析方法および装置
JP3880210B2 (ja) * 1998-08-04 2007-02-14 エルピーダメモリ株式会社 半導体装置
US6052318A (en) * 1998-12-22 2000-04-18 Siemens Aktiengesellschaft Repairable semiconductor memory circuit having parrel redundancy replacement wherein redundancy elements replace failed elements
DE19917588A1 (de) * 1999-04-19 2000-11-02 Siemens Ag Halbleiterspeicheranordnung mit BIST
JP2000348498A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体試験装置
US6101138A (en) * 1999-07-22 2000-08-08 Eton Technology, Inc. Area efficient global row redundancy scheme for DRAM
TW546664B (en) * 2001-01-17 2003-08-11 Toshiba Corp Semiconductor storage device formed to optimize test technique and redundancy technology
JP2003011497A (ja) * 2001-07-05 2003-01-15 Seiko Epson Corp インクジェット記録媒体、画像形成方法及びこれらにより形成したインクジェット記録物
US7142471B2 (en) * 2005-03-31 2006-11-28 Sandisk 3D Llc Method and apparatus for incorporating block redundancy in a memory array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007090A (ja) * 2001-06-20 2003-01-10 Advantest Corp メモリの不良救済解析方法・メモリ試験装置
JP2006252626A (ja) * 2005-03-09 2006-09-21 Elpida Memory Inc メモリ救済方法、メモリテスト装置、プログラム、及び、記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853152B2 (en) 2020-08-18 2023-12-26 Changxin Memory Technologies, Inc. Fail bit repair method and device

Also Published As

Publication number Publication date
JPWO2009013832A1 (ja) 2010-09-30
WO2009013832A1 (ja) 2009-01-29
DE112007003602T5 (de) 2010-07-15
JP4948603B2 (ja) 2012-06-06
KR20100047281A (ko) 2010-05-07
TWI400710B (zh) 2013-07-01
CN101765889A (zh) 2010-06-30
KR101108133B1 (ko) 2012-01-31
TW200915334A (en) 2009-04-01
US8621264B2 (en) 2013-12-31
US20100169705A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101765889B (zh) 备用线分配装置、存储器修补装置、备用线分配方法、存储器制造方法
CN101874239B (zh) 基于写入频率将数据写入不同的存储设备
CN102880532B (zh) 以云端技术为基础的测试系统与方法
CN104808951B (zh) 进行存储控制的方法和设备
CN101625655B (zh) 一种内存数据库的并行恢复方法
JP2010512600A (ja) 記憶装置関連負荷情報を使用するクラスタ化されたプロセッサでの仮想機械の負荷バランスのための方法およびシステム
CN108132838A (zh) 一种图数据处理的方法、装置及系统
US20190079676A1 (en) System and method for channel time management in solid state memory drives
CN107317864B (zh) 一种存储设备的数据均衡方法及装置
CN109753443A (zh) 一种数据处理方法、装置及电子设备
CN108229101A (zh) 基于ngs的靶向测序数据模拟方法和装置
CN107391297A (zh) 改善闪存中的数据刷新的系统和方法
CN107329694A (zh) 数据存储控制方法、控制装置及存储设备
CN107346350B (zh) 集成电路版图数据处理任务的分配方法、装置和集群系统
CN106708620A (zh) 一种处理数据的方法及系统
CN111338579A (zh) 基于存储池的读写缓存优化方法、系统、终端及存储介质
CN111475104B (zh) 一种存储设备数据在线迁移方法、系统、终端及存储介质
US8261038B2 (en) Method and system for allocating storage space
US6496964B2 (en) Method for designing semiconductor device
CN107678894A (zh) 一种内存测试方法、装置及系统
CN104506636B (zh) 一种数据同步方法及装置
US20090198807A1 (en) Apparatus and Method for Detecting System Reconfiguration and Maintaining Persistent I/O Configuration Data in a Clustered Computer System
CN107169767A (zh) 交易冲正方法和系统
CN109213433A (zh) 闪存设备中数据写入的方法及设备
Lee et al. Highly VM-scalable SSD in cloud storage systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant