JP2721867B2 - 救済アドレス割当て法 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はメモリのフェイルビットのアドレスを予備
ラインに救済アドレスとして割当てる救済アドレス割当
て法に関する。

「従来の技術」 メモリIC製造技術は大容量化、高密度化によって高度
に進化して来た。それにつれてメモリICの生産における
１メモリIC当りの不良率も無視できない程に増加してき
た。そこで救済による歩留り向上が行われている。これ
はメモリIC内に予め予備セルを内蔵しておき、メモリIC
の製造、試験工程においてメモリIC内の不良セルを予備
セルに置き替えることにより、不良チップを良品チップ
として救済し、歩留りを向上させるものである。一般的
にメモリセルは行列の配列構造になっているため、予備
セルも行列ごとの予備ラインとして設けられる。

不良メモリを救済するために不良メモリのフェイルビ
ットのアドレスを予備ラインに救済アドレスとして割当
てる。この救済アドレスの割当て法に従来においては２
つの方法が知られている。その第１の方法はメモリを行
方向、列方向に走査して、それぞれのライン毎のフェイ
ルビットの数を計数し、ライン毎にフェイルビットの数
が多い順に予備ラインの割当てを行う。つまりフェイル
ビット数の最も多いラインのアドレスが救済アドレスと
なる。例えば第１図Ａに示すようにメモリ中にフェイル
ビットが〜あり、行、列の予備ラインが各３本であ
るとする。第１図Ｂに示すようにフェイルビット数が３
で最も多い行アドレス０と列アドレス０とが救済アドレ
スとなる。同様に救済アドレスの割当てを行うと第１図
Ｃに示すようになる。このように予備ラインを使用して
しまっても２個のフェイルビットが残り、このメモリは
救済不能と判断される。しかし最適な救済解は第１図Ｄ
に示すようになり、この場合は救済可能となる。このよ
うに第１の方法は比較的簡単であるが、最適救済解が得
られない。

従来の方法の第２の方法は第１ステップと第２ステッ
プとからなり、第１ステップでライン不良を救済し、第
２ステップでランダムに存在するフェイルビットを救済
する。その第２ステップにおいて一つ一つのフェイルビ
ットに注目し、その一つのフェイルビットを行の予備ラ
インで救済した場合と、列の予備ラインで救済した場合
の二通りの解を検出する。第１図Ａに示したフェイルビ
ットの場合の解は第２図に示すようになる。それぞれの
行又は列の予備ラインを使い果した場合その解はその予
備ラインで救済できない、つまり解析を継続することは
できない、第２図中のＸマークで示す。次にその次のフ
ェイルビットに注目し、それぞれの解に対して更に二通
りの解を検出する。同様な解析を繰り返せば全ての組合
せについてチェックを行ったことになる。解析の途中で
全ての解が無くなった時は救済不可能である。解析が全
てのフェイルビットに対応できた時は救済可能である。

このままの解析では組合せ数が膨大なものになり実用
的でない。そのため次の組合せ数のふるい落としを行
う。注目フェイルビットが既に救済されている、つまり
以前の解にそのフェイルビットの行又は列アドレスが含
まれている場合、そのフェイルビットを救済するのに新
たな予備ラインを必要としない（第２図中の＊マー
ク）、この場合この解が完全に含まれる他の冗長解があ
ることが 解よりも救済効率が悪い解であるので、これ以上解析を
継続する必要はない。これにより組合せ数を少なくする
ことができる。

しかし第３図に示すようなフェイルビットパターンで
は組合せ数のふるい落としが発生せず、組合せ数が膨大
なものになる。このフェイルビットパターンではフェイ
ルビット数６個に対する予備ライン数３本の組合せの数
20個の解が検出される。一般的に組合せ数のふるい落と
しが発生しないフェイルビットパターンにおいてフェイ
ルビット数をFC個、行又は列の多い方の予備ライン数を
LL本とすると、解の個数NSは となる。これはフェイルビット数と予備ライン数との少
しの増加で、組合せ数（解の個数）が爆発的に増加する
ことを意味している。上記理由によりこの方法では第３
図に示すような組合せ数ふるい落としが発生しないフェ
イルビット数が多くなってくるとデータの使用効率が悪
くなり、解析の実行速度が遅くなる。

「課題を解決するための手段」 この発明によればa.予備ラインに割当て可能なフェイ
ルビットの行アドレス又は列アドレスを論理和の形式で
トリテイブルに格納し、b.そのトリテイブルの格納を各
フェイルビットについて決められた順に行い、c.既に格
納された行アドレス又は列アドレスが発生するとこれを
一時的に救済アドレスとすると共にそのフェイルビット
番号を分岐点としてトリテイブルに格納し、d.行又は列
のどちらか一方の予備ラインが全て使用されると反対側
のフェイルアドレスを救済アドレスとして割当て、e.こ
のようにして全てのフェイルビットをトリテイブルに含
めると、トリテイブル内の救済アドレスを救済解とし、
f.すべてのフェイルビットを割当てた状態でトリテイブ
ル内に論理和の形式で格納されたままの時は、その時点
で残っている予備ライン本数の制限の中で都合の良い方
から予備ラインを割当て救済アドレスを決定し、g.フェ
イルビットの割当てが終った場合又はフェイルビットの
割当てが残っているにもかかわらず予備ライン本数の制
限に予備ライン割当てが達した場合は最後に発生した分
岐点に戻り、一時割当てられた救済アドレスを解除し、
その反対側のアドレスを救済アドレスとし、h.その分岐
点から上記ａ〜ｆを繰返し、その際に、その時解除され
た救済アドレスは以後選択せず、i.トリテイブル内の全
ての分岐点が無くなるまで上記ｇ及びｈを行う。

この発明の方法を用いる場合も、従来の第２の方法と
同様に、第１ステップでライン不良を救済し、次に第２
ステップでこの発明による方法を用いてランダムに存在
するフェイルビットを救済する。

「実施例」 予備ラインの本数と等しい大きさのトリテイブルを作
る。第１図の例のように行予備ラインが３本、列予備ラ
インが３本の場合６本の大きさのトリテイブルを作る。
第１図Ａに示すフェイルビットパターンについて救済ア
ドレスを割当てる場合を例とすると、フェイルビットの
アドレスは第４図に示すようにフェイルテイブルに格納
される。

このフェイルビットの番号順に、各フェイルビットに
ついて、予備ラインに割当て可能なフェイルビットの行
アドレス又は列アドレスを論理和の形式でトリテイブル
に格納する。まずのフェイルビットに注目する。この
フェイルビットは行アドレス０（R0）又は列アドレス１
（C1）で救済することができる。しかしこの時点ではそ
のどちらにしたら良いか判断できないので、第５図Ａに
示すように論理和形式R0orC1としてトリテイブルに格納
する。

次にのフェイルビットに注目する。このフェイルビ
ットはR0又はC2で救済することができ、その中のR0はト
リテイブルに既に格納されているR0と一致するので、そ
のR0を第５図Ａに示すように一時の救済アドレスとする
と共にそのフェイルビットの番号を分岐点としてトリ
テイブルに格納する。

次にのフェイルビットに注目する。このフェイルビ
ットのアドレスはR0,C3であり、R0は既に救済されてい
るので、この時、トリテイブルに変化は無い。のフェ
イルビットに注目すると、そのアドレスはR1,C0である
から、これらがトリテイブルに論理和形式R1orC0で格納
される。のフェイルビットに注目すると、そのアドレ
スはR1,C6であるから、既に格納されているR1と一致す
るので、そのR1が一時の救済アドレスとされると共に、
そのフェイルビット番号が分岐点としてトリテイブル
に格納される。，のフェイルビットは同様に処理さ
れる。

次にのフェイルビットに注目する。このフェイルビ
ットはR3、又はC0で救済することができるが、既に全て
の行予備ラインが使用されているので、C0でしか救済す
ることができず、これが第５図Ａに示すように救済アド
レスとなる。同様に，のフェイルビットに注目して
トリテイブルは第５図Ａに示すようになる。

次にのフェイルビットに注目する。このフェイルビ
ットのアドレスはR5,C2であるからトリテイブル内のど
の救済アドレスとも一致しない。また容量制限によりこ
のフェイルビットのアドレスをトリテイブルに格納する
ことはできない。従って第５図Ａに示す救済アドレスパ
ターンによってはこのメモリを救済することはできな
い。そこで別の救済アドレスパターンの可能性をチェッ
クする。

このようにフェイルビットの割当てが残っているにも
かかわらず予備ライン本数の制限に予備ラインの割当て
が達した場合は最後に発生した分岐点まで戻る。この
時第５図Ｂに示すように一時の救済アドレスR2を解除
し、その反対側のアドレスC0を新たな救済アドレスとす
る。その分岐点のフェイルビット番号から同様の解析
を続行する。このフェイルビットはR2又はC5で救済する
ことができるが、R2は選択できないので、C5を救済アド
レスとする。次にのフェイルビットに注目する。この
フェイルビットはC0で既に救済されている。のフェ
イルビットに注目すると、これらのアドレス（R3,R
4）、（R4,C3）が第５図Ｂに示すように論理和形式でト
リテイブルに格納される。先の場合と同様にのフェイ
ルビットで救済不可能であることが判かる。

次の分岐点まで戻り救済アドレスR1を解除して第５
図Ｃに示すようにC0を救済アドレスとする。分岐点か
ら解析を続行し、C6が救済アドレスとなる。以下同様に
して第５図Ｃに示すようになる。更に分岐的まで戻
り、同様の解析を行い第５図Ｄのようになる。この救済
アドレスパターンでは全てのフェイルビットをトリテイ
ブルに格納することができたため、このメモリは救済可
能であることが判る。この時のトリテイブルの内容が救
済解となる。

トリテイブルの大きさは実際には予備ライン本数の２
倍の大きさが必要である。それは分岐点が発生するのは
常にその時点でのトリテイブル最下段であるとは限らな
いからである。そのために次のようなダウンスイッチを
作り、分岐点を強制的にトリテイブルの最下段まで移動
することによりサーチ木の探索順序が狂わないようにす
る。

j.上記Ｃにおいて既に格納された行アドレス又は列アド
レスが発生した段がその時点でのトリテイブルの最下段
でない場合はその段のデータをトリテイブルの最下段に
複写し、それらのトリテイブルの上下段にダウンスイッ
チ番号（↓n,↑ｎ）を格納する。

k.そのトリテイブルの下段に分岐点を格納し、解析処理
を続行する。それ以降の解析処理において↓ｎのダウン
スイッチがある段のデータは無視される。

l.上記ｇにおいて最後に発生した分岐点に戻る時、その
間のトリテイブルの各段において、↑ｎのダウンスイッ
チがあれば、その番号に対応する↓ｎのダウンスイッチ
を削除する。これにより↓ｎのダウンスイッチがある段
のデータは復活する。

次にダウンスイッチの処理の具体例を示す。第６図に
示すフェイルビットパターンを考えると、フェイルテイ
ブルは第７図に示すようになる。まずのフェイルビ
ットに注目してR0orC0、R1orC1をトリテイブルに第８図
Ａに示すように格納する。

次にのフェイルビットに注目する。このアドレスは
R2,C0であり、そのC0は既に格納されてあるが、その段
はその時点でのトリテイブルの最下段ではないので、第
８図Ａに示すようにダウンスイッチを作る。のフェイ
ルビットも同様に処理され、トリテイブルは第８図Ａに
示すようになる。これで全てのフェイルビットをトリテ
イブルに格納することができたので第８図Ａは救済解と
なる。

次に別の救済アドレスパターンの可能性をチェック
し、分岐点に戻り、その時の最下段の救済アドレスC1
を解除して、R1を救済アドレスとし、のフェイルビッ
トに注目すると、C1は解除されたものであるからR3が救
済アドレスとなり第８図Ｂに示すようになる。

更に別の救済アドレスパターンの可能性をチェックす
る。分岐点まで戻るが、その時↑2,↓２のダウンスイ
ッチを削除する。これにより二段目のデータが復活す
る。処理を続行し第８図Ｃに示すようになる。これも救
済解となる。この時、新しい↑3,↓３のダウンスイッチ
が発生する。

次に分岐点まで戻り処理を続行するが、行予備ライ
ンの本数の制限から救済不可能となる。

以上の結果全ての分岐点が無くなり、処理を終える。
最適救済解は第８図Ａとなる。

「発明の効果」 第２図に示した従来の方法では横方向で比較して冗長
性があるかをチェックするために、横方向のデータ量が
著しく多くなり、多くの記憶空間を必要とした。しかし
この発明では横方向に関連付けないで縦方向にだけ見る
ため、記憶空間の量は少しで済む。

また従来においてはすべての解を見るためデータ量が
著しく多くなったが、この発明では論理和形式で記憶
し、かつ既にトリテイブルに存在しているアドレスを一
時的に解析アドレスとしているため、データ量が少なく
て済み、解析処理時間を著しく短縮できる。

【図面の簡単な説明】

第１図は従来の解析アドレス割当て方におけるフェイル
ビットパターンと予備ラインとの関係を示す図、第２図
は従来の解析アドレス割当て法の他の例を示す図、第３
図は組合せ数のふるい落としが発生しないフェイルビッ
トパターンの例を示す図、第４図はフェイルビットのア
ドレスを示す図、第５図はこの発明の方法におけるトリ
テイブルの記憶例を示す図、第６図はこの発明の説明に
供するためのフェイルビットパターンの例を示す図、第
７図は第６図のフェイルビットのアドレスを示す図、第
８図はトリテイブルの記憶例を示す図である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】a.予備ラインに割当て可能なフェイルビッ
   トの行アドレス又は列アドレスを論理和の形式でトリテ
   イブルに格納し、 b.そのトリテイブルの格納を各フェイルビットについて
   決められた順に行い、 c.既に格納された行アドレス又は列アドレスが発生する
   とこれを一時的に救済アドレスとすると共にそのフェイ
   ルビット番号を分岐点としてトリテイブルに格納し、 d.行又は列のどちらか一方の予備ラインが全て使用され
   ると反対側のフェイルアドレスを救済アドレスとして割
   当て、 e.このようにして全てのフェイルビットをトリテイブル
   に含めると、トリテイブル内の救済アドレスを救済解と
   し、 f.すべてのフェイルビットを割当てた状態でトリテイブ
   ル内に論理和の形式で格納されたままの時は、その時点
   で残っている予備ライン本数の制限の中で都合の良い方
   から予備ライン割当て救済アドレスを決定し、 g.フェイルビットの割当てが終った場合又はフェイルビ
   ットの割当てが残っているにもかかわらず予備ライン本
   数の制限に予備ライン割当てが達した場合は最後に発生
   した分岐点に戻り、一時割当てられた救済アドレスを解
   除し、その反対側のアドレスを救済アドレスとし、 h.その分岐点から上記ａ〜ｆを繰返し、その際にその時
   解除された救済アドレスは以後選択せず、 i.トリテイブル内の全ての分岐点が無くなるまで上記ｇ
   及びｈを行う救済アドレス割当て法。