JPH0224899A - 救済アドレス割当て法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はメモリのフェイルビットのアドレスを予備ラ
インに救済アドレスとして割当てる救済アドレス割当て
法に関する。

「従来の技術」 メモリＩｃ製造技術は大容量化、高密度化によって高度
に進化して来た。それにつれてメモリＩＣの生産におけ
るｌメモリＩＣ当りの不良率も無視できない程に増加し
てきた。そこで救済による歩留り向上が行われている。

これはメモリＩＣ内に予め予備セルを内蔵しておき、メ
モリＩＣの製造、試験工程においてメモリＩＣ内の不良
セルを予備セルに置き替えることにより、不良チップを
良品チップとして救済し、歩留りを向上させるものであ
る。−船釣にメモリセルは行列の配列構造になっている
ため、予備セルも行列ごとの予備ラインとして設けられ
る。

不良メモリを救済するために不良メモリのフェイルビッ
トのアドレスを予備ラインに救済アドレスとして割当て
る。この救済アドレスの割当て法に従来においては２つ
の方法が知られている。その第１の方法はメモリを行方
向、列方向に走査して、それぞれのライン毎のフェイル
ビットの数を計数し、ライン毎にフェイルビットの数が
多い順に予備ラインの割当てを行う、つまりフェイルビ
ット数の最も多いラインのアドレスが救済アドレスとな
る０例えば第１図Ａに示すようにメモリ中にフェイルビ
ットが■〜＠あり、行、列の予備ラインが各３本である
とする。第１図Ｂに示すようにフェイルビット数が３で
最も多い行アドレス０と列アドレス０とが救済アドレス
となる。同様に救済アドレスの割当てを行うと第１図Ｃ
に示すようになる。このように予備ラインを使用してし
まっても２個のフェイルビットが残り、このメモリは救
済不能と判断される。しかし最適な救済解は第１図りに
示すようになり、この場合は救済可能となる。このよう
に第１の方法は比較的簡単であるが、最適救済解が得ら
れない。

従来の方法の第２の方法は第１ステツプと第２ステツプ
とからなり、第１ステツプでライン不良を救済し、第２
ステツプでランダムに存在するフェイルビットを救済す
る。その第２ステツプにおいて一つ一つのフェイルビッ
トトに注目し、その一つのフェイルビットを行の予備ラ
インで救済した場合と、列の予備ラインで救済した場合
の二通りの解を検出する。第１図Ａに示したフェイルビ
ットの場合の解は第２図に示すようになる。それぞれの
行又は列の予備ラインを使い果した場合その解はその予
備ラインで救済できない、つまり解析を継続することは
できない、第２図中のＸマークで示す。次にその次のフ
ェイルビットに注目し、それぞれの解に対して更に二通
りの解を検出する。

同様な解析を繰り返せば全ての組合せについてチエツク
を行ったことになる。解析の途中で全ての解が無くなっ
た時は救済不可能である。解析が全てのフェイルビット
に対応できた時は救済可能である。

このままの解析では組合せ数が膨大なものになり実用的
でない、そのため次の組合せ数のふるい落としを行う。

注目フェイルビットが既に救済されている、つまり以前
の解にそのフェイルビットの行又は列アドレスが含まれ
ている場合、そのフェイルビットを救済するのに新たな
予備ラインを必要としない（第２図中の＊マーク）、こ
の場合この解が完全に含まれる他の冗長解があることが
ある（第２図中の一マーク）、この−の解は本の解より
も救済効率が悪い解であるので、これ以上解析を継続す
る必要はない、これにより組合せ数を少なくすることが
できる。

しかし第３図に示すようなフェイルビットパターンでは
組合せ数のふるい落としが発生せず、組合せ数が膨大な
ものになる。このフェイルビットパターンではフェイル
ビット数６個に対する予備ライン数３本の組合せの数２
０個の解が検出される。−船釣に組合せ数のふるい落と
しが発生しないフェイルビットパターンにおいてフェイ
ルビット数をＦＣ個、行又は列の多い方の予備ライン数
をＬＬ本とすると、解の個数ＮＳは （ＰＣ−ＬＬ）　　！　　・Ｌｌｌ となる。これはフェイルビット数と予備ライン数との少
しの増加で、組合せ数（解の個数）が爆発的に増加する
ことを意味している。上記理由によりこの方法では第３
図に示すような組合せ数ふるい落としが発生しないフェ
イルビット数が多くなってくるとデータの使用効率が悪
くなり、解析の実行速度が遅くなる。

［課題を解決するための手段」 この発明によればａ、予備ラインに割当て可能なフェイ
ルビットの行アドレス又は列アドレスを論理和の形式で
トリテーブルに格納し、ｂ、そのトリテーブルの格納を
各フェイルビットについて決められた順に行い、Ｃ９既
に格納された行アドレス又は列アドレスが発生するとこ
れを一時的に救済アドレスとすると共にそのフェイルビ
ット番号を分岐点としてトリテーブルに格納し、４１行
又は列のどちらか一方の予備ラインが全て使用されると
反対側のフェイルアドレスを救済アドレスとして割当て
、ｅ、このようにして全てのフェイルビットをトリテー
ブルに含めると、トリ・ティプル内の救済アドレスを救
済解とし、ｆ、すべてのフェイルビットを割当てた状態
でトリテーブル内に論理和の形式で格納されたままの時
は、その時点で残っている予備ライン本数の制限の中で
都合の良い方から予備ラインを割当て救済アドレスを決
定し、ｇ、フェイルビットの割当てが終った場合又はフ
ェイルビットの割当が残っているにもかかわらず予備ラ
イン本数の制限に予備ライン割当てが達した場合は最後
に発生した分岐点に戻り、一時割当てられた救済アドレ
スを解除し、その反対側のアドレスを救済アドレスとし
、ｈ、その分岐点から上記ａ　−ｆを繰返し、その際に
、その時解除された救済アドレスは以後選択せず、ｉト
リテーブル内の全ての分岐点が無くなるまで上記ｇ及び
ｈを行う。

この発明の方法を用いる場合も、従来の第２の方法と同
様に、第１ステツプでライン不良を救済し、次に第２ス
テツプでこの発明による方法を用いてランダムに存在す
るフェイルビットを救済する。

「実施例」 予備ラインの本数と等しい大きさのトリテーブルを作る
。第１図の例のように行予備ラインが３本、列予備ライ
ンが３本の場合６本の大きさのトリテーブルを作る。第
１図Ａに示すフェイルビットパターンについて救済アド
レスを割当てる場合を例とすると、フェイルビットのア
ドレスは第４図に示すようにフェイルティプルに格納さ
れる。

このフェイルビットの番号順に、各フェイルビットにつ
いて、予備ラインに割当て可能なフェイルビットの行ア
ドレス又は列アドレスを論理和の形式でトリテーブルに
格納する。まず■のフェイルビットに注目する。このフ
ェイルビットは行アドレスＯ（ＲＯ）又は列アドレス１
（ｃ、）で救済することができる。しかしこの時点では
そのどちらにしたら良いか判断できないので、第５図Ａ
に示すように論理和形式ＲＯｏｒＣＩとしてトリテーブ
ルに格納する。

次に■のフェイルビットに注目する。このフェイルビッ
トはＲＯ又はＣ２で救済することができ、その中のＲＯ
はトリテーブルに既に格納されているＲＯと一致するの
で、そのＲＯを第５図Ａに示すように一時の救済アドレ
スとすると共にそのフェイルビットの番号■を分岐点と
してトリテーブルに格納する。

次に■のフェイルビットに注目する。このフェイルビッ
トのアドレスはＲＱ、Ｃ３であり、ＲＯは既に救済され
ているので、この時、トリテーブルに変化は無い、■の
フェイルビットに注目すると、そのアドレスはＲ１，Ｃ
ｏであるから、これらがトリテーブルに論理和形式Ｒ１
ｏｒＣＯで格納される。■のフェイルビットトに注目す
ると、そのアドレスはＲ１，ＣＧであるから、既に格納
されているＲ１と一致するので、そのＲ１が一時の救済
アドレスとされると共に、そのフェイルビット番号■が
分岐点としてトリテーブルに格納される。

■、■のフェイルビットは同様に処理される。

次に■のフェイルビットに注目する。このフェイルビッ
トはＲ３、又はＣＯで救済することができるが、既に全
ての行予備ラインが使用されているので、ＣＯでしか救
済することができず、これが第５図Ａに示すように救済
アドレスとなる。同様に■、［相］のフェイルビットト
に注目してトリテーブルは第５図Ａに示すようになる。

次に■のフェイルビットに注目する。このフェイルビッ
トのアドレスはＲ５，Ｃ２であるからトリテーブル内の
どの救済アドレスとも一致しない。

また容量制限によりこのフェイルビットのアドレスをト
リテーブルに格納することはできない、従って第５図Ａ
に示す救済アドレスパターンによってはこのメモリを救
済することはできない、そこで別の救済アドレスパター
ンの可能性をチエツクする。

このようにフェイルビットの割当てが残っているにもか
かわらず予備ライン本数の制限に予備ラインの割当てが
達した場合は最後に発生した分岐点■まで戻る。この時
第５図Ｂに示すように一時の救済アドレスＲ２を解除し
、その反対側のアドレスＣＯを新たな救済アドレスとす
る。その分岐点のフェイルビット番号■から同様の解析
を続行する。このフェイルビットはＲ２又はＣ５で救済
することができるが、Ｒ２は選択できないので、Ｃ５を
救済アドレスとする。次に■のフェイルビットに注目す
る。このフェイルビットはＣＯで既に救済されている。

■［相］のフェイルビットに注目すると、これらのアド
レス（Ｒ３，Ｃ４）、（Ｒ４゜Ｃ３）が第５図Ｂに示す
ように論理和形式でトリテーブルに格納される。先の場
合と同様に■のフェイルビットで救済不可能であること
が判かる。

次の分岐点■まで戻り救済アドレスＲ１を解除して第５
図Ｃに示すようにＣＯを救済アドレスとする０分岐点■
から解析を続行し、Ｃ６が救済アドレスとなる。以下同
様にして第５図Ｃに示すようになる。更に分岐点■まで
戻り、同様の解析を行い第５図りのようになる。この救
済アドレスパターンでは全てのフェイルビットをトリテ
ーブルに格納することができたため、このメモリは救済
可能であることが判る。この時のトリテーブルの内容が
救済解となる。

トリテーブルの大きさは実際には予備ライン本数の２倍
の大きさが必要である。それは分岐点が発生するのは常
にその時点でのトリテーブル最下段であるとは限らない
からである。そのために次のようなダウンスイッチを作
り、分岐点を強制的にトリテーブルの最下段まで移動す
ることによりサーチ木の探索順序が狂わないようにする
。

ｊ、上記Ｃにおいて既に格納された行アドレス又は列ア
ドレスが発生した段がその時点でのトリテーブルの最下
段でない場合はその段のデータをトリテーブルの最下段
に複写し、それらのトリテーブルの上下段にダウンスイ
ッチ番号（↓ｎ。

↑ｎ）を格納する。

ｋ、そのトリテーブルの下段に分岐点を格納し、解析処
理を続行する。それ以降の解析処理において↓ｎのダウ
ンスイッチがある段のデータは無視される。

！、上記ｇにおいて最後に発生した分岐点に戻る時、そ
の間のトリテーブルの各段において、↑ｎのダウンスイ
ッチがあれば、その番号に対応する１ｎのダウンスイッ
チを削除する。これにより↓ｎのダウンスイッチがある
段のデータは復活する。

次にダウンスイッチの処理の具体例を示す、第６図に示
すフェイルビットパターンを考えると、フェイルティプ
ルは第７図に示すようになる。まず■■のフェイルビッ
トトに注目してＲＯｏｒＣＯｌＲｌｏｒＣＩをトリテー
ブルに第８図Ａに示すように格納する。

次に■のフェイルビットに注目する。このアドレスはＲ
２，ＣＯであり、そのＣＯは既に格納されであるが、そ
の段はその時点でのトリテーブルの最下段ではないので
、第８図Ａに示すようにダウンスイッチを作る。■のフ
ェイルビットも同様に処理され、トリテーブルは第８図
Ａに示すようになる。これで全てのフェイルビットをト
リテーブルに格納することができたので第８図Ａは救済
解となる。

次に別の救済アドレスパターンの可能性をチエツクし、
分岐点■に戻り、その時の最下段の救済アドレスｃ、を
解除して、Ｒ１を救済アドレスとし、■のフェイルビッ
トに注目すると、ＣＩは解除されたものであるからＲ３
が救済アドレスとなり第８図Ｂに示すようになる。

更に別の救済アドレスパターンの可能性をチエツクする
０分岐点■まで戻るが、その時↑２゜↓２のダウンスイ
ッチを削除する。これにより二段目のデータが復活する
。処理を続行し第８図Ｃに示すようになる。これも救済
解となる。この時、新しい↑３．↓３のダウンスイッチ
が発生する。

次に分岐点■まで戻り処理を続行するが、行予備ライン
の本数の制限から救済不可能となる。

以上の結果全ての分岐点が無くなり、処理を終える。最
適救済解は第８図Ａとなる。

「発明の効果」 第２図に示した従来の方法では横方向で比較して冗長性
があるかをチエツクするために、横方向のデータ量が著
しく多くなり、多くの記憶空間を必要とした。しかしこ
の発明では横方向に関連付けないで縦方向にだけ見るた
め、記憶空間の量は少しで済む。

また従来においてはすべての解を見るためデータ量が著
しく多（なったが、この発明では論理和形式で記憶し、
かつ既にトリテーブルに存在しているアドレスを一時的
に解析アドレスとしているため、データ量が少なくて済
み、解析処理時間を著しく短縮できる。

【図面の簡単な説明】

第１図は従来の解析アドレス割当て方におけるフェイル
ビットパターンと予備ラインとの関係を示す図、第２図
は従来の解析アドレス割当て法の他の例を示す図、第３
図は組合せ数のふるい落としが発生しないフェイルビッ
トパターンの例ヲ示す図、第４図はフェイルビットのア
ドレスを示す図、第５図はこの発明の方法におけるトリ
テーブルの記憶例を示す図、第６図はこの発明の説明に
供するためのフェイルビットパターンの例を示す図、第
７図は第６図のフェイルビットのアドレスを示す図、第
８図はトリテーブルの記憶例を示す図である。

Claims (1)

【特許請求の範囲】
1. （１）ａ、予備ラインに割当て可能なフェイルビットの
   行アドレス又は列アドレスを論理和の形式でトリテーブ
   ルに格納し、 ｂ、そのトリテーブルの格納を各フェイル ビットについて決められた順に行い、 ｃ、既に格納された行アドレス又は列アド レスが発生するとこれを一時的に救済アドレスとすると
   共にそのフェイルビット番号を分岐点としてトリテーブ
   ルに格納し、 ｄ、行又は列のどちらか一方の予備ライン が全て使用されると反対側のフェイルアドレスを救済ア
   ドレスとして割当て、 ｅ、このようにして全てのフェイルビット をトリテーブルに含めると、トリテーブル内の救済アド
   レスを救済解とし、 ｆ、すべてのフェイルビットを割当てた状 態でトリテーブル内に論理和の形式で格納されたままの
   時は、その時点で残っている予備ライン本数の制限の中
   で都合の良い方から予備ライン割当て救済アドレスを決
   定し、 ｇ、フェイルビットの割当てが終った場合 又はフェイルビットの割当てが残っているにもかかわら
   ず予備ライン本数の制限に予備ライン割当てが達した場
   合は最後に発生した分岐点に戻り、一時割当てられた救
   済アドレスを解除し、その反対側のアドレスを救済アド
   レスとし、 ｈ、その分岐点から上記ａ〜ｆを繰返し、 その際にその時解除された救済アドレスは以後選択せず
   、 ｉ、トリテーブル内の全ての分岐点が無く なるまで上記ｇ及びｈを行う救済アドレス割当て法。