JP4565428B2 - 半導体メモリ試験装置 - Google Patents
半導体メモリ試験装置 Download PDFInfo
- Publication number
- JP4565428B2 JP4565428B2 JP2005247470A JP2005247470A JP4565428B2 JP 4565428 B2 JP4565428 B2 JP 4565428B2 JP 2005247470 A JP2005247470 A JP 2005247470A JP 2005247470 A JP2005247470 A JP 2005247470A JP 4565428 B2 JP4565428 B2 JP 4565428B2
- Authority
- JP
- Japan
- Prior art keywords
- fail
- spare line
- repair
- spare
- cost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 63
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 230000008439 repair process Effects 0.000 claims description 115
- 238000000034 method Methods 0.000 claims description 112
- 230000008569 process Effects 0.000 claims description 98
- 238000004364 calculation method Methods 0.000 claims description 84
- 238000012545 processing Methods 0.000 claims description 78
- 230000015654 memory Effects 0.000 claims description 36
- 238000003860 storage Methods 0.000 claims description 35
- 238000012546 transfer Methods 0.000 claims description 4
- 230000009471 action Effects 0.000 description 75
- 238000012790 confirmation Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 101100457856 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MON2 gene Proteins 0.000 description 1
- 101150045744 YSL1 gene Proteins 0.000 description 1
- 101150109908 YSL2 gene Proteins 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
また、他の目的は、リダンダンシ演算処理を効率よく実行できる半導体メモリ試験装置を提供することにある。
さらに他の目的は、リダンダンシ演算処理とDUTの試験とが同時に並行して実行できる試験効率の高い半導体メモリ試験装置を提供することにある。
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき1フェイル当りの救済コストまたはその逆数を求める救済効率演算部と、スペアラインの価値の大小を比較する手段を含み、フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアライン再割当て回数を制限するスペアライン再割当て回数管理手段と、スペアライン再割当て処理に要する時間を制限するタイムアウト管理手段と、スペアラインの割当て処理実行履歴を記録する救済経過グラフ制御手段を含み、スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段と、
前記フェイルデータを前記フェイルメモリから前記リダンダンシ演算装置に転送するために前記フェイルデータをコピーするバッファメモリを設け、
被試験半導体メモリの試験と前記リダンダンシ演算装置の演算処理とを並列に行うことを特徴とする。
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき1フェイル当りの救済コストまたはその逆数を求める救済効率演算部と、スペアラインの価値の大小を比較する手段を含み、フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアライン再割当て回数を制限するスペアライン再割当て回数管理手段と、スペアライン再割当て処理に要する時間を制限するタイムアウト管理手段と、スペアラインの割当て処理実行履歴を記録する救済経過グラフ制御手段を含み、スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段を有することを特徴とする。
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき1フェイル当りの救済コストまたはその逆数を求める救済効率演算部と、スペアラインの価値の大小を比較する手段を含み、フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
前記フェイルデータを前記フェイルメモリから前記リダンダンシ演算装置に転送するために前記フェイルデータをコピーするバッファメモリを設け、
被試験半導体メモリの試験と前記リダンダンシ演算装置の演算処理とを並列に行うことを特徴とする。
リダンダンシ演算にあたり、演算対象になるスペアラインをコスト計算結果に基づき除外するので、処理時間を短縮できる。
さらに、被試験半導体メモリの試験とリダンダンシ演算装置の演算処理とを同時に並行して行うことにより、半導体メモリ試験装置の試験効率を高めることができる。
あるフェイルビットの集合であるフェイル群を救済可能なスペアライングループが複数存在する場合には、これらのスペアライングループの中から、別途説明するように、一番価値が低いものを選択して使用する。価値が同じ、または価値の比較ができない場合、絶対確定処理では特定のスペアライングループに決定せず、次の二次確定処理で判定する。
あるフェイル群Aを絶対確定できるのは、以下の2つの条件を満たすときである。
(1)Aに含まれるフェイルを全て救済する方法が1つしかない。
(2)Aに含まれるフェイルを全て救済する方法は複数あるが、絶対に効率が最大な救済方
法が1つ見つかる。
a〜d: フェイルであって記号×は位置を表し、X軸方向の同一線上に存在
CS1:Y軸方向の同一線上に並んだフェイル(a,b,c)が存在するセルセグメント
CS2:フェイル(a,b,c)とY軸方向の同一線上に並んだフェイル(d)が存在するセルセグメ ント
CS3:フェイルが存在しないセルセグメント
XSLG1:セルセグメント1のみを救済可能なスペアライン
XSLG2:セルセグメント2のみを救済可能なスペアライン
XSLG3:セルセグメント3のみを救済可能なスペアライン
XSLG4:セルセグメント1〜3いずれかを救済可能なスペアライン
YSLG1:セルセグメント1〜3を同時救済可能なスペアライン
YSLG2:セルセグメント2,3を同時救済可能なスペアライン
YSLG3:セルセグメント1,2を同時救済可能なスペアライン
YSLG1>YSLG3 (’>’:左辺の方が価値がある)
YSLG1>YSLG2
YSLG1?XSLG1 (’?’:価値の大小が不明である)
YSLG1?XSLG2
YSLG1?XSLG3
YSLG1?XSLG4
スペアラインYSLG3を基準にしたスペアライングループの絶対的な価値大小関係は以下のようになる。
YSLG3<YSLG1
YSLG3?YSLG2
YSLG3?XSLG1
YSLG3?XSLG2
YSLG3?XSLG4
CS1:XSLG1,XSLG4を使っても救済できない。
CS2:YSLG2で救済可能である。
よってフェイル群{a,b,c,d}を全て救済する最適解として、YSLG3を使用することが確定する。
本発明では、スペアラインのコストと救済効率を以下のように定義する。
(1) スペアラインのコスト
まず、特定のスペアライングループに対し、以下のように仮定する。
残存スペアライン本数 :K
未救済リペア候補ライン本数:N
各リペア候補ライン上の未救済フェイル数:F[I]
ただし、F[I] (フェイル分布)は降順にソートされているものとする。
ここで、スペアライングループ全体のコストを、
VG={(F[0]+..+F[K-1])+(F[0]+..+F[N-1])}/2
と定義し、このスペアライングループに属するスペアライン1本の価値VSは、
VS=VG/K
と定義する。
i) スペアライングループ内のフェイル数がフェイルアドレス線の本数と一致している(K'=N)場合のスペアライングループ価値をVG'とすると、
VG≦VG'
になる。
VG''≦VG
になる。
F[0]+..+F[K-1]≦VG≦F[0]+..+F[N-1]
となることが必要であることがわかる。
そこで、この式より、近似式として最左辺と最右辺の平均をとり、
VG={(F[0]+..+F[K-1])+(F[0]+..+F[N-1])}/2
とする。
次に、1フェイル当りの救済コストCRは、
CR=(使用スペアライン1本の価値)/(救済される残存フェイル数)
と考えられるので、救済効率にはこの逆数をとり、
救済効率=(救済される残存フェイル数)/(使用スペアライン1本の価値)
と定義する。
XSLG1:Xスペアライングループ1(スペアライン2本)
XSLG2:Xスペアライングループ2(スペアライン4本)
YSLG :Yスペアライングループ(スペアライン2本)
以下、救済順に、計算例を説明する。
スペアライン1本の価値は、
XSLG1:(2+4)/2/2=1.5
XSLG2:(4+5)/2/4=1.125
YSLG :(4+9)/2/2=3.25
であり、同時救済数は、
XSLG1:1個
XSLG2:1個
YSLG :最大2個
になる。したがって、1フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.125
YSLG 使用時:3.25/2=1.624
であり、XSLG2での救済が最も安い。よって救済順1では、XSLG2での救済を行う。
スペアライン1本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(3+4)/2/3=1.17
YSLG :(4+8)/2/2=3
であり、同時救済数は、
XSLG1:1個
XSLG2:1個
YSLG :最大2個
になる。したがって、1フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.17
YSLG 使用時:3/2=1.5
であり、XSLG2での救済が最も安い。よって救済順2でも、XSLG2での救済を行う。
スペアライン1本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(2+3)/2/2=1.25
YSLG :(4+7)/2/2=2.75
であり、同時救済数は、
XSLG1:1個
XSLG2:1個
YSLG :最大2個
になる。したがって、1フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.25
YSLG 使用時:2.75/2=1.375
であり、XSLG2での救済が最も安い。よって救済順3でも、XSLG2での救済を行う。
スペアライン1本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(1+2)/2/1=1.5
YSLG :(4+6)/2/2=2.5
であり、同時救済数は、
XSLG1:1個
XSLG2:1個
YSLG :最大2個
になる。したがって、1フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.5
YSLG 使用時:2.5/2=1.25
であり、YSLGでの救済が最も安い。よって救済順4では、YSLGでの救済を行う。
スペアライン1本の価値は
XSLG1:(2+2)/2/2=1
XSLG2:(1+2)/2/1=1.5
YSLG :(2+4)/2/1=3
であり、同時救済数は、
XSLG1:1個
XSLG2:1個
YSLG :最大2個
になる。したがって、1フェイル当りの救済コストは、
XSLG1使用時:1
XSLG2使用時:1.5
YSLG 使用時:3/2=1.5
であり、XSLG1での救済が最も安い。よって救済順5では、XSLG1での救済を行う。
スペアライン1本の価値は
XSLG1:(2+1)/2/2=0.75
XSLG2:(1+2)/2/1=1.5
YSLG :(1+3)/2/1=2
であり、同時救済数は、
XSLG1:1個
XSLG2:1個
YSLG :1個
になる。したがって、1フェイル当りの救済コストは、
XSLG1使用時:0.75
XSLG2使用時:1.5
YSLG 使用時:2
であり、XSLG1での救済が最も安い。よって救済順6でも、XSLG1での救済を行う。
スペアライン1本の価値は、
XSLG2:(1+2)/2/1=1.5
YSLG :(1+2)/2/1=1.5
であり、同時救済数は、
XSLG2:1個
YSLG :1個
になる。したがって、1フェイル当りの救済コストは、
XSLG2使用時:1.5
YSLG 使用時:1.5
であり、XSLG2,YSLGどちらを使ってもよい。よって救済順7では、XSLG2での救済を行う。
YSLGしか残っておらず、これを残り1個のフェイルに割り当てる。
これでセルセグメントCS1,CS2の全9個のフェイル救済が完了する。これら本発明のコスト計算による救済処理に基づく一連の救済手順を図20に示す。
1)仮のアクション候補がない(直前の処理にて新規割り当てを仮のアクション候補とする処理が行われなかった)
2)UNDO許可フラグがOFF
3)割当て済のスペアラインがある
の3条件が同時に成立するか否かを判断し(ステップS4)、割当て解除しない限り救済する組み合わせがない場合には、割当て済のスペアラインから救済効率が最小のものを求め割当て解除による仮のアクション候補として(ステップS5)、候補リストに登録する(ステップS6)。
絶対確定対象リペア候補ライン情報からリペア候補ライン情報を取得し、このリペア候補ラインに対して絶対確定処理を行う。そして、ブロック内リペア候補ライン情報から処理対象リペア候補ライン情報を除外する。
2つのスペアライングループ間に絶対的な価値大小関係があるとは、次のようなことをいう。例えば、スペアライングループA、Bがあるものとする。Aのスペアライン1本で救済されるどのようなフェイル集合でもBのスペアライン1本で救済できるとき、Aのスペアラインの価値は絶対的にBのスペアラインの価値以下であるといい、A≦Bと表記する。A≦BかつB≦Aのとき、A=B(絶対的に価値が同等)であるという。またA≦BでもB≦Aではないとき、A<Bと表記する。
この場合、XSLG2<XSLG1,XSLG3<XSLG1, XSLG4<XSLG1であり、YSLG1とその他のスペアラインとの絶対的大小関係はない。
この場合、XSLG2<XSLG1,XSLG3<XSLG1,XSLG4<XSLG1で、YSLG2<YSLG1,YSLG3<YSLG1,YSLG4<YSLG1であることは明白であるが、さらにビットフェイルのみが分布していることから軸の向きは救済能力には無関係であり、XSLG2=YSLG2,XSLG3=YSLG3,XSLG4=YSLG4,XSLG1=YSLG1がいえる。
これらから、X軸のコスト計算式は、
コスト=同時救済セグメント数×Y側救済可能幅
+log2(選択可能セグメント数×X軸長さ)
Y軸のコスト計算式は、
コスト=同時救済セグメント数×Y側救済可能幅
+log2(選択可能セグメント数×Y軸長さ)
で表される。
3 リダンダンシ演算装置
4 制御部
5 DUT
6 不良救済処理部
7 スペアラインコスト計算部
8 リトライ処理部
9 残存スペアライン本数格納部
10 未救済リペア候補ライン本数格納部
11 ディジタルトランスバーサルフィルタ
12 スペアライングループ別コスト演算部
13 救済効率演算部
14 アクション候補作成部
15 スペアライン再割当て回数管理部
16 スペアライン再割当て回数格納部
17 タイムアウト管理部
18 救済経過グラフ制御部
19 救済経過グラフ格納部
20 アクション候補実行処理部
21 アクション候補格納部
22 アクション候補検索処理部
23 アクション実行処理部
24 フェイルメモリ
25 バッファメモリ
Claims (3)
- フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき1フェイル当りの救済コストまたはその逆数を求める救済効率演算部と、スペアラインの価値の大小を比較する手段を含み、フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアライン再割当て回数を制限するスペアライン再割当て回数管理手段と、スペアライン再割当て処理に要する時間を制限するタイムアウト管理手段と、スペアラインの割当て処理実行履歴を記録する救済経過グラフ制御手段を含み、スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段と、
前記フェイルデータを前記フェイルメモリから前記リダンダンシ演算装置に転送するために前記フェイルデータをコピーするバッファメモリを設け、
被試験半導体メモリの試験と前記リダンダンシ演算装置の演算処理とを並列に行うことを特徴とする半導体メモリ試験装置。 - フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき1フェイル当りの救済コストまたはその逆数を求める救済効率演算部と、スペアラインの価値の大小を比較する手段を含み、フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアライン再割当て回数を制限するスペアライン再割当て回数管理手段と、スペアライン再割当て処理に要する時間を制限するタイムアウト管理手段と、スペアラインの割当て処理実行履歴を記録する救済経過グラフ制御手段を含み、スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段を有することを特徴とする半導体メモリ試験装置。 - フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき1フェイル当りの救済コストまたはその逆数を求める救済効率演算部と、スペアラインの価値の大小を比較する手段を含み、フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
前記フェイルデータを前記フェイルメモリから前記リダンダンシ演算装置に転送するために前記フェイルデータをコピーするバッファメモリを設け、
被試験半導体メモリの試験と前記リダンダンシ演算装置の演算処理とを並列に行うことを特徴とする半導体メモリ試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247470A JP4565428B2 (ja) | 2005-08-29 | 2005-08-29 | 半導体メモリ試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247470A JP4565428B2 (ja) | 2005-08-29 | 2005-08-29 | 半導体メモリ試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007066349A JP2007066349A (ja) | 2007-03-15 |
JP4565428B2 true JP4565428B2 (ja) | 2010-10-20 |
Family
ID=37928384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005247470A Active JP4565428B2 (ja) | 2005-08-29 | 2005-08-29 | 半導体メモリ試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4565428B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097045B (zh) * | 2014-04-15 | 2020-11-24 | 爱德万测试公司 | 用于nand闪存器件中的缺陷修复的方法和装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001524728A (ja) * | 1997-11-21 | 2001-12-04 | プロセス インテリジェンス リミテッド | メモリ冗長割当てシステムおよび冗長割当て方法 |
-
2005
- 2005-08-29 JP JP2005247470A patent/JP4565428B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001524728A (ja) * | 1997-11-21 | 2001-12-04 | プロセス インテリジェンス リミテッド | メモリ冗長割当てシステムおよび冗長割当て方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007066349A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100354437B1 (ko) | 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법 | |
JP4948603B2 (ja) | 予備ライン割当装置、メモリ救済装置、予備ライン割当方法、メモリ製造方法、およびプログラム | |
JP3871714B2 (ja) | メモリ・チップの迅速な修理を可能にするメモリ・テスタ | |
KR20110001881A (ko) | 비트 에러 임계값 및 메모리 장치의 리맵핑 | |
US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
US10776227B2 (en) | Memory management system and method thereof | |
US7020033B2 (en) | Semiconductor memory apparatus and self-repair method | |
JP4565428B2 (ja) | 半導体メモリ試験装置 | |
US7864577B2 (en) | Sharing physical memory locations in memory devices | |
CN113223604A (zh) | 用于存储器修复的方法、系统及计算机编程产品 | |
CN110853694B (zh) | 一种nand闪存缺陷的修复方法 | |
WO2022217795A1 (zh) | 失效位置的修补方法和装置 | |
WO2022052542A1 (zh) | 失效位元的修补方案的确定方法和装置 | |
WO2022037199A1 (zh) | 失效位元的修补方法及装置 | |
CN105279048A (zh) | 一种数据恢复方法及装置 | |
JPH11102598A (ja) | メモリ不良救済解析装置 | |
JP4232354B2 (ja) | リダンダンシ演算装置、リダンダンシ演算方法、リダンダンシ演算プログラム、リダンダンシ演算プログラムを記録した記録媒体 | |
CN114078563B (zh) | 失效位元的修补方法及装置 | |
CN114078562B (zh) | 失效位元的修补方法及装置 | |
JP2721867B2 (ja) | 救済アドレス割当て法 | |
US11776654B2 (en) | Fail bit repair solution determination method and device | |
JP5131163B2 (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 | |
CN118351926A (zh) | 一种存储芯片的故障测试设备及方法 | |
JP3573669B2 (ja) | 半導体メモリのリペア演算方法及びそのリペア演算処理装置 | |
CN116189748A (zh) | 一种ddr芯片的修复路线的确定方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4565428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170813 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170813 Year of fee payment: 7 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170813 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |