JP3871714B2 - メモリ・チップの迅速な修理を可能にするメモリ・テスタ - Google Patents
メモリ・チップの迅速な修理を可能にするメモリ・テスタ Download PDFInfo
- Publication number
- JP3871714B2 JP3871714B2 JP50935597A JP50935597A JP3871714B2 JP 3871714 B2 JP3871714 B2 JP 3871714B2 JP 50935597 A JP50935597 A JP 50935597A JP 50935597 A JP50935597 A JP 50935597A JP 3871714 B2 JP3871714 B2 JP 3871714B2
- Authority
- JP
- Japan
- Prior art keywords
- redundant
- cells
- memory
- failed
- argument
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 title claims description 88
- 230000008439 repair process Effects 0.000 title claims description 74
- 238000000034 method Methods 0.000 claims description 96
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000008569 process Effects 0.000 description 61
- 238000012545 processing Methods 0.000 description 30
- 238000007689 inspection Methods 0.000 description 27
- 230000002950 deficient Effects 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007781 pre-processing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- FNMKZDDKPDBYJM-UHFFFAOYSA-N 3-(1,3-benzodioxol-5-yl)-7-(3-methylbut-2-enoxy)chromen-4-one Chemical compound C1=C2OCOC2=CC(C2=COC=3C(C2=O)=CC=C(C=3)OCC=C(C)C)=C1 FNMKZDDKPDBYJM-UHFFFAOYSA-N 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
実際上全てのコンピュータは、半導体メモリ・チップを使用している。コンピュータのプロセッサが増々強力になったために、コンピュータ内で必要とされるメモリ量も増大した。その結果、1つのメモリ・チップ内に記憶可能な情報のビット数が増加している。
メモリの使用量が増えるに従って、市場の要求によってメモリ製造者にメモリ価格の低下が強いられた。これまでに、格納ビット当たりの価格は大きく低下している。サイズの増大および価格低下が重なり合ったために、半導体メモリの製造者には非常に困難な課題が賦課されることになった。即ち、彼らは製造するメモリのコストを削減しなければならない。
大型化されたメモリの製造コスト削減における難題の1つは、メモリ・サイズが増大するに従って、不良半導体メモリの可能性が高くなることである。したがって、メモリ・サイズが増大する程、歩留まりの低下が予測される。しかしながら、歩留まりは、半導体回路の生産コストに影響を与える非常に重要な要因である。
歩留まりを高めるために、メモリ製造者は、各半導体メモリの一部として、冗長セルを含ませている。不良セルを冗長セルと交換することによって、完全に機能するメモリを形成する。もし修理が迅速にできるとすれば、生産コストは、不良ダイを修理することによって削減することができる。
典型的には、修理はウエハ・レベル検査の一部として行われる。ウエハ上の各ダイは、USA CA,Aguora HillsのTeradyne,Inc.によって販売されているJ993のような、高速メモリ・テスタによる検査が行われる。このテスタは、不良メモリ・セルを有するダイを識別し、どのセルが不良であるかについて記録を行う。次に、テスタは、どのメモリ・セルを冗長セルと交換し、不良メモリを修理すべきかに関して計算を行う。この情報を、修理部に、典型的には電子データ・ファイルとして受け渡す。修理部では、ダイ上に必要な接続部を作り、典型的にレーザを用いて永久的にダイを変更させる。
メモリ内のセルは、行および列に配置されている。冗長セルも行および列に配置されている。修理は、不良セルを含む行全体または列全体を交換することによって行われる。
冗長行および冗長列の数は限られているので、修理可能な不良セルの数は限定される。修理可能以上の不良セルがある場合、典型的にはダイ全体を廃棄する。
不良セルは群(クラスタ)状で発生することが非常に多い。したがって、、単一の行または単一の列を交換することによっていくつかの不良セルを修理可能な場合が多い。冗長列および冗長行を適切に使用することによって、多くの不良を有するメモリでさえも、少数の冗長行および冗長列を用いて修理が可能である。冗長行および冗長列の最良の使用を図るために、多くのメモリ・テスタは、全ての不良セルを修理する方法が発見されるまで、冗長行および冗長列を用いる異なる方法を試すようにプログラムされている。この技法は、「ブルート・フォース(brute force)」技法と呼ばれている。不良セル全ての交換を可能にするいずれかの解決策があれば、この技法は最終的にはそれを発見する。しかしながら、この技法は、比較的遅い。大きなメモリでは、この技法は余りに遅すぎる可能性が高い。
冗長行および冗長列をいかにして割り当て特定の不良を修理するかを決定する別の方法に、「モスト(Most)」と呼ばれるものがある。この技法では、テスタは、不良メモリ・セルが最も多い行または列を識別する。1つの冗長要素を用いて、この行または列を修理する。次いで、不良セルの数が次に多い行または列を修理する。全ての冗長要素を使いきるまで、このプロセスを繰り返す。この方法は、多くの場合有効に作用し、ブルート・フォース技法よりもはるかに高速である。しかしながら、修理可能な不良セルであっても、そのパターンによってはこの方法で冗長要素を割り当てることでは修理できないものがある。
メモリを修理可能な速度を高める技法に、「マスト(Must)」技法と呼ばれるものがある。「マスト」は、冗長列よりも多くの障害セルを含むあらゆる行が、あるとすれば、冗長行を用いて修理しなければならないという事実を利用する。同様に、冗長行よりも多くの不良セルを含むあらゆる列も、あるとすれば、冗長列を用いて修理しなければならない。したがって、「マスト」は、典型的に予備処理工程として用いられ、冗長要素を用いて修理しなければならない障害セルに、冗長要素を精度高く割り当てるものである。しかし、予備処理に「マスト」を用いても、ブルート・フォース・プロセスは、非常に遅い可能性があり、「モスト」プロセスは全ての修理可能なメモリを修理できない場合があり得る。
メモリの修理速度を高くする別の技術は、IEEE Transactions on Computer-Aided Design(Vol.CAD−6,NO.2、1987年3月)のChin-Long WeyとFabrizio Lombardi著の論文「On the Repair of Redundant RAM′s」に記載されている。特に、その論文には、実行時間が高速の欠陥メモリ・セルを修理するアルゴリズムが記載されている。しかし、そのアルゴリズムは常に冗長要素の最適な割り当てとなるとはかぎらない。
したがって、メモリ・セル内の不良全ての修理が可能な場合に、かかる修理を行う方法を迅速に発見する、メモリ・セル修理方法があれば、非常に望ましいであろう。
発明の概要
上述の背景を念頭にいれ、本発明の目的は、冗長行および冗長列を用いて、メモリ・チップ内の全ての不良を迅速に修理することである。
また、多数のセグメントを有する領域があるメモリを迅速に修理することも目的の1つである。
上述の目的およびその他の目的は、メモリ検査から得られる障害(故障)情報を処理することによって達成される。障害情報は、クラスタ内の各不良(欠陥)セルに行および列の対を割り当てることによって処理する。行番号は、不良セルと同一行における不良セルの数を表し、列番号は、同一列における不良セルの数を表す。行列対において最も小さい数を有するセルを選択し、修理する。複数のセルが同一の最も小さい数を有する場合、最も高い行番号および列番号の組み合わせを有するセルを選択する。行番号の方が大きい場合冗長行によって、また列番号の方が大きい場合冗長列によって、セルを修理する。続いて、このプロセスを繰り返す。
一実施例では、セルは1つ以上のセルのクラスタに集合化され、各セルは当該クラスタ内の他のセルと共線(collinear)となっている。1クラスタの不良セルは同時に処理される。冗長行のみまたは冗長列のみのいずれを用いても修理できないクラスタを、最初に処理する。
他の実施例では、冗長行または冗長列を共有するセグメントにメモリを編成(organize)する場合、冗長行または状行列のみを用いて修理できないセグメントを最初に選択し処理する。
他の実施例では、プロセスの最初の工程は、業界標準(工業規格)の「マスト(Must)」プロセスを用いて、冗長行または冗長列をそれらの行または列に割り当てることである。
【図面の簡単な説明】
本発明は、以下の詳細な説明および添付図面を参照することによって、よりよく理解することができよう。図面において、
図1は、本発明を組み込んだメモリ検査システムのブロック図である。
図2Aは、半導体メモリの領域を示す図である。
図2Bは、多数のセグメントを有するメモリ領域における障害のクラスタを示す図である。
図3は、本発明の方法を示すフロー・チャートである。
図4Aないし図4Eは、図3の方法の動作の一例を示す図である。
図5Aないし図5Eは、図3の方法の処理の第2の例を示す図である。
好適実施例の説明
図1は、半導体メモリ・チップの製造において使用可能な検査システムを示す。メモリは、いずれかの公知プロセスにしたがって、ウエハ110A上で製造される。ウエハ110Aは検査ヘッド112に供給され、ここで、検査システム・コントローラ114からのコマンドに応答して、ウエハ110A上の各メモリを検査する。
検査ヘッド112および検査システム・コントローラ114は、商業的に入手可能なメモリ検査システムの一部である。Teradyne,Inc.のJ993は、かかる検査システムの一例であるが、いずれの商業的に入手可能なメモリ検査システムでも使用可能である。
検査ヘッド112は、ウエハ110Aとインターフェースし、ウエハ110A上の各メモリに対して検査信号の書き込みおよび読み取りができるようにする。検査ヘッド112および検査システム・コントローラ114は、当技術では公知のように、適正に動作しないウエハ110A上の各メモリのセルを検出するように動作する。
当技術では公知のように、検査システム・コントローラ114は、各メモリ内の障害(故障)セルについての情報を処理する。メモリが冗長行および冗長列を含む場合、検査システム・コントローラ114は、どのように冗長行および冗長列を用いて不良(欠陥)セルを修理可能かについて計算を行う。検査システム・コントローラ114はコンピュータを含み、計算は、コンピュータにプログラムされている命令にしたがって実行される。
一旦検査システム・コンピュータ114が、メモリ内の冗長行および冗長列を用いてどのようにしてメモリ内の不良セルを修理可能かを判定したなら、この情報はレーザ修理部116に渡される。ウエハ110Aは、レーザ修理部116の位置110Bに移動される。レーザ修理部116は、検査システム・コントローラ114によって供給された情報を用いて、ウエハ110B上のメモリを修理する。修理を行う際、レーザを照射してメモリ・チップの一部分を変化させ、不良行および不良列を、メモリから切断すると共に、冗長行または冗長列をそれらの場所に接続する。
図2Aは、メモリの一領域200の構成を概略的に示す。1つの領域には、典型的に、行および列に編成された数千ものセルが含まれる。各メモリは、1つの領域または多数の領域を有する場合がある。各領域は、他のいずれの領域とも独立して修理可能なメモリの部分である。領域200は、冗長行212Aおよび212B、ならびに冗長列214Aおよび214Bを含み、これらを用いて領域200内の不良セルの修理を行う。
領域200は、セグメントS0,S1,S2およびS3に分割されている。冗長列212AはセグメントS0およびS1内の行と変換することができる。冗長行212Bは、セグメントS2およびS3内の不良セルと変換するために使用することができる。冗長列214Aは、セグメントS0およびS2内の不良セルと交換するために使用することができる。冗長列214Bは、セグメントS1およびS3内の不良セルと交換するために使用することができる。
領域、セグメントおよび冗長列または冗長行の数ならびに構成は、メモリの製造者によって選択される。ここに示す数および構成は、限定的なものではなく、例示的なものである。
図2Bは、領域200内の障害セルのクラスタの形成を示す。以下で説明するように、障害セルはクラスタ毎に処理される。クラスタとは、障害セルの一群のことであり、少なくとも2つの障害セルを含んでいなければならない。単一のスペアで交換可能な2つの障害セルはどれも、同じクラスタ内にある。このようなセルのグループ化は結合性(associative)が考慮される。例えば、障害セル250および252は、冗長行212Aの一方を用いて交換できるであろう。したがって、障害セル250および252は、同一クラスタ内にある。障害セル250および障害セル254は、双方とも、1つの冗長列214Aの使用によって交換することができる。したがって、障害セル250,252および254は全てクラスタ260内にある。
一方、障害セル256は、クラスタ260内のどのセルとも同じ行または列にない。これは、クラスタ260内のどのセルとも同じ冗長要素と交換されない。したがって、障害セル256は、別のクラスタ、即ち、クラスタ262に属する。
1つのクラスタ内にあるセルは「相互に共線的(mutually co-linear)」である。「相互に共線的」とは、クラスタ内の各セルが、当該クラスタ内の少なくとも1つの他のセルと同一線上にあることを意味する。クラスタを定義する目的のために、「共線的」とは、2つのセルが同じスペアで交換されることを意味するものとする。したがって、セルのクラスタへの集合(グループ)化は、障害セルの分布およびスペアの配列の関数となる。
他の障害セルと相互に共線的でない障害セルは、いずれのクラスタにも割り当てられない。クラスタに割り当てられない障害セルのことを「シングレット(singlet)」と呼ぶことにする。シングレットはクラスタとは別個に処理される。ある領域がシングレットのみを含む場合、1つよりも多い障害セルを修理可能なスペアがない可能性がある。したがって、クラスタ内の複数の障害を修理するために冗長要素を割り当を行うステップには、シングレットには不要のものもある。
1つのクラスタ内にあるセルは、「排他的に共線的」でもある。「排他的に共線的」とは、同一線上にあるセルは全て、常に同じクラスタ内にあることを意味する。1つのクラスタには、別のクラスタ内のセルと「共線的」にあるセルは存在しない。したがって、クラスタは、相互かつ排他的に共線的な障害セルの集合として定義される。
次に図3を参照すると、本発明のメモリ修理プロセスのフロー・チャートが示されている。先に説明したように、検査システム・コントローラ114は、検査対象メモリのどのセルに障害があるのかについて判定を行う。また、先に説明したように、業界標準のMust予備処理を用いて、障害セルのいくつかに冗長要素を割り当てる。この予備処理後に残る障害情報は、図3に示すように更に処理が施される。
図3に示すプロセスは反復的プロセスである。このプロセスを1回通過することによって、領域200の1つの行または列を修理するために、1つの冗長行または冗長列(以下、単に「スペア」と呼ぶことにする)が、割り当てられる。好適実施例では、図3のプロセスは、検査システム・コントローラ114内のコンピュータにおいて実行される。
図3のプロセスは、障害セルを含む全ての行または列が交換されるか、あるいは全てのスペアを使いきるまで、繰り返し実行される。このプロセスはステップ310において開始し、全ての障害セルが交換されたか否かについて判定が行われる。全ての障害が交換されている場合、プロセスは完了する。
障害が残っている場合、実行はステップ312に進む。ステップ312では、未だスペアが残っているか否かについて判定を行う。スペアが残っていない場合も、実行は終了する。しかしながら、メモリ領域の交換が不可能となるので、例外即ちエラー状態で、実行は終了する。
実行はステップ314に移行する。ステップ314において、各行および列内にある「共線」障害セルの数を数える。この数は、後に使用するために格納しておく。
次に処理はステップ316に進む。ステップ316において、現行のパスがこのプロセスの最初のパスであるか否かについて判定するためのチェックを行う。コンピュータ・ソフトウエアでは、かかるチェックは、多数の方法のいずれかで行うことができ、プロセスの実行前にフラグをセットし、プロセスの終了時にそれをクリアする等が可能である。最初のパスの場合、実行はステップ320に移行する。
最初のパス以外の各パスでは、実行はステップ318に移行する。ステップ318において、いずれかの行または列が、冗長行または冗長列と交換しなければならないか否かについてチェックを行う。ステップ318では、上述の業界標準のMustプロセスを用いる。プロセスの最初のパスでは、ステップ318をスキップする。何故なら、上述のように、障害情報はMustプロセスによって予備処理され、例えば、いくつかのセルを修理するために冗長要素を割り当てることによって、障害情報が変化するまで、このプロセスを繰り返す必要がないからである。これについては、以下で説明する。
交換のために識別された行および列は、パラメータとしてステップ338に渡され、ここで、以下で説明するように、これらの行および列にスペアが割り当てられる。
ステップ318において交換のために識別される行または列がない場合、実行はステップ320に移行する。ステップ320において、クラスタの識別が行われる。コンピュータ・メモリ内に、複数のリンクされたリスト・データ構造を構築するためのプロセスがあってもよい。各障害セルは順番に処理される。各セルをチェックし、それが既に開始された各リストにおけるセルと共線状であるか否かについて判定する。このセルがいずれのリストにおけるいずれのセルとも共線状でない場合、これを用いて新しいリストを開始する。このセルがリスト上のセルと共線状である場合、そのリストに追加する。しかしながら、このセルが複数のリスト上にあるセルと共線状である場合、これらのリストを1つのリストに纏め、このセルを纏めたリストに追加する。一旦全ての障害セルの処理を行ったなら、2つ以上のセルを有する各リストは1つのクラスタを表すことになる。
当技術では、リンクされたリスト(linked list)は、項目の迅速なソートまたは集合化を行う際に都合のよいデータ構造であることが知られている。しかしながら、リンクされたリスト(連結)リストは、大量のメモリを必要とする。何故なら、リスト内の各エントリは、当該エントリに対するデータ値に加えて、リスト内の次のエントリに対するポインタも含むからである。検査システム・コントローラ114内のコンピュータ・メモリ空間が限られている場合、非連結リストをメモリに構築することが好ましい場合もある。非連結リストは、集合化された値をメモリ内の連続する位置に格納していくことによって作成する。かかるリストの方が使用メモリが少ないが、リストを纏めるためには、メモリ内のデータ値を編成し直し、結合されたリスト内の全てのエントリを、連続するメモリ位置に格納していなければならない。
以前のステップにおける処理のために、冗長要素と交換されるものとして既に指定されている行または列内のセルは、もはや障害セルとしては扱われず、クラスタ内に含まれないことを注記しておく。したがって、行および列が交換のために識別される毎に、クラスタは変化する可能性がある。
処理はステップ322に進む。このステップにおいて、(r,c)値を各クラスタに割り当てる。(r,c)値は、1対のブール値を表す。r値が真である場合、冗長列を全く使用することなく、使用可能な冗長行の数でクラスタを修理可能であることを示す。ここではこれをRで示すことにする。逆に、r値が偽(虚)である場合、クラスタは使用可能な冗長行では修理することはできない。ここでは、これをR*で示すことにする。同様に、c値も真または偽であり、冗長行を使用することなく、クラスタを使用可能な列と修理可能であるか否かを示す。
使用可能な冗長行または列とは、検査対象メモリの修理に使用するために未だ指定されていないもののことである。図3のステップを実行すると、冗長要素が1つずつ指定される。したがって、各クラスタに割り当てられる(r,c)値は、図3のプロセスを通過する毎に変化する可能性がある。
例えば、図4Bは、2つのクラスタ414および416を示す。図4の例では、セグメントは3つの冗長行および3つの冗長列を有する。1列が使用され、3つの冗長行および2つの冗長列が残っている。クラスタ414および416は各々、3つの使用可能な冗長行または2つの使用可能な列全てを用いなくても修理可能であるので、これらには各々(R,C)の値が割り当てられる。
(r,c)値は、クラスタに対するデータ構造の一部として格納される。各クラスタに(r,c)値を割り当てることに加えて、(r,c)値を各セグメントにも割り当てる。セグメントに対する(r,c)値は、当該セグメント内にある障害セルは、使用可能な冗長行または列を用いてそれぞれ修理可能か否かを示す。図4Bのセグメントは、合計で障害セルを有する5つの行および4つの列を有する。3つの使用可能な冗長行および2つの使用可能な冗長列があるのみであるので、このセグメントには(r,c)値として(R*,C*)が割り当てられる。
冗長要素が多数のセグメントにわたるメモリでは、各冗長要素集合に関連するセルは別個に考慮される。例えば、図2のBは、冗長列214Bが、セグメントS1およびS3内のセルを修理するために使用可能な唯一の列であることを示す。クラスタ260はセグメントS1内に4列のセルを含む(使用可能な3つの列スペアより多い)ので、クラスタ260を修理するためには1つの行スペアも用いなければならず、クラスタ260はC*値を得る。
また、クラスタ262は1行に4つの障害を有するが、これら障害セルの位置のために、クラスタを修理するために行の使用を必要としない。即ち、クラスタ262はセグメントS2内の1つの行に3つの障害セル、およびクラスタS3内の同じ行に他の障害セルを有する。セグメントS2内の3つの障害セルは、冗長列214Aを用いて修理することができる。セグメントS3内の障害セルは、冗長列214Bを用いて修理することができる。したがって、1行内のこれら4つのセルは、使用可能な列スペアによって修理が可能である。
一旦(r,c)値が各クラスタに割り当てられたなら、実行はステップ324に移行する。ステップ324において、いずれのクラスタも修理に「適格(eligible)」であるか否かについて判定を行う。クラスタが修理に「適格」となるのは、これがR*またはC*値を有する場合である。いずれかのクラスタがかかる値を有する場合、実行はステップ330に移行する。好適実施例では、ステップ320において、いずれかのクラスタが(R*,C),(R,C*)または(R*,C*)を有する場合にフラグをセットし、ステップ324において、当該フラグがセットされている場合、ステップ330に分岐する。
ステップ330において、修理に適格なクラスタを選択し、次の処理を進める。
この処理では、適格クラスタの内1つの行または列と交換するために、1つの冗長要素を割り当てる。R*値を有するクラスタは、いずれかの時点で、修理に用いる冗長列を必要とする。したがって、ステップ330では、別の処理で、R*値を有するクラスタにのみ列を適用することを指定する。同様に、ステップ330は、C*値を有するクラスタのみが、冗長行によって修理されることを指定する。R*およびC*値双方を有するクラスタは、冗長行または冗長列のいずれかによって修理することができる。その場合、ステップ330では、別の処理によって、当該クラスタにおける障害を修理するために、冗長行または冗長列のいずれかを選択可能であることを指定する。
ステップ330は、検査システム・コントローラ114のコンピュータ・メモリにデータ構造を構築する。別の処理に適格なクラスタは、このデータ構造内で識別する。クラスタが連結リストによって識別される場合、適格クラスタを表すデータ構造は、単に選択されたリストに対するポインタのリストとすることができる。しかしながら、選択値を表す他の多くの方法も、コンピュータでは共通して使用されている。適格クラスタのリストに加えて、クラスタに冗長行または冗長行のどちらを割り当てるべきかの指示も、このデータ構造に含まれる。
次に、適格クラスタを表すデータ構造は、ステップ334に渡され、更に別の処理が行われる。ステップ334では、適格クラスタから、「狭幅度(narrowness)」評価基準と呼ばれる、第1レベルの評価基準を満足するクラスタを選択する。「狭幅度」とは、クラスタ内の障害セルを含む行または列の最小数のことを言う。例えば、第1クラスタが3つの行および2つの列に障害セルを有する場合、これは列狭幅度が2、行狭幅度が3となる。単一の列および5つの行に障害セルを有するクラスタは、行方向では狭幅度が大きいが、列方向では狭幅度が小さい。これは、1つの列狭幅度、および5の行狭幅度を有する。
ステップ334では、行方向において最も狭いクラスタおよび列方向において最も狭いクラスタのみを選択する。最初に、単一の行または単一の列に障害セルを有するクラスタ、即ち、狭幅度が1のもののみを選択する。かかるクラスタがない場合、2つの行または2つの列に障害セルを有するクラスタ、即ち、狭幅度が2のもののみを選択する。ステップ334は、このようにして、全ての適格クラスタの最小狭幅度を識別するまで続けられる。交換に適格なクラスタを表すデータ構造は、行方向の狭幅度が最小のクラスタ、および列方向の狭幅度が最小のクラスタのみに縮められる。行および列の狭幅度値も、このデータ構造内に格納され、後に使用される。
実行は次にステップ335に移行し、ここで適格クラスタの選択を更に処理する。ステップ335では、適格クラスタ内の各障害セルに(n,m)の形態のランクを割り当てる。ここで、nは、当該障害セルと同じ行内にある、クラスタ内の障害セルの数、mは当該セルと同じ列内にある、クラスタ内の障害セルの数である。例えば、図4Bは、2つのクラスタ414および416を示す。クラスタ414内の障害セルは、(1,3)(2,3)(2,1)(1,3)というランクを有する。クラスタ416内の障害セルは、(2,2)(2,1)および(1,2)というランクを有する。
ステップ335において、このランクに基づいて、最良の行および最良の列を交換のために選択する。最良の行とは、m(列値)が最も小さい障害セルを含む行のことである。最も小さいm値を有する障害セルが複数ある場合、これらの内最良のものは、n値が最も大きいものである。最良の列とは、n(行値)が最も小さい障害セルを含む列のことである。最も小さいn値を有する障害セルが複数ある場合、これらの内最良のものは、m値が最も大きいものである。
先に説明したように、修理に適格な各クラスタには、冗長要素を用いて、行が交換可能か、列が交換可能か、あるいはいずれも交換可能かについての指示が、関連付けられている。行の交換に適格なクラスタについて、最良の行のみを選択する。列の交換に適格なクラスタについて、最良の列のみを選択する。行または列のいずれかの交換に適格なクラスタについて、最良の行または列を選択する。この最後の想定において、第1引数(argument)として、最良の行セルのm(列)値を、最良の列セルのn(行)値と比較する。また、補引数(co-argument)として、最良の行セルのn値を、最良の列セルのm値と比較する。先と同様、選択は、最小の引数および最大の補引数に基づいて行われる。
交換に適格な各クラスタに対して、一旦最良の要素または要素群を識別したなら、全ての中で最良の要素または要素群を選択する。上述のように、引数が最も小さい要素を選択する。複数の行または列が全て最小の引数を有する場合、補引数が最も大きなものを、最良として選択する。
複数の行または列が同じランクを有し、最良の行または列が複数あるという場合もあり得る。この場合、これらの全てを保持し、後の処理の間に単一の最良を選択する。先と同様、選択した行および列の指定は、検査システム・コントローラ114内のコンピュータ・メモリにデータ構造を構築することによって行われる。連結リストまたは非連結リストのように、いずれかの都合のよいデータ構造を用いればよい。
次に、処理はステップ336に移行し、ここで単一の最良の行または列を交換のために選択する。単一の最良行または列が既に選択されている場合、このステップは不要である。ステップ335において選択された行および列の内、「交差しない(uncrossed)」ものが、交換に好適である。「交差する(crossed)」行または列は、少なくとも1つの障害セルを他の選択された要素と共有する。したがって、ステップ336では、ステップ336において選択した各行および列に対して、当該行または列、およびステップ335において選択した他の行または列に共通する障害セルの数を判定する。かかる共有障害セルが最も少ない行または列を、単一の最良のものとして選択する。
単一の最良に対する評価基準を満足する行または列が複数ある場合、それらの要素の1つを任意に選択することができる。あるいは、行または列を交換する優先度を、ステップ336における処理に含ませてもよい。例えば、ステップ336では、使用可能な冗長行の方が多い場合には行を、使用可能な冗長列の方が多い場合には列を、交換のための単一の最良要素として選択することが可能である。行のみまたは列のみが使用可能という状況では、ステップ336では、使用可能な冗長要素があるものについて、交換のために要素を選択しなければならない。あるいは、検査システム・コントローラ114は、最良行または列が多数ある場合には、交換すべき行または列に対する優先度を、入力として受け入れてもよい。こうして、ユーザが、メモリ200のアーキテクチャに基づいて、この優先度を指定するようにしてもよい。
行および列間の選択に用いる評価基準には無関係に、単一の最良要素が選択されない場合、最良のものの内の1つをランダムに選択することができる。次に、選択した単一の最良行または列を、実際の交換のために受け渡す。
処理はステップ338に進み、ここでスペアを適用する。図1に示すシステムでは、図3に示す処理は、修理部116とは別個の、検査システム・コントローラ114において実行される。したがって、ステップ338において、どのスペアを特定の行または列に割り当てるのかを示すデータ構造を作成することによって、スペアを適用する。このデータ構造は、後にレーザ修理部116に渡され、そこで、指示されたスペアを用いて、指示された行の修理を行う。しかしながら、図3の処理をレーザ修理部116内で実行する場合、そのときにメモリ200を実際に物理的に変化させることによって、スペアを適用することが可能である。
スペアを適用する場合、ステップ338では、図3の他のステップで使用したデータ構造の更新も行う。即ち、使用可能なスペアの数を記録しているデータ構造は、スペアが1つ使用されたことを反映するために、変更しなければならない。加えて、障害セルを記録しているデータ構造も変更し、このスペアと交換された行または列内の障害セルを全て除去しなければならない。
一旦スペアをステップ338において適用したなら、次に処理はステップ310に戻る。このプロセスを繰り返し、他の行または列を交換のために選択する。このように、全ての障害を交換するまで、または他にスペアがなくなるまで、プロセスを繰り返し、各パス毎に1つスペアを適用していく。
上述の処理は、ステップ324において、修理に適格なクラスタがあったと判定した場合についてのものである。ステップ324において修理に適格なクラスタがないと判定された場合にも、同様の処理を実行する。その場合、しかしながら、処理はステップ324からステップ326に移行する。
ステップ326において、(r,c)値を各セグメントについて決定する。これらの値は、クラスタに対するものと同じ意味を有する。r値がR*である場合、使用可能な冗長行のみではセグメントを修理できないことを暗示する。c値がC*である場合、使用可能な冗長列のみではセグメントを修理できないことを暗示する。例えば、図4Aに示すセグメントは、7つの行および5つの列に障害セルを有する。このセグメントが3つの冗長行および3つの冗長列を有する場合、それが有する(r,c)値は、(R*,C*)となる。
一旦(r,c)値がその領域内の各セグメントについて決定されたなら、処理はステップ328に移行する。ステップ328において、セグメントのいずれかに、R*値またはC*値を有するものがあるか否かについて判定を行う。かかるセグメントはいずれも修理に適格である。好適実施例では、いずれかのセグメントが(R*,C*),(R,C*)または(R*,C*)を有する場合、ステップ322においてフラグをセットし、フラグがセットされた場合、ステップ328において、ステップ332に分岐する。
少なくとも1つのセグメントが修理に適格である場合、処理はステップ332に移行する。ステップ332は、修理に適格な障害セルのデータ構造を構築するという点において、ステップ330と同様である。しかしながら、このデータ構造は、適格セグメント内の障害セル全てを含む。
スペアを割り当てることによってクラスタ内の障害全てを修理した場合、残りの障害は全て「シングレット」である。クラスタが残っていない場合、ステップ332において、適格な選択のデータ構造に、クラスタではなくシングレットを配置する。シングレットに対する処理は、クラスタに対する処理を単純化した変形である。全てのシングレットは、同じ狭幅度評価基準および同じ最大最小評価基準(maximin criteria)を有する。また、シングレットには交差するものはないはずである。したがって、ステップ334,335および336では、セグメント内のシングレットからは何も選択されない。
しかしながら、セグメントの(r,c)値が、行を使用すべきことまたは列を使用すべきことを示す場合、当該セグメント内のシングレットに適用するために、その種の冗長要素を選択する。同様に、ユーザの優先度、または冗長行または冗長列のどちらが使用可能かについて判定するその他の機構がある場合、その種の冗長要素を用いる。一旦セグメントに適用すべき冗長要素の種類を選択したなら、その冗長要素を適用するシングレットの1つを、任意に選択することができる。
上述のように、ステップ332において作成したデータ構造は、冗長行または冗長列のどちらを用いて、クラスタの修理が可能かについての指示も含む。R*値を有するセグメントでは、冗長列を用いて修理を行うことに限定される。C*値を有するセグメントでは、行を用いて修理を行うことに限定される。(R*,C*)の値を有するセグメントについては、行または列いずれを用いても修理を行うことができる。
一旦適格セグメント内の障害セルを識別したなら、処理はステップ334に移行する。先に説明したように、ステップ334,335および336における処理では、修理に適格な全ての障害セルから、修理すべき単一の最良行または列を選択し、冗長要素をステップ338において適用する。
ステップ324および328において修理に適格なクラスタおよびセグメントがない場合、処理はステップ328からステップ334に移行する。この処理経路は、修理に適格な選択を限定する、ステップ330および332を迂回する。したがって、処理がステップ328から直接ステップ334に移行する場合、いずれかのクラスタが修理に適格であり、冗長行または冗長列のいずれかを用いて、修理を行うことができる。全てのクラスタを修理したなら、先に論じたように、同じ選択プロセスを用いて、シングレットの修理を行う。
これらのクラスタに対する処理は、その他の点では上述の処理と同一である。ステップ334,335および336において、修理に対して単一の最良行または列を選択する。ステップ338においてスペアを適用し、その最良の交換を行う。
図4は、図3に関連付けて説明した処理の適用例を示す。図2に示したようなメモリ200に対して、セグメント当たり、最大3つの冗長行および冗長列が使用可能である。図4Aは、1つのセグメントにおける冗長セル410のパターン例を示す。図4Bは、冗長列と交換しなければならない列412を示す。この冗長列は、従来技術におけると同様、図3のステップを実行する前に、Must予備処理の一部として割り当てられる。
図4Bは、2つのクラスタ414および416を示す。これらはステップ320において識別される。クラスタ414は3つの行および2つの列に及ぶ。クラスタ416は、2つの行および2つの列に及ぶ。図4の例では、セグメントは3つの冗長列および3つの冗長行を有する。1列が既に使用され、残っているのは3つの冗長行および2つの冗長列である。クラスタ414および416の各々は、3つの冗長行または2つの冗長列を用いなくても修理可能であるので、これらには双方とも(R,C)という値が割り当てられる。したがって、処理はステップ324を通過して326に移る。
図4Bのセグメントは、合計で、5つの行および4つの列に障害セルを有する。使用可能な冗長行が3つ、使用可能な冗長列が2つあるのみであるので、このセグメントには、(R*,C*)という(r,c)値が割り当てられる。
次に処理はステップ332に移行する。ステップ332において、クラスタ414および416を選択して、更に別の処理を行う。セグメントの(r,c)値は(R*,C*)であるので、これらのクラスタの1つにおいて、行または列のいずれかが交換可能がある。
ステップ334において、狭幅度評価基準を適用する。クラスタ416は、行寸法が最も狭く、2行に及ぶに過ぎない。クラスタ414および416は各々、列寸法が2であり、したがって更に別の処理のために双方とも保持される。
ステップ335における行方向の最大最小処理では、いずれの列においても未修理障害セルの最小数は1である。図4Bにおけるセルの内2つが、この数を共有する。これらの各々は、その行における2つの内の1つである。したがって、各々は、(2,1)で示されるランクを有する。このようにして、ステップ335において、双方の行413Aおよび413Bは、交換可能な行として、識別される。
クラスタ414のみが、列の交換に対して適格である。クラスタ414におけるセルの内、2つのセルが、最低の行カウントである、1の行カウントを有する。したがって、これらは各々(1,3)というランクを有する。ランク(1,3)のセルは双方とも列420に含まれるので、列420は、交換に対する単一の最良列となる。
このようにして、列420ならびに行413Aおよび413Bは、可能な交換目標となる。しかしながら、(1,3)というランクを有する列は、ランク(2,1)の行よりも、補引数は大きい。このために、列420が、交換のための単一の最良候補として選択され、ステップ336は不要となる。したがって、ステップ338において、列スペアが割り当てられる。
図3の処理を通過する次のパスでは、残っている冗長列は1つである。したがって、ステップ318では、障害要素が1つよりも多いいずれかの行が、行と交換すべき要素として識別される。したがって2つの障害セルを含む行422が修理される。
図4Dに示すように、この割り当てを行った後、2つのシングレット障害が残るのみとなる。図3の処理を通過する次のパスでは、残りの冗長列は1つ、および残りの冗長行は2つである。冗長要素よりも多い障害を含む行または列がないので、修理すべきものはない。また、識別されるクラスタもない。したがって、処理はステップ326に移行する。
図4Dに示すセグメントは、(R,C*)の値を有する。したがって、実行はステップ332に移行し、ここで交換する行を指定する。この場合、どのシングレットがその行を受け取るかは問題でない。行426が割り当てられる。
次のパスでは、1つのシングレットのみが残り、1つの冗長行および1つの冗長列がある。したがって、セグメント値は(R,C)となり、いずれの冗長要素を用いてもよい。図4の例では、列の交換に優先度がある。したがって、列424を適用して、残りの障害を修理する。
図4の単純な例では、1つのセグメントを示すに過ぎないので、セグメントの(r,c)値を判定する必要がない。しかしながら、スペアを共有する多数のセグメントがある場合、セグメントの(r,c)値を用いてセグメントを選択することにより、ある冗長要素が他のセグメントにおいて修理を行うために必要な場合に、その冗長要素を1つのセグメントに使用しないことを保証する。
他の例を図5に示す。図5Aは、メモリ・セグメントにおける障害セルのパターンを示す。図5Bに、冗長列512を用い、Must予備処理にしたがって、3つ以上の不良セルを有する列を修理することを示す。
また、図5Bは、2つのクラスタ514および516も示す。クラスタ516は、(R,C)の値を有する。したがって、ステップ324において、クラスタ514が修理に適格であると判定される。C*値は、修理のために1行を割り当てなければならないことを示す。したがって、ステップ330では、修理の選択をクラスタ514内の行に限定する。
識別されたクラスタが1つのみであるので、ステップ334における選択の一層の絞り込みは行わない。
クラスタ514内の障害セルは、左から右、上から下の順に、(2,3),(2,1),(2,3),(2,1)および(1,3)のランクを有する。これらの内、最小の列引数は1である。最大の補引数は2である。これらのセルの内2つが(2,1)のランクを共有する。したがって、ステップ335において、行518Aおよび518Bが、各々、交換に可能な行として識別される。
ステップ336における非交差評価基準では、選択を絞り込まない。何故なら、列の選択はなく、列の選択と交差する行もないからである。したがって、行の内の1つをランダムに選択する。行518が割り当てられる。
図5Cでは、この修理の後、列520内に3つの障害セルがあることを示す。ここでは、残っている冗長行は2つのみであるので、これら3つの障害セルは、列を用いて修理しなければならない。したがって、次のパスでは、実行はステップ318を通過してステップ328に進み、ここで列520を適用する。図5Dに示すように、次のパスでは、残りの冗長列が1つ、および残りの冗長行が2つである。行524は2つの障害セルを含む。したがって、行によってこれを修理しなければならない。この場合も、実行はステップ318を通過してステップ338に進み、ここで冗長行524を適用する。
図5Eは、クラスタの一部ではない、残りの単一障害セルを、冗長列を用いて修理することを示す。図4の例におけると同様、この修理には冗長列または冗長行のいずれを用いることも可能であるが、この例は、列の交換に対する優先度を示す。
本発明のプロセスによれば、不良メモリ・セルの修理に使用するために、冗長要素を迅速に割り当てる。この割り当ては効率的でもある。このように、メモリの製造時間は大幅に短縮される。
本発明のプロセスは、修理するための冗長行または冗長列を最終的に必要とするセルを迅速に識別し、かかる冗長要素を修理のために割り当てるので、有効に作用するものと確信する。限られた数の冗長要素でメモリの修理が可能であり、この順序で障害セルを処理する結果として、その修理が行われる。
一方、最終的に冗長行を必要とする不良セルが、冗長行よりも多い場合、本発明の方法は、この結果を迅速に得ることができる。最終的に冗長行を必要とするセルが冗長行よりも多い場合でも、同じことが言える。したがって、本発明は、修理できないメモリを修理しようとする際の処理時間の短縮を図るものでもある。
以上これらの利点が得られる。
一実施例について説明してきたが、多数の代替実施例および変容も可能である。例えば、ステップ318を省略してもよい。
また、種々の処理ステップの順序を逆にすることも可能である。例えば、クラスタ処理を扱うステップ320,322および324は、セグメントを扱うステップ326および328の後に実行してもよい。
また、解決に到達しない場合を識別するステップを、本処理に追加(embellish)してもよい。例えば、冗長要素よりもクラスタの方が多い場合、修理は不可能である。あるいは、C*クラスタの方が冗長行よりも多い場合、修理は行われない。R*クラスタの方が冗長列よりも多い場合も、修理は行われない。これらの条件をチェックして、処理時間を短縮することも可能である。
他の追加として、図3のステップ312を変更し、プロセス全体を繰り返す必要がない場合を検出するようにしてもよい。冗長メモリ構造が残っていても、1つの種類しかない場合、プロセス全体を繰り返す必要はない場合もあり得る。その場合、選択すべき種類が1つであるので、修理するために行または列のどちらを用いるべきかについてのチェックを行う必要はない。
また、図1に示したメモリ検査システムは、商業的に入手可能なメモリ製造機器の例示であることを注記すべきであろう。様々な態様が可能である。例えば、図3との関連で説明した処理は、検査システム・コントローラ14の代わりに、レーザ修理部116において実行することも可能である。かかる実施例では、検査システム・コントローラ114は、冗長行および列の必要な交換を行うようにレーザ修理部116に命令するデータ・ファイルではなく、障害位置を示すデータをレーザ位置部に渡すことになる。この実施例では、処理の終了時に全てを行うのではなく、冗長行および列を割り当てる毎に、修理を行うことができる。
他の構成では、図3のプロセスは、別個のコンピュータで実行することも可能である。かかる実施例は、検査システム・コントローラ114およびレーザ修理部116が、本方法の必要なステップを実行するのに適したメモリまたは処理能力を有していない場合に好適である。
また、本発明による処理のために述べた特定のデータ構造は例示であることは認められよう。多くのデータ構造が、本発明を実施するために可能である。
更に、開示した本発明の実施例は、2つのプロセスを用いるが、これらを別個に用いてもよい。一方のプロセスにおいて、最小幅および最短長(即ち、最小の引数および最大の補引数を有する)の行または列(一般的には「メモリ構造」と呼ぶことも可能である)を識別することによって、交換のための行および列を選択する。このプロセスを「最大最小プロセス」と呼ぶ。
プロセスの第2部分は、クラスタおよびセグメントのために(r,c)値を使用する。これらの値は、セグメントまたはクラスタのどちらを最初に処理すべきかについての選択を変更する。(r,c)ロジックは、他の従来からのメモリ修理プロセスでも使用可能である。あるいは、(r,c)ロジックを使用せずに、最小プロセスを用いることも可能である。
Claims (8)
- メモリ・セルの行および列、ならびに冗長行(212A,212B)および冗長列(214A,214B)を含む複数のメモリ構造を有する半導体メモリ(110A)の修理方法であって、
a)前記メモリを検査して障害セル(250,252,254,256)を識別し、コンピュータ(114)において前記障害セルの表現を作成するステップと、
b)前記表現内の前記障害セルから選択したものに、当該セルと同じ行内にある障害セルの数を表す第1引数と、同じ列内にある障害セルの数を表す第2引数とを割り当てるステップであって、
i)相互的、排他的に共線状にある障害セルのクラスタ(260,262)を識別するステップ、および
ii)少なくとも1つのクラスタを選択し、前記選択したクラスタ内の障害セルに値を割り当てるステップ、
を含むステップと、
c)i)第1に、前記第1引数または第2引数のいずれかに基づいて、小さい引数程高い優先度を受け取り、
ii)第2に、前記第1引数または第2引数の他のものに基づいて、大きな引数程高い優先度を受け取るように、
前記表現の中の障害セルに優先度を与えるステップと、
d)少なくとも部分的に、前記割り当てた優先度に基づいて、1つの障害セルを選択し、
e)冗長メモリ構造を割り当て、前記選択した障害セルを修理するステップであって、前記第1の優先度決定ステップにおいて用いた引数が、前記選択した障害セルと同じ列にある障害セルの数を表す場合、前記冗長構造を行とし、前記第1の優先度決定ステップにおいて用いた引数が、前記選択した障害セルと同じ行にある障害セルの数を表す場合、前記冗長構造を列とするステップと、
を含む方法。 - 請求項1記載の方法であって、追加的に、
f)前記障害セルの表現を変化させ、前記割り当てられたメモリ構造と交換した障害セルを除去するステップと、
g)ステップb)ないしe)を繰り返すステップと、
を含む方法。 - 請求項2記載の方法において、ステップf)およびg)は、前記表現内に障害セルがなくなるまで、または全ての冗長行および冗長列を割り当てるまで繰り返す方法。
- 請求項2記載の方法において、前記割り当てるステップは、修理対象の半導体メモリのどのメモリ構造が、冗長メモリ構造と交換されるのかを示すデータ構造を、コンピュータ・メモリ内に構築するステップを含む方法。
- 請求項4記載の方法を用いて半導体メモリを作成する方法であって、追加的に、
h)前記データ構造を修理部(116)に供給するステップと、
i)前記データ構造内の交換情報にしたがって、前記半導体メモリを物理的に変化させるステップと、
を含む方法。 - 請求項1記載の方法において、請求項1のステップは、前記半導体メモリの各領域毎に繰り返される方法。
- 請求項1記載の方法において、
f)前記クラスタが、未割り当ての冗長行のみを用いて修理可能であるか、あるいは未割り当ての冗長列のみを用いて修理可能であるかを示す論理値を各クラスタに割り当てるステップを追加的に含み、
前記クラスタを選択するステップは、
b1)前記クラスタのいずれかが、未割り当ての冗長行のみまたは未割り当ての冗長列のいずれを用いても修理できないことを示す論理値を有する場合、少なくとも1つのかかるクラスタを選択するステップを含む、
方法。 - メモリ・セルの行および列、ならびに冗長行(212A,212B)および冗長列(214A,214B)を含む複数のメモリ構造を有する半導体メモリ(110A)の修理方法であって、
a)前記メモリを検査して障害セル(250,252,254,256)を識別し、コンピュータ(114)において前記障害セルの表現を作成するステップと、
b)前記表現内の前記障害セルから選択したものに、当該セルと同じ行内にある障害セルの数を表す第1引数と、同じ列内にある障害セルの数を表す第2引数とを割り当てるステップと、
c)i)第1に、前記第1引数または第2引数のいずれかに基づいて、小さい引数程高い優先度を受け取り、
ii)第2に、前記第1引数または第2引数の他のものに基づいて、大きな引数程高い優先度を受け取るように、
前記表現の中の障害セルに優先度を与えるステップと、
d)少なくとも部分的に、前記割り当てた優先度に基づいて、1つの障害セルを選択し、
e)冗長メモリ構造を割り当て、前記選択した障害セルを修理するステップであって、前記第1の優先度決定ステップにおいて用いた引数が、前記選択した障害セルと同じ列にある障害セルの数を表す場合、前記冗長構造を行とし、前記第1の優先度決定ステップにおいて用いた引数が、前記選択した障害セルと同じ行にある障害セルの数を表す場合、前記冗長構造を列とするステップと、
を含む方法において、
前記半導体メモリは、少なくとも1つの領域(200)に編成され、各領域は複数のセグメントを有し、各セグメントがメモリ構造を含み、更に各セグメントには冗長メモリ構造が関連付けられており、各セグメントに関連付けられた前記冗長メモリ構造は、当該領域における少なくとも1つの他のセグメントに関連付けられており、
f)各セグメントに、当該セグメントが、未割り当ての冗長行のみを用いることによって修理可能か、あるいは未割り当ての冗長列のみを用いて修理可能かを示す論理値を割り当てるステップを追加的に含み、
障害セルを選択する前記ステップは、
d1)前記セグメントの内少なくとも1つが、未割り当ての冗長行のみまたは未割り当ての冗長列のみのいずれを用いてもそれが修理不可能であることを示す論理値を有する場合、かかるセグメント内にある1つの障害セルを選択するステップを含む、
方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/516,709 | 1995-08-18 | ||
US08/516,709 US5795797A (en) | 1995-08-18 | 1995-08-18 | Method of making memory chips using memory tester providing fast repair |
PCT/US1996/012894 WO1997007459A1 (en) | 1995-08-18 | 1996-08-08 | Memory tester providing fast repair of memory chips |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11511287A JPH11511287A (ja) | 1999-09-28 |
JP3871714B2 true JP3871714B2 (ja) | 2007-01-24 |
Family
ID=24056777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50935597A Expired - Lifetime JP3871714B2 (ja) | 1995-08-18 | 1996-08-08 | メモリ・チップの迅速な修理を可能にするメモリ・テスタ |
Country Status (6)
Country | Link |
---|---|
US (1) | US5795797A (ja) |
EP (1) | EP0845122B1 (ja) |
JP (1) | JP3871714B2 (ja) |
KR (1) | KR100413918B1 (ja) |
DE (1) | DE69604592T2 (ja) |
WO (1) | WO1997007459A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094733A (en) | 1996-01-25 | 2000-07-25 | Kabushiki Kaisha Toshiba | Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory devices |
US6154851A (en) * | 1997-08-05 | 2000-11-28 | Micron Technology, Inc. | Memory repair |
US6178549B1 (en) * | 1998-03-12 | 2001-01-23 | Winbond Electronics Corporation | Memory writer with deflective memory-cell handling capability |
US6442724B1 (en) | 1999-04-02 | 2002-08-27 | Teradyne, Inc. | Failure capture apparatus and method for automatic test equipment |
US6327680B1 (en) * | 1999-05-20 | 2001-12-04 | International Business Machines Corporation | Method and apparatus for array redundancy repair detection |
US6536005B1 (en) | 1999-10-26 | 2003-03-18 | Teradyne, Inc. | High-speed failure capture apparatus and method for automatic test equipment |
US6256757B1 (en) * | 2000-01-24 | 2001-07-03 | Credence Systems Corporation | Apparatus for testing memories with redundant storage elements |
JP2001267389A (ja) * | 2000-03-21 | 2001-09-28 | Hiroshima Nippon Denki Kk | 半導体メモリ生産システム及び半導体メモリ生産方法 |
US6499118B1 (en) * | 2000-05-17 | 2002-12-24 | Teradyne, Inc. | Redundancy analysis method and apparatus for ATE |
US6795942B1 (en) * | 2000-07-06 | 2004-09-21 | Lsi Logic Corporation | Built-in redundancy analysis for memories with row and column repair |
GB2370380B (en) | 2000-12-19 | 2003-12-31 | Picochip Designs Ltd | Processor architecture |
US6373758B1 (en) * | 2001-02-23 | 2002-04-16 | Hewlett-Packard Company | System and method of operating a programmable column fail counter for redundancy allocation |
US6862703B2 (en) * | 2001-08-13 | 2005-03-01 | Credence Systems Corporation | Apparatus for testing memories with redundant storage elements |
US6717869B2 (en) * | 2002-04-25 | 2004-04-06 | D.S.P. Group Ltd. | Integrated circuit having redundant, self-organized architecture for improving yield |
GB2391083B (en) * | 2002-07-19 | 2006-03-01 | Picochip Designs Ltd | Processor array |
US7003704B2 (en) * | 2002-11-12 | 2006-02-21 | International Business Machines Corporation | Two-dimensional redundancy calculation |
US7509543B2 (en) * | 2003-06-17 | 2009-03-24 | Micron Technology, Inc. | Circuit and method for error test, recordation, and repair |
US7437632B2 (en) * | 2003-06-24 | 2008-10-14 | Micron Technology, Inc. | Circuits and methods for repairing defects in memory devices |
TW594881B (en) * | 2003-07-01 | 2004-06-21 | Au Optronics Corp | Method of repairing thin film transistor circuit on display panel by local thin film deposition |
US20080270854A1 (en) | 2007-04-24 | 2008-10-30 | Micron Technology, Inc. | System and method for running test and redundancy analysis in parallel |
GB2454865B (en) | 2007-11-05 | 2012-06-13 | Picochip Designs Ltd | Power control |
GB2470037B (en) | 2009-05-07 | 2013-07-10 | Picochip Designs Ltd | Methods and devices for reducing interference in an uplink |
GB2470771B (en) | 2009-06-05 | 2012-07-18 | Picochip Designs Ltd | A method and device in a communication network |
GB2470891B (en) | 2009-06-05 | 2013-11-27 | Picochip Designs Ltd | A method and device in a communication network |
GB2474071B (en) | 2009-10-05 | 2013-08-07 | Picochip Designs Ltd | Femtocell base station |
GB2482869B (en) | 2010-08-16 | 2013-11-06 | Picochip Designs Ltd | Femtocell access control |
US8947957B2 (en) * | 2010-09-22 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in self repair for memory |
GB2489716B (en) | 2011-04-05 | 2015-06-24 | Intel Corp | Multimode base system |
GB2489919B (en) | 2011-04-05 | 2018-02-14 | Intel Corp | Filter |
GB2491098B (en) | 2011-05-16 | 2015-05-20 | Intel Corp | Accessing a base station |
US11360840B2 (en) | 2020-01-20 | 2022-06-14 | Samsung Electronics Co., Ltd. | Method and apparatus for performing redundancy analysis of a semiconductor device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4414665A (en) * | 1979-11-21 | 1983-11-08 | Nippon Telegraph & Telephone Public Corp. | Semiconductor memory device test apparatus |
US4736373A (en) * | 1981-08-03 | 1988-04-05 | Pacific Western Systems, Inc. | Memory tester having concurrent failure data readout and memory repair analysis |
JPS59180898A (ja) * | 1983-03-31 | 1984-10-15 | Hitachi Ltd | 不良ビット救済方法 |
EP0125633B1 (en) * | 1983-05-11 | 1990-08-08 | Hitachi, Ltd. | Testing apparatus for redundant memory |
US4639915A (en) * | 1983-10-06 | 1987-01-27 | Eaton Corporation | High speed redundancy processor |
US4876685A (en) * | 1987-06-08 | 1989-10-24 | Teradyne, Inc. | Failure information processing in automatic memory tester |
JPH04177700A (ja) * | 1990-11-13 | 1992-06-24 | Toshiba Corp | メモリ不良解析装置 |
US5514628A (en) * | 1995-05-26 | 1996-05-07 | Texas Instruments Incorporated | Two-step sinter method utilized in conjunction with memory cell replacement by redundancies |
-
1995
- 1995-08-18 US US08/516,709 patent/US5795797A/en not_active Expired - Lifetime
-
1996
- 1996-08-08 DE DE69604592T patent/DE69604592T2/de not_active Expired - Fee Related
- 1996-08-08 JP JP50935597A patent/JP3871714B2/ja not_active Expired - Lifetime
- 1996-08-08 KR KR10-1998-0701193A patent/KR100413918B1/ko not_active IP Right Cessation
- 1996-08-08 EP EP96928821A patent/EP0845122B1/en not_active Expired - Lifetime
- 1996-08-08 WO PCT/US1996/012894 patent/WO1997007459A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JPH11511287A (ja) | 1999-09-28 |
DE69604592D1 (de) | 1999-11-11 |
US5795797A (en) | 1998-08-18 |
EP0845122B1 (en) | 1999-10-06 |
WO1997007459A1 (en) | 1997-02-27 |
EP0845122A1 (en) | 1998-06-03 |
DE69604592T2 (de) | 2000-05-11 |
KR19990037714A (ko) | 1999-05-25 |
KR100413918B1 (ko) | 2004-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3871714B2 (ja) | メモリ・チップの迅速な修理を可能にするメモリ・テスタ | |
US7839707B2 (en) | Fuses for memory repair | |
US6535993B1 (en) | Testing apparatus for semiconductor memory device | |
JPH09145790A (ja) | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 | |
JPH04132095A (ja) | 冗長回路付メモリicの試験装置 | |
JP5202556B2 (ja) | 制御装置、試験装置および制御方法 | |
US20120257467A1 (en) | Memory repair analysis apparatus, memory repair analysis method, and test apparatus | |
US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
US7188274B2 (en) | Memory repair analysis method and circuit | |
US7020033B2 (en) | Semiconductor memory apparatus and self-repair method | |
US7016242B2 (en) | Semiconductor memory apparatus and self-repair method | |
JP2004522250A (ja) | メモリを分析および修復するための方法および装置 | |
Bahl | A sharable built-in self-repair for semiconductor memories with 2-D redundancy scheme | |
JP2003509804A (ja) | メモリ検査方法 | |
KR102416994B1 (ko) | 리던던시 분석 방법 및 리던던시 분석 장치 | |
JPH11102598A (ja) | メモリ不良救済解析装置 | |
US6029260A (en) | Memory analyzing apparatus | |
KR102388906B1 (ko) | 수리 가능 반도체 메모리 선별 장치 및 방법 | |
US6751760B2 (en) | Method and system for performing memory repair analysis | |
US12100464B2 (en) | Repairable latch array | |
US20230317198A1 (en) | Dynamic fault clustering method and apparatus | |
JP2003228994A (ja) | 半導体記憶装置とメモリセル置換方法及びプログラム | |
JP2000339992A (ja) | 半導体試験装置 | |
KR100955264B1 (ko) | 효율적으로 에러셀을 리페어 할 수 있는 반도체 메모리 장치 | |
JP5131163B2 (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060502 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |