KR19990037714A - 메모리 칩을 신속히 수선하는 메모리 시험기 - Google Patents

메모리 칩을 신속히 수선하는 메모리 시험기 Download PDF

Info

Publication number
KR19990037714A
KR19990037714A KR1019980701193A KR19980701193A KR19990037714A KR 19990037714 A KR19990037714 A KR 19990037714A KR 1019980701193 A KR1019980701193 A KR 1019980701193A KR 19980701193 A KR19980701193 A KR 19980701193A KR 19990037714 A KR19990037714 A KR 19990037714A
Authority
KR
South Korea
Prior art keywords
cells
defective
row
column
columns
Prior art date
Application number
KR1019980701193A
Other languages
English (en)
Other versions
KR100413918B1 (ko
Inventor
마이클 에이. 체스터
스티븐 에이. 마이클슨
Original Assignee
반울콤 잭
테라다인 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 반울콤 잭, 테라다인 인코포레이티드 filed Critical 반울콤 잭
Publication of KR19990037714A publication Critical patent/KR19990037714A/ko
Application granted granted Critical
Publication of KR100413918B1 publication Critical patent/KR100413918B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

어떤 결함 셀이 중복 메모리 구조에 의해 대체되는지를 신속히 효과적으로
확인하는 방법을 포함하고 있는 반도체 메모리를 제조하는 과정. 중복 행과 중복 열은 반복 과정으로 결함 셀로 행과 열을 대체하도록 할당되어 있다. 각각의 패스에서, 행 또는 열은 행과 열내의 결함 셀에 할당된 우선 순위를 근거로 하여 대체하기 위해 선택된다. 행에 대한 가장 높은 우선 순위는 가장 적은 다른 결함 셀을 가진 열내의 하나이다. 다중 셀이 동일의 가장 높은 행 우선 순위를 가지는 곳에서, 대부분의 결함 셀을 가진 행내의 셀은 더 높은 우선 순위가 주어진다. 열 우선 순위를 셀에 할당하는 데 이중 측정이 사용된다. 가장 높은 우선 순위의 행과 열이 동일하다면, 가장 높은 우선 순위를 가진 단일 요소는 동일하다. 다중 구조가 동일의 가장 높은 우선 순위를 가지는 경우에, 선택 기준이 대체하기 위한 단일 요소를 선택하는 데 사용된다. 프로세싱은 각각의 반복에서, 대체하기 위한 가장 좋은 결함 요소에 집중하는 데 사용된다. 하나의 프로세싱 기술은 결함 분배를 근거로 하여, 수선에 행 또는 열을 필요로 할 수 있는 특정 다발조내의 결함 셀에 대체를 위한 선택을 제한하는 것이다. 또 다른 프로세싱은 수선하는 데 행 또는 열을 사용해야 하는 세그먼트내의 결함 셀에 대체을 위한 선택을 제한하는 것이다. 결함 셀내의 대체을 위한 선택이 수선하는 데 중복 행 또는 열을 필요로 하는 결함 셀에 제한되고, 셀의 그 그룹내의 행 또는 열의 우선 순위만이 각각 고려된다.

Description

메모리 칩을 신속히 수선하는 메모리 시험기
사실상 모든 컴퓨터는 반도체 메모리 칩을 사용한다. 컴퓨터 프로세서의 성능이 더 강화됨에 따라 컴퓨터에 필요한 메모리의 양은 증가되었다. 결과적으로, 하나의 메모리 칩에 저장될 수 있는 정보 비트의 수는 증가되었다.
더 많은 메모리가 사용됨에 따라, 시장 수요는 메모리 제조자에게 메모리 가격을 낮추도록 강요하고 있다. 역사적으로, 저장 비트당 가격은 상당히 감소되었다. 사이즈를 증가시키고 가격을 감소시키는 것은 반도체 메모리 제조자에게는 매우 어려운 도전이다. 대신에, 그들은 메모리를 만드는 비용을 감소시켜야 한다.
더 큰 메모리를 만드는 비용을 감소시킬때의 하나의 어려움은 메모리의 사이즈가 증가함에 따라 결함 반도체 메모리의 가능성이 증가한다는 것이다. 그러므로, 메모리 사이즈가 증가함에 따라 기대되는 것은 더 낮은 양품률이다. 그러나, 양품률은 반도체 회로의 생산 비용에 영향을 주는 매우 중요한 요인이다.
양품률을 높이기 위해서, 메모리 제조자들은 각각의 반도체 메모리의 부품으로서 중복 셀을 포함시킨다. 결함 셀은 온전한 기능의 메모리를 만들기 위해 중복 셀로 대체된다. 수선부를 제공하면, 신속히 수행될 수 있고, 생산 비용은 결함 다이를 수선함으로써 감소될 수 있다.
수선부는 웨이퍼 레벨 시험의 부분으로서 전형적으로 행해진다. 웨이퍼상의 각각의 다이는 미국 캘리포니아 아구오라 힐의 테라다인 인코퍼레이티드의 J993와 같은 고속도 메모리 시험기로 시험된다. 이 시험기는 결함 메모리를 가진 다이를 인지하고 어떤 셀이 결함인지를 기록한다. 그러면, 이 시험기는 결함 메모리를 수선하기 위해서 어떤 메모리가 중복 셀로 대체되어야 하는 지를 계산한다. 이 정보는 전형적으로 전자 데이터 파일로서 수선 스테이션에서 판단된다. 이 수선 스테이션은 다이를 영구적으로 대체하는 레이저를 전형적으로 사용하여, 필요한 접속부를 다이상에 만든다.
메모리내의 셀은 행과 열로 배열되어 있다. 중복 셀은 또한 행과 열로 배열되어 있다. 결함 셀을 포함하고 있는 전체 행과 열중 하나를 대체함으로써 수선된다.
단지 제한된 수의 중복된 행과 열이 있고, 이것은 수선될 수 있는 결함 셀의 수를 제한한다. 수선될 수 있는 셀보다 결함 셀이 더 많으면, 이 전체 다이는 전형적으로 버려진다.
매우 자주 결함 셀이 다발조(cluster)내에 발생한다. 그러므로, 단일 행 또는 단일 열을 대체함으로써 일부 결함 셀을 수선하는 것이 종종 가능하다. 중복 행과 열의 적절한 사용에 의해, 많은 결함을 가지고 있는 메모리조차도 소수의 중복 행과 열을 사용하여 수선될 수 있다. 중복 행과 열을 가장 좋게 사용하기 위해서, 다수의 메모리 시험기는 모든 결함 셀을 수선하는 하나를 발견할 때까지 중복 행과 열을 사용하는 다른 방법을 시도하도록 프로그램된다. 이 기술은 "주먹구구식 억지 기법"으로 불리운다. 모든 결함 셀이 대체되게 하는 어떤 해결책이 있다면, 이 기술은 결국에 이것을 발견할 것이다. 그러나, 이 기술은 상대적으로 느리다. 대용량 메모리에 대하여, 이 기술은 매우 느릴 것 같다.
일정 결함을 수선하는 중복 행과 열을 배정하는 방법을 결정하는 대체방법은 "모스트(most)"로 불리우는 것이다. 이 기술로, 시험기는 가장 높은 수의 결함 메모리 셀을 가진 행과 열을 판단한다. 하나의 중복 요소는 그 행과 열을 수선하는 데 사용된다. 그러면, 다음으로 높은 수의 결함 셀을 가진 행과 열이 수선된다. 이 과정은 모든 중복 요소가 사용될 때까지 반복한다. 이 방법은 자주 사용되고 주먹구구식 기법보다 훨씬 빠르다. 그러나, 수선될 수 있는 결함 셀이 이 방식으로 중복 요소를 배정함으로써 수선되지 않을 수 있는 일부 패턴이 있다.
메모리를 수선할 수 있는 속도를 증가시키는 하나의 기술은 "머스트(Must)"로 불리운다. 이 머스트는 중복 열이 있는 것보다 더 많은 결함 셀을 포함하고 있는 임의 행이 있다 하여도 중복 행으로 수선되어야 하는 잇점이 있다. 유사하게, 중복 행이 있는 것보다 더 많은 결함 셀을 포함하고 있는 임의의 열은 있다 하여도 중복 열로 수선되어야 한다. 그러므로, 머스트는 그것의 중복 요소로 수선되어야 하는 결함 셀에 중복 요소를 정확히 배정하는 공정 단계로서 전형적으로 사용된다.
공정용으로 사용된 머스트로 조차도, 주먹구구식 기법 공정은 매우 느릴 수 있고 이 머스트 공정은 모든 수선가능 메모리를 수선할 수 없을 수 있다. 이러한 수선이 가능하다면 메모리 셀내의 모든 결함을 수선하는 방법을 빨리 발견하는 메모리 셀을 수선하는 방법이 있다면 매우 바람직하다.
본 발명은 일반적으로 반도체 메모리의 제조에 관한 것이고 더 상세하게는 결함이 있는 메모리 셀을 수선하는 것에 관한 것이다.
본 발명은 첨부한 도면과 다음의 더 상세한 설명을 참조하여 보다 더 이해할 수 있다.
도 1은 본 발명을 구체화한 메모리 시험 시스템의 블록도;
도 2a는 반도체 메모리의 영역을 설명하는 도면;
도 2b는 다중 다발조를 가진 메모리 영역내의 결함의 다발조를 설명하는 도면;
도 3은 본 발명의 방법을 설명하는 흐름도;
도 4a-4e는 도3의 방법의 작동의 제1예를 설명하는 도면; 및
도 5a-5e는 도3의 방법의 작동의 제2예를 설명하는 도면.
전술한 배경으로, 중복 행과 열을 사용하여 메모리 칩내의 모든 결함을 빨리 수선하는 것이 본 발명의 목적이다.
영역이 다수의 세그먼트를 가지고 있는 메모리를 빨리 수선하는 것이 또한 본 발명의 목적이다.
전술한 목적 그리고 다른 목적은 메모리 시험으로부터 얻은 결함 정보를 공정함으로써 얻는다. 이 결함 정보는 한 쌍의 행과 열을 다발조내의 각각의 결함 셀에 할당함으로써 공정된다. 행의 수는 같은 행내의 결함 셀의 수를 나타내고, 열의 수는 결함 셀과 같은 열내의 결함 수를 나타낸다. 한 쌍의 행과 열에 최소의 수를 가지고 있는 셀은 수선되도록 선택된다. 다중 셀이 같은 최소의 수를 가진 곳에서, 가장 높은 결함 행과 열의 수를 가진 셀이 선택된다. 이 셀은 행의 수가 더 크다면 중복 행에 의해 또는 열의 수가 더 크다면 중복 열에 의해 수선된다. 그 다음 이 공정이 반복된다.
제1실시예에서, 이 셀은 각각의 셀이 다발조내의 다른 셀과 동일 직선상에 있는 하나이상의 셀의 다발조로 그룹화된다. 결함 셀의 하나의 다발조는 동시에 공정된다. 단지 중복 행 또는 단지 중복 열중 하나를 사용하여 수선될 수 없는 다발조가 먼저 공정된다.
다른 실시예에서, 메모리가 중복 행과 열을 공유하는 다발조로 조직화될 때, 단지 중복 행 또는 열을 사용하여 수선될 수 없는 다발조는 공정하는 데 먼저 선택된다.
다른 실시예에서, 공정내의 첫 번째 단계는 중복 행 또는 열을 공업 표준 "머스트" 공정을 사용하여 행과 열에 할당하는 것이다.
도 1은 반도체 메모리 칩의 제조에 사용될 수 있는 시험 시스템을 도시하고 있다. 메모리는 공지된 공정에 따라 웨이퍼(110a)상에 제조된다. 웨이퍼(110a)는 웨이퍼(110a)상의 각각의 메모리가 시험 시스템 제어기(114)로부터의 명령에 반응하여 시험되는 시험 헤드(112)에 주어진다.
시험 헤드(112)와 시험 시스템 제어기(114)는 상업적으로 이용가능한 메모리 시험 시스템의 부품이다. 테라다인 인코퍼레이티드의 J993은 이러한 시험 시스템의 하나의 예이지만, 임의의 상업적으로 이용가능한 메모리 시험 시스템이 사용될 수 있다.
시험 헤드(112)는 시험 신호가 웨이퍼상의 각각의 메모리에 기록되고 역으로 판독될 수 있도록 웨이퍼(110a)에 접속한다. 공지된 바와 같이, 시험 헤드(112)와 시험 시스템 제어기(114)는 적당히 작동하지 않는 웨이퍼(110a)상의 각각의 메모리의 셀을 검출하도록 작동한다.
공지된 바와 같이, 시험 시스템 제어기(114)는 각각의 메모리내의 결함 셀에 대한 정보를 프로세스한다. 이 메모리가 중복 행과 열을 포함하고 있을 때, 시험 시스템 제어기(114)는 중복 행과 열이 결함이 있는 셀을 수선하는 데 사용되는 방법을 산출한다. 시험 시스템 제어기(114)는 컴퓨터를 포함하고 있고, 계산은 컴퓨터로 프로그램된 지시에 따라 수행된다.
일단 시험 시스템 제어기(114)가 메모리내의 결함 셀이 메모리내의 중복 행과 열을 사용하여 수선될 수 있다고 판단하면, 이 정보는 레이저 수선 스테이션(116)에 전달된다. 웨이퍼(110a)는 레이저 수선 스테이션(116)에서의 위치(110b)에 이동된다. 레이저 수선 스테이션(116)은 웨이퍼(110b)상의 메모리를 수선하기 위해서 시험 시스템 제어기(114)에 의해 제공된 정보를 사용한다. 이 수선은 레이저에게 메모리 칩의 일부를 바꾸라는 지시를 함으로써 행해지고, 결함이 있는 행과 열이 메모리로부터 접속되지 않게 하고 그 위치에서 중복 행과 열을 접속시킨다.
도 2a는 메모리의 하나의 영역(200)의 조직을 개략적으로 설명하고 있다. 전형적으로 영역은 행과 열로 조직화된 수 천개의 셀을 포함하고 있다. 각각의 메모리는 하나 또는 다중의 영역을 가질 수 있다. 각각의 영역은 임의의 다른 영역에 독립적으로 수선될 수 있는 메모리의 일부이다. 영역(200)은 중복 행(212a, 212b)과 중복 열(214a, 214b)을 포함하고 있고, 이것은 영역(200)내의 결함 셀을 수선하는 데 사용된다.
영역(200)은 세그먼트(S0, S1, S2, S3)로 분할되어 있다. 중복 행(212a)은 세그먼트(S0, S1)내의 행을 대체할 수 있다. 중복 행(212b)은 세그먼트(S2, S3)내의 결함 셀을 대체하는 데 사용될 수 있다. 중복 열(214a)은 세그먼트(S0, S2)내의 결함 셀을 대체하는 데 사용될 수 있다. 중복 열(214b)은 세그먼트(S1, S3)내의 결함 셀을 대체하는 데 사용될 수 있다.
영역, 세그먼트, 중복 행과 열의 배열과 수는 메모리 제조자에 의해 선택된다. 여기에 도시된 배열과 수는 제한적이기보다는 예시적이다.
도 2b는 영역(200)내의 결함 셀의 다발조의 형성을 설명하고 있다. 아래에 설명될 바와 같이, 결함 셀은 다발조에 의해 프로세스될 것이다. 다발조는 결함 셀의 그룹이고, 이것은 적어도 두 개의 결함 셀을 포함하고 있어야 한다. 단일 스페어에 의해 대체될 수 있는 임의의 두 개의 결함 셀은 같은 다발조에 있다. 이 방식으로 셀을 그룹화한 것이 연합한다. 예를 들어, 결함 셀(250, 252)은 중복 행(212a)중 하나를 사용하여 대체될 수 있다. 그러므로, 결함 셀(250, 252)은 같은 다발조에 있다. 결함 셀(250)과 결함 셀(254) 모두 하나의 중복 열(214a)을 사용하여 대체될 수 있다. 그러므로, 결함 셀(250, 252, 254)은 모두 같은 다발조(260)에 있다.
한편, 결함 셀(256)은 다발조(260)내의 임의의 셀과 같은 행 또는 열에 있지 않다. 이것은 다발조(260)내의 임의의 셀과 같은 중복 요소에 의해 대체될 수 없을 것이다. 따라서, 결함 셀(256)은 다른 다발조, 다발조(262)에 떨어진다.
하나의 다발조내의 셀은 "상호 동일 직선상"에 있다. "상호 동일 직선상"은 하나의 다발조내의 각각의 셀은 다발조내의 적어도 하나의 다른 셀과 동일 직선상에 있다는 것을 의미한다. 다발조를 정의하기 위해서, "동일 직선상"은 두 개의 셀이 같은 스페어에 의해 대체될 수 있다는 것을 의미한다. 그러므로, 다발조로 셀을 그룹화하는 것은 스페어의 배열뿐만 아니라 결함 셀의 분배의 기능이다는 것을 알 수 있다.
다른 결함 셀과 상호 동일 직선상에 있지 않은 결함 셀은 임의의 다발조에 할당되지 않는다. 하나의 다발조에 할당되지 않은 결함 셀은 "싱글리트"로 불리운다. 싱글리트는 다발조와는 다르게 프로세스된다. 하나의 영역이 단지 하나의 싱글리트를 포함하고 있다면, 스페어는 하나 이상의 결함 셀을 도저히 수선할 수 없다. 그러므로, 다발조내의 다중 결함를 수선하는 데 중복 요소를 배정하는 특정 단계는 싱글리트에 필요하지 않다.
하나의 다발조내의 셀은 또한 "배타적 동일 직선상"에 있다. "배타적 동일 직선상"은 동일 직선상에 있는 모든 셀이 항상 같은 다발조에 있다는 것을 의미한다. 하나의 다발조내의 셀은 다른 다발조내의 셀과 "동일 직선상"에 있지 않다. 그러므로, 다발조는 상호 그리고 배타적 동일 직선상 결함 셀의 그룹으로서 정의된다.
여기서, 도 3을 보면, 본 발명의 메모리 수선 과정의 흐름도가 도시되어 있다. 상기된 바와 같이, 시험 시스템 제어기(114)는 시험중인 메모리의 어떤 셀이 결함이 있는지를 결정한다. 또한, 상기된 바와 같이, 공업 표준 머스트 선분석은 중복 요소를 결함 셀의 일부에 배정하는 데 사용된다. 선분석후에 남는 이 결함 정보는 도3에 도시된 바와 같이, 보다 더 프로세스된다.
도 3에 도시된 프로세스는 반복 프로세스이다. 이 프로세스를 통한 각각의 패스는 영역(200)의 하나의 행 또는 열을 대체하도록 할당되어 있는 하나의 중복 행 또는 열(이하 "스페어")을 야기한다. 바람직한 실시예에서, 도3의 프로세스는 시험 시스템 제어기(114)내의 컴퓨터에서 수행된다.
도 3의 프로세스는 결함 셀을 포함하고 있는 모든 행 또는 열이 대체될 때까지 또는 모든 스페어가 사용될 때까지 반복적으로 반복된다. 이 프로세스는 단계(310)에서 시작하고, 이것은 모든 결함 셀이 대체되었는지를 결정한다. 모든 결함이 대체되었다면, 프로세스는 종료된다.
결함이 남아 있다면, 단계(312)에서 실행이 계속된다. 단계(312)는 남아 있는 스페어가 더 있는지를 결정한다. 남아 있는 스페어가 없다면, 실행은 또한 종료된다. 그러나, 실행은 메모리 영역이 수선될 수 없기 때문에 예외 또는 에러 조건으로 종료한다.
실행은 단계(314)로 진행한다. 단계(314)에서, 각각의 행과 열내의 "동일 직선상"의 결함 셀의 수가 카운트된다. 이 수는 추후 사용을 위해 저장된다.
그 다음 프로세스는 단계(316)에서 계속한다. 단계(316)에서, 현재의 패스가 프로세스를 통한 제1패스인지를 결정하는 체크가 행해진다. 컴퓨터 소프트웨어에서, 이러한 체크는 프로세스의 실행전에 플레그를 설정하여 프로세스의 말단에서 플레그를 클리어함으로써와 같은 다수의 방식으로 행해질 수 있다. 제1패스시에, 실행은 단계(320)로 진행한다.
제1패스와 다른 각각의 패스에 있어서, 실행은 단계(318)로 진행한다. 단계(318)에서, 어떤 행 또는 열이 중복 행 또는 열중 하나로 대체되어야 하는지를 체크한다. 단계(318)는 상기된 공업 표준 머스트 프로세스를 사용한다. 단계(318)는 상기된 바와 같이 그 결함 정보가 머스트 프로세스로 선분석되고 이 프로세스는 결함 정보가 변할 때까지 반복할 필요가 없기 때문에, 즉 아래에 설명될 바와 같이 일부 셀을 수선하는 중복 요소를 배정함으로써 프로세스를 통한 제1패스에서 건너뛴다.
대체하기로 확인된 행과 열은 스페어가 아래에 설명될 바와 같이, 행과 열에 할당되는 단계(338)에 파라미터로서 전달된다.
대체하기로 확인된 행과 열이 없다면, 단계(318)에서, 실행은 단계(320)로 진행한다. 단계(320)에서, 다발조가 확인된다. 셀을 다발조로 그룹화하는데 여러 방법이 사용될 수 있다. 하나의 프로세스는 컴퓨터 메모리내의 다중 연결된 리스트 데이터 구조를 구성할 수 있다. 각각의 결함 셀은 차례차례 프로세스된다. 각각의 셀은 이미 시작된 각각의 리스트내의 셀과 동일 직선상에 있는지를 결정하기 위해 체크된다. 이 셀이 임의 리스트내의 임의 셀과 동일 직선상에 있지 않다면, 이것은 새로운 리스트를 시작하는데 사용된다. 이 셀이 하나의 리스트상의 하나의 셀과 동일 직선상에 있다면, 이것은 그 리스트에 추가된다. 그러나, 이 셀이 다중 리스트상의 셀과 동일 직선상에 있다면, 이 리스트는 하나의 리스트와 결합되고 이 셀은 결합된 리스트에 추가된다. 일단 모든 결함 셀이 프로세스되면, 둘 또는 다수의 셀을 가진 각각의 리스트는 하나의 다발조를 나타낸다.
연결된 리스트는 아이템을 신속히 그룹화하거나 분류하는 편리한 데이터 구조이다. 그러나, 연결된 리스트는 하나의 리스트내의 각각의 엔트리는 추가로 그 엔트리에 대한 데이터값에 리스트내의 다음 엔트리에서의 포인터를 포함하고 있기 때문에 다량의 메모리를 필요로 한다. 컴퓨터 메모리 공간이 시험 시스템 제어기(114)에서 제한되어 있다면, 메모리내의 연결되지 않은 리스트를 구성하는 것이 바람직할 수 있다. 연결되지 않은 리스트는 메모리내의 연속적인 위치에 그룹화된 값을 저장함으로써 만들어진다. 이러한 리스트는 적은 공간을 사용하지만, 리스트를 결합시키기 위해서, 데이터 값은 연속적인 메모리 위치에 저장된 결합된 리스트내의 모든 엔트리를 가지는 메모리에서 재조직화되는 것이 필요하다.
앞선 단계에서의 프로세스 때문에, 중복 요소에 의해 대체된 바와 같이 이미 지정되었던 행과 열내의 셀은 더 이상 결함 셀로 취급되지 않고 다발조에 포함되지 않는다는 것을 알 수 있다. 그러므로, 행과 열이 중복 요소로 대체하기 위해 확인함에 따라, 다발조는 변할 수 있다.
프로세스는 단계(322)에서 계속한다. 이 단계에서, (r,c)값은 각각의 다발조에 할당된다. 이 (r,c)값은 한 쌍의 불 논리값을 나타낸다. r값이 여기서 R로 지시된 참일 때, 다발조가 임의의 중복 열의 사용없이, 이용가능한 중복 행의 수로 수선될 수 있다는 것을 지시한다. 역으로, r값이 여기서 R★로 지시된 거짓일 때, 다발조는 이용가능한 중복 행으로 수선될 수 없다. 유사하게, c값은 참 또는 거짓일 수 있고 다발조가 중복 행의 사용없이 이용가능한 중복 열로 수선될 수 있는지를 지시한다.
이용가능한 중복 행 또는 열은 시험중인 메모리를 수선하는 데 사용하기 위해 이미 지정되지 않았던 것이다. 도3의 프로세스가 수행됨에 따라, 중복 요소는 하나당 하나로 지시된다. 그러므로, 각각의 다발조에 할당된 (r,c)값은 도3의 프로세스를 통한 각각의 패스에서 변할 수 있다.
예를 들어, 도4b는 두 개의 다발조(414,416)를 도시하고 있다. 도4의 예에서, 세그먼트는 3개의 중복 행과 3개의 중복 열을 가지고 있다. 하나의 열이 사용되고, 3개의 중복 행과 2개의 중복 열이 남는다. 다발조(414,416)가 각각 겨우 3개의 이용가능한 중복 행 또는 2개의 이용가능한 열을 사용함으로써 수선될 수 있을 때, 다발조(414,416)는 각각(R,C)의 값으로 할당된다.
(r,c)값은 이 다발조에 대한 데이터 구조의 부분으로서 저장된다. 각각의 다발조에 (r,c)값을 추가로 할당하여, (r,c)값은 각각의 세그먼트에 할당된다. 세그먼트에 대한 (r,c)값은 각각 세그먼트내의 결함 셀이 단지 이용가능한 중복 행 또는 열을 사용하여 수선될 수 있는지를 지시한다. 도4b의 세그먼트는 결함 셀을 가진 5개의 행과 4개의 열의 합을 가진다. 단지 3개의 이용가능한 중복 행과 2개의 이용가능한 중복 열이 있을때, 이 세그먼트는 (R★,C★)의 (r,c)값으로 할당된다.
중복 요소가 다중 세그먼트에 미치는 메모리에 대하여, 중복 요소의 각각의 세트와 관련된 셀이 개별적으로 고려된다. 예를 들어, 도2b는 중복 열(214b)이 세그먼트(S1,S3)내의 셀을 수선하는 데 이용가능한 유일한 열인 것을 도시하고 있다. 다발조(260)는 세그먼트(S1)내에 4개의 열의 셀을 포함하고 있기 때문에(이용가능한 3개이상의 열 스페어), 열 스페어는 다발조(260)를 수선하는 데 사용되어야 하고 다발조(260)는 C★값을 얻는다.
다발조(262)는 또한 하나의 열에 4개의 결함을 가지고 있지만, 그 결함 셀의 위치 때문에, 이 다발조를 수선하는 데 사용되는 행을 필요로 하지 않는다. 특히, 다발조(262)는 세그먼트(S2)내의 행에 3개의 결함 셀과 세그먼트(S3)내의 같은 행에 다른 결함 셀을 가지고 있다. 세그먼트(S2)내의 3개의 결함 셀은 중복 열(214a)을 가지고 수선될 수 있다. 세그먼트(S3)내의 결함 셀은 중복 열(214b)을 가지고 수선될 수 있다. 그러므로, 행내의 4개의 셀은 이용가능한 열 스페어를 가지고 수선될 수 있다.
일단 (r,c)값이 각각의 다발조에 대하여 할당되면, 실행은 단계(324)로 진행한다. 단계(324)에서, 임의의 다발조가 수선에 "적합"한지를 결정한다. 하나의 다발조는 R★또는 C★값을 가질 때 "적합"하다. 임의의 다발조가 이러한 값을 가지는 곳에서, 실행은 단계(330)로 진행한다. 바람직한 실시예에서, 플레그는 임의의 다발조가 (R★,C), (R,C★), (R★,C★)중 하나의 값을 가질 때, 단계(320)에 설정되고 그 플레그가 설정될 때 단계(324)는 단계(330)로 진행한다.
단계(330)에서, 수선에 적합한 이 다발조는 추가 진행을 위해 선택된다. 이 추가 진행에서, 하나의 중복 요소는 적합한 다발조중 하나의 다발조의 행 또는 열을 대체하도록 배정될 수 있다. R★값을 가지는 다발조는 일부 점에서 수선에 사용되는 중복 열을 필요로 할 것이다. 그러므로, 단계(330)는 이 추가 진행이 하나의 열을 R★값을 가지는 다발조에 단지 적용할 수 있다는 것을 지시한다. 또한, 단계(330)는 C★값을 가지는 다발조는 중복 행을 가지고 단지 수선될 수 있다는 것을 지시한다. R★그리고 C★모두를 가지는 다발조는 중복 행 또는 중복 열중 하나로 수선될 수 있다. 이 경우에, 단계(330)는 추가 진행은 그 다발조내의 결함을 수선하는 중복 행 또는 중복 열중 하나를 선택할 수 있다는 것을 지시한다.
단계(330)는 시험 시스템 제어기(114)의 컴퓨터 메모리에 데이터 구조를 구성한다. 추가 진행에 적합한 다발조는 이 데이터 구조에서 확인된다. 다발조가 연결된 리스트에 의해 확인되는 곳에서, 적합한 다발조를 나타내는 데이터 구조는 선택된 리스트에서 거의 포인터의 하나의 리스트가 될 수 있다. 그러나, 선택된 값을 나타내는 다수의 다른 방법은 컴퓨터에 공통적으로 사용된다. 적합한 다발조의 리스트에 추가로, 중복 행 또는 중복 열이 이 다발조에 배정될 수 있는지의 지시는 또한 데이터 구조에 포함된다.
그러면, 적합한 다발조를 나타내는 데이터 구조는 추가 진행을 위해서 단계(334)로 전달된다. 단계(334)는 적합한 다발조로부터 "좁음(narrowness)" 표준으로 불리우는 제1레벨 기준을 만나는 다발조를 선택한다. "좁음"은 하나의 다발조내에 결함 셀을 포함하고 있는 행 또는 열의 최저의 수를 지시한다. 예를 들어, 제1다발조가 3개의 행과 2개의 열에 결함 셀을 가지고 있다면, 이것은 2개의 열 좁음과 3개의 행 좁음을 가지고 있다. 단일 열과 5개의 행내에 결함 셀을 가지고 있는 다발조는 행방향으로 덜 좁지만, 열방향으로는 보다 덜 좁다. 이것은 하나의 열 좁음을 가지는 것외에 5개의 행 좁음을 가진다.
단계(334)는 행방향으로 가장 좁은 다발조와 열방향으로 가장 좁은 다발조만을 선택한다. 단일 행과 단일 열에서 결함 셀을 가진 다발조; 즉 하나의 좁음을 가진 다발조만을 먼저 선택한다. 이러한 다발조가 없다면, 두 개의 행과 두 개의 열에서 결함 셀을 가진 다발조; 즉 두 개의 좁음을 가진 다발조만을 선택한다. 단계(334)는 이러한 방식으로 모든 적합한 다발조의 최소 좁음을 확인할 때까지 계속한다. 대체하기에 적합한 다발조를 나타내는 데이터 구조는 행 방향에서 최소 좁음을 가진 다발조와 열 방향에서 최소 좁음을 가진 다발조에서 감소된다. 행과 열의 좁음 값은 추후 사용을 위해 데이터 구조에 저장된다.
그 다음, 적합한 다발조의 선택이 추가 처리되는 단계(335)로 실행이 진행된다. 단계(335)에서, 적합한 다발조내의 각각의 결함 셀은 (n,m)의 형태로 행렬에 할당되고, 여기서 n은 그 결함 셀과 같은 행내의 다발조의 결함 셀의 수이고 m은 그 셀과 같은 열내의 다발조의 결함 셀의 수이다. 예를 들어, 도4b는 두 개의 다발조(414,416)를 도시하고 있다. 다발조(414)내의 결함 셀은 (1,3) (2,3) (2,1) (1,3)의 행렬을 가지고 있다. 다발조(416)내의 결함 셀은 (2,2) (2,1) (1,2)의 행렬을 가지고 있다.
단계(335)에서, 최적의 행과 열은 대체하기 위해, 이 행렬을 근거로 하여 선택된다. 최적의 행은 최소의 m (열의 값)을 가진 결함 셀을 포함하고 있는 행이다. 같은 최소의 m 값을 가진 다중 결함이 있는 곳에서, 다중 결함 셀중 최적의 셀은 최대의 n 값을 가진 셀이다. 최적의 열은 최소의 n(행의 값)을 가진 결함 셀을 포함하고 있는 열이다. 최소의 n 값을 가진 다중 결함 셀이 있는 곳에서, 다중 결함 셀중 최적의 셀은 최대의 m 값을 가진 셀이다.
상기된 바와 같이, 수선에 적합한 각각의 다발조는 행이 대체될 수 있거나 열이 대체될 수 있거나 둘 중 하나가 중복 요소로 대체될 수 있는 지의 지시와 관련되어 있다. 행으로 수선하는 데 적합한 다발조에 있어서, 최적의 행 또는 열이 선택된다. 열로 수선하는 데 적합한 다발조에 있어서, 최적의 행 또는 열이 선택된다. 이 최종 시나리오에서, 최적의 행의 셀의 m(열)값은 제1인수로서, 최적의 열의 셀의 n(행)값과 비교된다. 최적의 행의 셀의 n(열)값은 공통 인수로서 최적의 열의 셀의 m 값과 비교된다. 종래대로, 최소의 인수와 최대의 공통 인수를 근거로 하여 선택된다.
최적의 요소 또는 요소들이 대체하기 적합한 각각의 다발조로서 확인되면, 전체의 모든 최적 요소 또는 요소들이 선택된다. 상기된 바와 같이, 최소 인수를 가진 요소가 선택된다. 다중 행 또는 열 모두 최소 인수를 가지고 있다면, 최대 인수를 가진 것이 최적으로 선택된다.
다중 행 또는 열은 다중 최적 행 또는 열이 있도록 같은 행렬을 가지는 것이 가능하다. 이 경우에, 모두 추후 처리시에 선택된 단일의 최적으로 유지된다. 종래대로, 선택된 행과 열은 시험 시스템 제어기(114)의 컴퓨터 메모리내에 데이터 구조를 만듦으로써 지시된다. 임의의 편리한 데이터 구조가 연결된 리스트 또는 연결되지 않은 리스트와 같이 사용될 수 있다.
그 다음, 단일 최적의 행 또는 열이 대체로서 선택되는 단계(336)로 처리가 진행된다. 단일 최적의 행 또는 열이 이미 선택되었다면, 이 단계는 필요가 없다. 단계(335)에서 선택된 행과 열중, "교차하지 않은" 행과 열이 대체로서 언급된다. "교차된" 행 또는 열은 다른 선택된 요소와 최소한 하나의 결함 셀을 공유하고 있다. 그래서, 단계(336)는 단계(336)에서 선택된 각각의 행 또는 열에 대하여 단계(335)에서 선택된 다른 행 또는 열 및 이 행 또는 열에 공통인 결함 셀의 수를 결정한다. 가장 적은 공유된 결함 셀을 가진 행 또는 열이 단일 최적으로서 선택된다.
단일 최적에 대한 기준을 충족시키는 다중 행 또는 열이 있는 경우에, 이들 요소중 하나는 임의로 선택될 수 있다. 대안으로, 행 또는 열을 대체하는 선택물은 단계(336)에서의 처리에 포함될 수 있다. 예를 들어, 단계(336)는 대체에 대한 단일 최적의 요소, 이용가능한 다수의 중복 행이 있을 때의 행 또는 이용가능한 다수의 중복 열이 있는 곳에서의 열로서 선택될 수 있다. 이용가능한 행 또는 열만이 있는 상황에서, 그 다음, 단계(336)는 이용가능한 중복 요소가 있는 대체물로서 요소를 선택하여야 한다. 대안으로, 시험 시스템 제어기(114)는 다중 최적의 행 또는 열이 있을 때 대체될 행 또는 열에 대한 선택물을 입력으로서 수용할 수 있다. 그러면, 사용자는 메모리(200)의 구조를 근거로 한 이 선택물을 지정할 수 있다.
행과 열사이에서 선택하기 위해, 사용된 기준에 무관하게, 선택되는 단일 최적의 요소가 없다면, 최적의 요소중 하나가 무작위로 선택될 수 있다. 그러면, 이 선택된 단일 최적의 행 또는 열은 실제 수선을 위해 전달된다.
스페어가 적용되는 단계(338)로 프로세스가 계속된다. 도1에 도시된 시스템에 있어서, 도3에 도시된 프로세싱은 시험 시스템 제어기(114)에서 수행되고, 이것은 수선 스테이션(116)으로부터 분리한다. 그래서, 스페어는 어떤 스페어가 특정 행 또는 열에 배정되는지를 지시하는 데이터 구조를 만듦으로써 단계(338)에서 적용된다. 이 데이터 구조는 지시된 스페어가 지시된 행을 수선하는 데 사용되는 레이저 수선 스테이션(116)에 나중에 전달된다. 그러나, 도3의 프로세싱이 레이저 수선 스테이션(116)내에서 수행된다면, 스페어는 실제로 그 때에 메모리(200)를 물리적으로 바꿈으로써 적용될 수 있다.
스페어가 적용될 때, 단계(338)는 도3의 다른 단계에서 사용된 데이터 구조를 갱신한다. 특히, 이용가능한 스페어의 수를 기록하는 데이터 구조는 스페어가 사용되었다는 것을 반영하도록 변화되어야 한다. 추가로, 결함 셀을 기록하는 데이터 구조는 또한 스페어로 대체된 행 또는 열에서 모든 결함 셀을 제거하도록 변화되어야 한다.
스페어가 단계(338)에서 적용되면, 프로세싱은 단계(310)로 되돌아 간다. 이 프로세스는 대체하기 위해 다른 행 또는 열을 선택하도록 반복된다. 모든 결함이 대체되거나 더 이상 스페어가 없을 때까지, 각각의 패스의 하나의 스페어를 적용하여 프로세스가 이러한 방식으로 반복한다.
상기된 프로세싱은 수선에 적합한 다발조가 있었다는 것을 단계(324)가 결정할 때의 경우에 관한 것이다. 유사한 프로세싱이 단계(324)가 수선에 적합한 다발조가 없다고 결정할 때 수행된다. 이 경우에, 역시, 프로세싱은 단계(324)에서 단계(326)로 진행한다.
단계(326)는 각각의 세그먼트에 대한 (r,c)값을 결정한다. 이 값은 다발조에 대한 것과 같은 중요성을 가지고 있다. R★의 r값은 세그먼트가 단지 이용가능한 중복 행으로 수선될 수 없다는 것을 암시한다. C★의 c값은 세그먼트가 단지 이용가능한 중복 열로 수선될 수 없다는 것을 지시한다. 예를 들어, 도4a에 도시된 세그먼트는 7개의 행과 5개의 열에 결함 셀을 가지고 있다. 이 세그먼트가 3개의 중복 행과 3개의 중복 열을 가지고 있다면, 이것은 (R★,C★)의 (r,c)값을 가질 것이다.
(r,c)값이 영역내의 각각의 세그먼트에 대하여 결정되면, 프로세싱은 단계(328)로 진행한다. 단계(328)는 임의의 세그먼트가 R★또는 C★값을 가지는 지를 결정한다. 임의의 이러한 세그먼트는 수선에 적합한다. 바람직한 실시예에서, 플레그는 임의의 세그먼트가 (R★,C), (R,C★) 또는 (R★,C★)값을 가질 때, 단계(322)에서 설정되고, 단계(328)는 그 플레그가 설정될 때 단계(332)로 진행한다.
적어도 하나의 세그먼트가 수선하는 데 적합할 때, 프로세싱은 단계(332)로 진행한다. 단계(332)는 이것이 수선에 적합한 결함 셀의 데이터 구조를 만드는 단계(330)와 유사하다. 그러나, 이 데이터 구조는 적합한 세그먼트내에 모든 결함 셀을 포함하고 있다.
스페어의 배정이 다발조내의 모든 결함을 수선하였을 때, 남아 있는 모든 결함은 "싱글리트"가 될 것이다. 남아 있는 다발조가 없는 경우에, 단계(332)는 적합한 선택의 데이터 구조에 다발조보다 오히려 싱글리트를 놓는다. 싱글리트에 대한 프로세싱은 다발조에 대한 단순화된 버전의 프로세싱이다. 모든 싱글리트는 같은 좁음 기준과 같은 최대 기준을 가질 것이다. 또한, 교차될 수 있는 싱글리트는 없다. 그러므로, 단계(334,335,336)는 세그먼트내의 싱글리트중에서 선택하지 않는다.
그러나, 세그먼트의 (r,c)값이 행이 사용될 수 있거나 열이 사용되어야 하는 것을 지시한다면, 이 유형의 중복 요소는 그 세그먼트로 싱글리트에 적용하기 위해 선택된다. 마찬가지로, 중복 행 또는 열이 사용될 수 있는지를 결정하는 사용자 선호도 또는 다른 메카니즘이 있다면, 그 유형의 중복 요소가 사용된다. 일단 세그먼트에 적용될 중복 요소의 유형이 선택되면, 중복 요소가 적용되는 싱글리트중 하나가 임의로 선택될 수 있다.
상기된 바와 같이, 단계(332)에서 만들어진 데이터 구조는 다발조가 중복 행 또는 중복 열로 수선될 수 있는지의 지시를 또한 포함하고 있다. R★값을 가진 세그먼트에서, 중복 열로 강제 수선된다. C★값을 가진 세그먼트에서, 중복 행으로 강제 수선된다. (R★,C★)의 값을 가진 세그먼트에 있어서, 행 또는 열로 수선될 수 있다.
일단 적합한 세그먼트내의 결함 셀이 확인되면, 프로세싱은 단계(334)로 진행한다. 상기된 바와 같이, 단계(334,335,336)에서의 프로세싱은 수선에 적합한 모든 결함 셀로부터, 수선하는 단일 최적의 행 또는 열을 선택하고 중복 요소는 단계(338)에서 적용된다.
단계(324,328)에서 결정된 바와 같이, 수선에 적합한 세그먼트와 다발조가 없을 때, 프로세싱은 단계(328)에서 단계(334)로 진행한다. 이 프로세스 경로는 단계(330,332)를 우회하고, 이것은 수선에 적합한 선택을 강요한다. 그래서, 프로세싱이 단계(328)에서 직접 단계(334)로 진행할 때, 임의의 다발조는 수선에 적합하고 중복 행 또는 중복 열중 하나로 수선될 수 있다. 모든 다발조가 수선되었을 때, 상기된 바와 같이, 싱글리트는 같은 선택 프로세스를 이용하여 수선된다.
이 다발조상의 프로세싱은 상기된 프로세싱과 다른 방법으로 동일하다. 대체하기 위한 단일 최적의 행 또는 열은 단계(334,335,336)에서 선택된다. 그 최적으로 대체하기 위해서 스페어가 단계(338)에 적용된다.
도4는 도3과 결부시켜 설명된 프로세싱의 적용예를 도시하고 있다. 도2에 도시된 바와 같이, 메모리(200)에 있어서, 세그먼트당 이용가능한 최대 3개의 중복 행과 열이 있다. 도4a는 하나의 세그먼트내의 중복 셀(410)의 패턴의 예를 도시하고 있다. 도4b는 열(412)이 중복 열로 대체되어야 하는 것을 도시하고 있다. 이 중복 열은 종래 기술과 같이, 도3의 단계가 수행되기 전의 머스트 선프로세싱의 부분으로서 할당되어 있다.
도4b는 두 개의 다발조(414,416)를 도시하고 있다. 이것은 단계(320)에서 확인된다. 다발조(414)는 3개의 행과 2개의 열이 있다. 다발조(416)는 3개의 행과 2개의 열이 있다. 도4의 예에서, 그 세그먼트는 3개의 중복 행과 열을 가지고 있다. 하나의 열이 사용되어, 3개의 중복 행과 2개의 중복 열이 남는다. 이 다발조(414,416)의 각각이 겨우 3개의 중복 행 또는 2개의 열을 사용함으로써 수선될 수 있을때, 둘 다 (R,C)의 값에 할당한다. 그러므로, 프로세싱은 단계(324)를 통해 단계(326)로 진행한다.
도4b의 세그먼트는 결함 셀을 가진 5개의 행과 4개의 열의 합을 가진다. 단지 3개의 이용가능한 중복 행과 2개의 이용가능한 중복 열이 있을 때, 이 다발조는 (R★,C★)의 (r,c)값에 할당되어 있다.
그 다음, 프로세싱은 단계(332)로 진행한다. 단계(332)에서, 다발조(414,416)는 추가 프로세싱을 위해 선택된다. 이 세그먼트의 (r,c)값이 (R★,C★)이기 때문에, 행이나 열중 하나는 이 다발조의 하나로 교체될 수 있다.
단계(334)에서, 좁음의 기준이 적용된다. 다발조(416)는 단지 두 개의 행이 있어서, 행 치수에서 가장 좁다. 다발조(414,416) 각각은 2의 열 치수를 가지고 있고, 그래서 추가 프로세싱을 위해 둘 다 유지된다.
행 방향으로 단계(335)에서의 최대 프로세싱에 있어서, 임의의 열내의 수선되지 않은 결함 셀의 최소 수는 하나이다. 도4b에서의 이 셀의 두 개는 이 수를 공유한다. 이 셀의 각각은 행에서 둘 중 하나이다. 그러므로, 각각은 (2,1)으로 지시된 바와 같이, 한 행렬을 가지고 있다. 행(413A,413B) 모두 단계(335)에서 가능한 행 대체로서 확인된다.
다발조(414)만이 행대체에 적합하다. 다발조(414)내의 셀중, 두개의 셀은 하나의 행 카운트를 가지고, 이것은 가장 낮은 행 카운트이다. 이것은 3개의 열 카운트로 동일 열에서 발생한다. 그러므로, 각각은 (1,3)의 행렬을 가지고 있다.
행렬(1,3)의 셀의 둘 다 열(420)에 속하기 때문에, 열(420)은 대체에 대한 단일 최적의 열이다.
그러므로, 열(420)과 행(413A,413B)은 가능한 대체 타겟이다. 그러나, (1,3)의 행렬을 가진 열은 행렬(2,1)의 행보다 더 큰 공통 인수를 가지고 있다. 그러므로, 열(420)은 대체의 단일 최적의 후보로서 선택되고 단계(336)는 필요하지 않다. 그러므로, 열 스페어는 단계(338)에 할당된다.
도3의 프로세싱을 통한 다음 패스에서, 하나의 남아 있는 중복 열이 있다. 그러므로, 단계(318)에서, 하나 이상의 결함 요소를 가진 임의의 행은 행으로 대체되어야 하는 요소로서 확인될 것이다. 그러므로, 두 개의 결함 셀을 포함하고 있는 행(422)은 대체된다.
도4d에 도시된 바와 같이, 이 할당이 행해진 후에, 남겨진 단지 두 개의 싱글리트 결함이 있다. 도3의 프로세싱을 통한 다음 패스에서, 하나의 남아 있는 중복 열과 두 개의 남아 있는 중복 행이 있을 수 있다. 중복 요소가 있는 것보다 더 많은 결함을 포함하고 있는 행 또는 열이 없기 때문에, 어느 것도 수선될 수 없을 것이다. 또한 확인된 다발조가 없다. 그러므로, 프로세싱은 단계(326)로 진행한다.
도4d에 도시된 세그먼트는 (R★,C★)의 값을 가진다. 그러므로, 실행은 단계(332)를 통해서 진행하고, 여기서 대체 행이 지시된다. 이 경우에, 싱글리트가 이 행을 수신하는 것은 문제가 아니다. 행(426)은 할당된다.
다음 패스에서, 단지 하나의 싱글리트가 남아 있고, 하나의 중복 행과 하나의 중복 열이 있다. 그러므로, 세그먼트의 값은 어느 하나의 중복 요소가 사용될 수 있도록 (R,C)이다. 도4의 예에서, 열 대체에 대한 선택이 있다. 그러므로, 열(424)은 남아 있는 결함을 수선하는 데 적용된다.
도4의 단순한 예에서, 단지 하나의 세그먼트가 설명되어 있기에, 세그먼트(r,c)값을 결정할 필요가 없다. 그러나, 스페어를 공유하는 다중 세그먼트가 있고, 세그먼트를 선택하는 세그먼트(r,c) 값을 사용하는 것은 그 중복 요소가 다른 세그먼트로 수선하는 데 필요하다면 중복 요소는 하나의 세그먼트에 사용되지 않는다는 것을 보장한다.
다른 예가 도5에 도시되어 있다. 도5a는 메모리 세그먼트내의 결함 셀의 패턴을 도시하고 있다. 도5b에서, 중복 열(512)은 머스트 선프로세싱에 따라, 열내의 3개 이상의 결함 셀로 열을 수선하는 데 사용된 것이 도시되어 있다.
또한, 도5b는 두 개의 다발조(514,516)를 도시하고 있다. 다발조(514)는 (R,C★)의 값을 가진다. 다발조(516)는 (R,C)의 값을 가진다. 그러므로, 단계(324)에서, 다발조(514)가 수선에 적합하다는 것이 결정된다. C★값은 행은 수선하는데 배정되어야 하는 것을 지시한다. 그러므로, 단계(330)는 다발조(514)내의 행에서 수선의 선택을 강요한다.
확인된 단지 하나의 다발조가 있기 때문에, 단계(334)는 선택을 더 좁게하지 않는다.
다발조(514)내의 결함 셀은 좌우, 위아래의 순서로, (2,3), (2,1), (2,3), (2,1), (1,3)의 행렬을 가지고 있다. 이들중, 최소 열 인수는 1이다. 최대 공통 인수는 2이다. 이 셀의 두 개는 (2,1)의 행렬을 공유한다. 그러므로, 단계(335)에서, 행(518A,518B)은 대체하기 위한 가능 행으로서 각각 확인된다.
단계(336)에서 교차되지 않은 기준은, 열 선택이 없고 어느 하나의 행이 열 선택을 교차하지 않기 때문에 이 선택을 좁게 하지 않는다. 그러므로, 이 행중 하나는 무작위로 선택된다. 행(518)이 할당된다.
도5c는 이 수선후, 열(520)에 3개의 결함 셀이 있다는 것을 도시하고 있다. 그 다음, 두 개의 남아 있는 중복 행이 있을 때, 이 3개의 결함 셀은 열로 수선되어야 한다. 그러므로, 다음 패스에서, 실행은 단계(318)를 통해서 단계(328)로 진행되고, 여기서 열(520)이 적용된다.
다음 패스에서, 도5d에 도시된 바와 같이, 하나의 남아 있는 중복 열과 두 개의 남아 있는 중복 행이 있다. 행(524)은 두 개의 결함 셀을 포함하고 있다. 그러므로, 행에 의해 수선되어야 한다. 다시, 실행은 단계(318)를 통해서 단계(338)로 진행하고 여기서 중복 행(524)이 적용된다.
도5e는 다발조의 부분이 아닌 남아 있는 단일 결함 셀이 중복 열을 사용하여 수선되는 것을 도시하고 있다. 도4의 예에서와 같이, 중복 행이나 열중 하나는 수선하는 데 사용될 수 있지만, 이 예는 열 대체에 대한 기준을 도시하고 있다.
본 발명의 프로세스에 따라서, 중복 요소는 결함 메모리 셀을 수선하는 데 사용하기 위해 급히 할당된다. 또한, 이 할당은 효율적이다. 이 방식으로, 메모리를 제조하는 시간이 상당히 감소된다.
본 발명의 프로세스는 수선하는 데 중복 행 또는 열이 결국 필요하여 그 중복 요소를 수선하는 데 할당할 수 있는 셀을 급히 확인하기 때문에 잘 적용되는 것을 알 수 있다. 제한된 수의 중복 요소를 가진 메모리를 수선하는 것이 가능하다면, 이 순서로 결함 셀을 프로세스하는 것은 수선이 되게 할 것이다.
한편, 중복 행이 있는 것보다 결국 중복 행을 필요로 할 수 있는 결함 셀이 더 있다면, 본 발명의 방법은 이 결과를 급히 초래할 것이다. 중복 행이 있는 것보다 결국 필요한 결함 셀이 더 있다면, 같은 결과이다. 그러므로, 또한 본 발명은 수선될 수 없는 메모리를 수선하는 데 시도되는 프로세싱의 시간을 감소시킨다.
다음 잇점을 얻을 수 있다.
설명된 제1실시예를 가지려면, 다수의 대체 실시예 또는 변화가 가능할 수 있다. 예를 들어, 단계(318)가 생략될 수 있다.
또한, 다수의 프로세싱 단계의 순서가 뒤바뀌는 것이 가능하다. 예를 들어, 다발조 프로세싱을 사용하는 단계(320,322,324)는 세그먼트를 다루는 단계(326,328) 후에 수행될 수 있다.
또한, 이 프로세싱은 해가 구해지지 않았을 때 확인하는 단계로 꾸며질 수 있다. 예를 들어, 중복 요소가 있는 것보다 다발조가 더 있다면, 수선될 가능은 없다. 대안으로, 중복 행이 있는 것보다 C★다발조가 더 있다면, 수선되어 발견되는 것은 없을 것이다. 중복 열이 있는 것보다 R★다발조가 더 있다면, 또한 수선되어 발견되는 것은 없을 것이다. 이 조건은 프로세싱 시간을 감소시키도록 체크될 수 있다.
다른 구성이 전체 프로세스가 반복될 필요가 없을 때 검출하기 위해서 도3의 단계(312)를 수정할 수 있다. 남아 있는 중복 메모리 구조가 있음에도 불구하고, 단지 한 유형만 있다면, 전체 프로세스를 반복할 필요는 없을 것이다. 그 경우에, 행 또는 열이 선택되는 한 유형이 있음에 따라 수선하는 데 사용될 수 있는 지를 체크할 필요가 없다.
또한, 도1에 도시된 메모리 시험 시스템은 상업적으로 이용가능한 메모리 제조 장비를 설명하고 있다는 것을 알 수 있다. 변화가 가능하다. 예를 들어, 도3과 결부시켜 설명된 프로세싱은 시험 시스템 제어기(114)에서 수행되는 것 대신 레이저 수선 스테이션(116)에서 수행될 수 있다. 이러한 실시예에서, 시험 시스템 제어기(114)는 중복 행과 열의 수선된 대체물을 만드는 레이저 수선 스테이션(116)을 지시하는 데이터 파일이기 보다는 레이저 수선 스테이션(116)에서의 결함 위치를 설명하는 데이터를 전달할 수 있다. 이 실시예에서, 중복 행과 열이 그 프로세싱의 끝에서 행해지기 보다는 할당됨에 따라 수선이 될 수 있다.
다른 배열에서, 도3의 프로세스는 분리 컴퓨터로 수행될 수 있다. 이러한 실시예는 시험 시스템 제어기(114)와 레이저 수선 스테이션(116)이 그 방법의 필요한 단계를 수행하는 프로세싱 능력 또는 적당한 메모리를 가지고 있지 않다면 바람직하게 될 수 있다.
또한, 본 발명에 따른 프로세싱을 위해 언급된 특정 데이터 구조는 예시적이다는 것을 알 수 있다. 본 발명을 구현하기 위해 다수의 데이터 구조가 가능하다.
더욱이, 본 발명의 발표된 실시예는 분리하여 사용될 수 있는 두 개의 프로세스를 사용한다. 하나의 프로세스에서, 행과 열은 최소 폭과 최대 길이(즉, 최소 인수와 최대 공통 인수)의 행 또는 열(일반적으로 "메모리 구조"로 명칭)을 확인함으로써 대체물이 선택된다. 이 프로세스는 "최대 프로세스"로 불리운다.
프로세스의 제2부분은 다발조와 세그먼트에 대한 (r,c)값의 사용이다. 이 값은 어느 세그먼트 또는 다발조가 먼저 프로세스되어야 하는지의 선택을 수정한다. (r,c) 논리는 다른 종래의 메모리 수선 프로세스로 사용될 수 있다. 대안으로, 최소 프로세스는 (r,c) 논리 없이 사용될 수 있다.
따라서, 본 발명은 첨부한 청구항의 범위와 사상에 의해서만 제한될 수 있다.

Claims (24)

  1. 메모리 셀의 행과 열 그리고 중복 행과 열을 포함하고 있는 복수의 메모리 구조를 가진 반도체 메모리를 수선하는 방법에 있어서,
    a) 결함 셀을 확인한 메모리를 시험하고 결함 셀의 표시를 컴퓨터로 만드는 단계;
    b) 그 셀과 같은 행내의 결함 셀의 수를 표시하는 제1인수와 그 셀과 같은 열내의 결함 셀의 수를 표시하는 제2인수를 그 표시내의 결함 셀중 선택된 결함 셀에 할당하는 단계;
    c) ⅰ) 더 낮은 인수가 더 높은 우선 순위를 수신하여, 첫 번째로 제1인수나 제2인수중 하나의 인수를 근거로 한 표시; 및
    ⅱ) 더 큰 인수가 더 높은 우선 순위를 수신하여, 두 번째로 제1인수나 제2인수중 나머지 인수를 근거로 한 표시;내의 결함 셀에 우선 순위를 매기는 단계;
    d) 적어도 한 부분에서, 할당된 우선 순위를 근거로 하여, 결함 셀을 선택하는 단계;
    e) 선택된 결함 셀을 수선하는 중복 메모리 구조를 배정하는 단계로서, 중복 구조는 첫 번째로 우선 순위를 매기는 단계에서 사용된 인수가 선택된 결함 셀과 같은 열내의 결함 셀의 수를 나타낼 때의 행이고, 두 번째로 우선 순위를 매기는 단계에서 사용된 인수가 선택된 결함 셀과 같은 행내의 결함 셀의 수를 나타낼 때의 열인 단계; 로 구성되어 있는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    a) 배정된 메모리 구조에 의해 대체된 결함 셀을 제거하는 결함 셀의 표시를 바꾸는 단계;
    b) 제1항의 단계 e)를 통해서 단계 b)를 반복하는 단계; 로 더 구성되어 있는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 제2항의 단계 a)와 단계 b)는 표시에 남아 있는 결함 셀이 없거나 모든 중복 행과 열이 배정될 때까지 반복되는 것을 특징으로 하는 방법.
  4. 제2항에 있어서, 배정하는 단계는 수선된 반도체 메모리의 어느 메모리 구조가 중복 메모리 구조에 의해 대체되는지를 지시하는 데이터 구조를 컴퓨터 메모리에 구성하는 단계로 구성되어 있는 것을 특징으로 하는 방법.
  5. 제4항의 방법을 사용하여 반도체 메모리를 만드는 방법에 있어서,
    a) 수선 스테이션에 데이터 구조를 제공하는 단계; 및
    b) 데이터 구조내의 대체 정보에 따라 반도체 메모리를 물리적으로 바꾸는 단계; 로 더 구성되어 있는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 제1항의 단계는 반도체 메모리의 각각의 영역에 대하여 반복되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 선택된 결함 셀에 인수를 할당하는 단계는
    a) 상호간, 배타적 동일 직선상의 결함 셀의 다발조를 확인하는 단계; 및
    b) 적어도 하나의 다발조를 선택하고 그 선택된 다발조내의 결함 셀에 값을 할당하는 단계; 로 구성되어 있는 것을 특징으로 하는 방법.
  8. 제7항에 있어서,
    a) 다발조가 배정되지 않은 중복 행만을 사용하여 수선될 수 있는지 또는 배정되지 않은 중복 열만을 사용하여 수선될 수 있는지를 지시하는 각각의 다발조 논리 값에 할당하는 단계로 더 구성되어 있으며;
    b) 여기서 다발조를 선택하는 단계는 어느 하나의 다발조가 배정되지 않은 중복 행만으로 또는 배정되지 않은 중복 열만으로 수선될 수 없다는 것을 지시하는 논리 값을 가질 때, 적어도 하나의 이런 다발조를 선택하는 단계로 구성되어 있는 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 반도체 메모리는 복수의 세그먼트를 가진 각각의 영역을 가진 적어도 하나의 영역으로 조직화되어 있으며, 각각의 세그먼트는 메모리 구조를 포함하고 있고, 각각의 세그먼트는 중복 메모리 구조와 대응되어 있고 중복 메모리 구조는 영역내의 최소한 하나의 다른 세그먼트에 대응된 각각의 다발조와 대응되어 있으며:
    a) 세그먼트가 배정되지 않은 중복 행만을 사용하여 수선될 수 있는지 또는 배정되지 않은 중복 열만을 사용하여 수선될 수 있는지를 지시하는 각각의 세그먼트 논리 값에 할당하는 단계로 더 구성되어 있고;
    b) 여기서 결함 셀을 선택하는 단계는 적어도 하나의 세그먼트가 배정되지 않은 중복 행만이나 배정되지 않은 중복 열만으로 수선될 수 없다는 것을 지시하는 논리 값을 가질 때, 이러한 세그먼트중 하나의 다발조에서 결함 셀을 선택하는 단계로 구성되어 있는 것을 특징으로 하는 방법.
  10. 메모리 셀의 행과 열로 조직화된 반도체 메모리를 제조하는 과정에 있어서, 중복 행과 열로 결함 메모리 셀을 대체하는 방법은
    a) ⅰ) 결함 세그먼트의 다발조를 확인하는 단계로서, 각각의 다발조는 상호간, 배타적 동일 직선상의 셀을 포함하고 있는 단계;
    ⅱ) 배정되지 않은 중복 행만을 사용하여 수선될 수 없는 다발조를 열 대체에 대한 후보로서 선택하는 단계;
    ⅲ) 배정되지 않은 중복 열만을 사용하여 수선될 수 없는 다발조를 행 대체에 대한 후보로서 선택하는 단계;
    ⅳ) 행 대체에 대한 후보로서 선택된 각각의 다발조내의 행을 우선 순위 매기고, 열 대체에 대한 후보로서 선택된 각각의 다발조내의 열을 우선 순위 매기는 단계; 및
    ⅴ) 가장 높은 우선 순위로 행 또는 열을 선택하는 단계; 에 따라서 중복 요소로 대체하기 위해 행 또는 열을 선택하는 단계;
    b) 선택된 행 또는 열을 대체하기 위해 중복 행 또는 열을 배정하고 결함 셀을 포함하고 있는 모든 행과 열이 단계 a)에서 대체를 위해 선택될 때까지 단계 a)와 b)를 반복하는 단계; 로 구성되어 있는 것을 특징으로 하는 방법.
  11. 제10항의 반도체 메모리를 제조하는 방법에 있어서,
    a) 메모리는 각각이 그 세그먼트내의 행과 열을 대체하는 데 사용될 수 있는 중복 행과 중복 열의 유일한 결합을 가지고 있는 세그먼트로 조직화되어 있으며;
    b) 중복 행 또는 열을 선택하는 단계는 행 대체에 대한 후보로서 또는 열 대체에 대한 후보로서 선택된 다발조가 없을 때,
    ⅰ) 배정되지 않은 중복 열만을 사용하여 수선될 수 없는 결함 셀을 가진 세그먼트를 행 대체에 대한 후보로서 선택하는 단계;
    ⅱ) 배정되지 않은 중복 행만을 사용하여 수선될 수 없는 결함 셀을 가진 세그먼트를 열 대체에 대한 후보로서 선택하는 단계;
    ⅲ) 행 대체에 대한 후보로서 선택된 각각의 세그먼트내의 행을 우선 순위 매기고 열 대체에 대한 후보로서 선택된 각각의 세그먼트내의 열을 우선 순위 매기는 단계; 및
    ⅳ) 가장 높은 우선 순위로 행 또는 열을 선택하는 단계; 로 더 구성되어 있는 것을 특징으로 하는 방법.
  12. 제10항의 반도체 메모리를 제조하는 방법에 있어서, 행과 열을 우선 순위 매기는 단계는
    a) 행 또는 열내의 각각의 결함 셀에 제1값과 제2값을 할당하는 단계로서,
    ⅰ) 행의 경우에, 제1값은 결함 셀과 같은 열내의 결함 셀의 수이고 제2값은 결함 셀과 같은 행내의 결함 셀의 수이며,
    ⅱ) 열의 경우에, 제1값은 결함 셀과 같은 행내의 결함 셀의 수이고 제2값은 결함 셀과 같은 열내의 결함 셀의 수인 단계;
    b) 가장 높은 우선 순위가 가장 낮은 제1값을 가진 셀로 가고, 다중 셀이 동일 제1값을 가질 때, 가장 높은 우선 순위는 가장 높은 제2값을 가진 셀로 가는 상태로, 각각의 행과 열내의 셀에 우선 순위를 할당하는 단계;
    c) 그 행의 우선 순위로서 각각의 행내의 가장 높은 우선 순위 셀과 그 열의 우선 순위로서 각각의 열내의 가장 높은 우선 순위 셀의 우선 순위를 사용하는 단계; 로 구성되어 있는 것을 특징으로 하는 방법.
  13. 제12항의 반도체 메모리를 제조하는 방법에 있어서, 대체에 대한 행 또는 열을 선택하는 단계는 가장 높은 우선 순위 행과 가장 높은 우선 순위 열을 분리 선택하여 더 높은 우선 순위를 가진 행 또는 열을 선택하는 단계로 구성되어 있는 것을 특징으로 하는 방법.
  14. 제13항의 반도체 메모리를 제조하는 방법에 있어서, 더 높은 우선 순위를 가진 행 또는 열을 선택하는 단계는
    a) 가장 낮은 제1값과 셀을 포함한 행 또는 열을 선택하기 위해서 각각의 행과 열내의 가장 높은 우선 순위 결함 셀의 제1값을 비교하는 단계; 및
    b) 다중 행 또는 열이 동일 제1값을 가지는 가장 높은 우선 순위 셀을 가질 때, 가장 높은 제2값을 가진 가장 높은 우선 순위 결함 셀을 가진 행 또는 열을 선택하는 단계; 로 구성되어 있는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 더 높은 우선 순위를 가진 행 또는 열을 선택하는 단계는
    a) 다중 행 또는 열이 동일 가장 낮은 제1값과 가장 높은 제2값을 가지는 가장 높은 우선 순위 결함 셀을 가질 때; 가장 낮은 제1값과 가장 높은 제2값을 가진 가장 높은 우선 순위 결함 셀을 가진 다른 행 또는 열과 가장 적은 결함 셀을 공유하는 행 또는 열을 선택하는 단계로 더 구성되어 있는 것을 특징으로 하는 방법.
  16. 제10항에 있어서, 대체하기 위해 행 또는 열을 선택하는 단계에 앞서,
    a) 행이 배정되지 않은 중복 열이 있는 것보다 결함 셀을 더 포함하고 있기 때문에, 행이 대체되어야 하는지를 결정하고, 그 행에 중복 행을 배정하는 단계; 및
    b) 열이 배정되지 않은 중복 행이 있는 것보다 결함 셀을 더 포함하고 있기 때문에, 열이 대체되어야 하는지를 결정하고, 그 열에 중복 열을 배정하는 단계; 로 더 구성되어 있는 것을 특징으로 하는 방법.
  17. 셀의 복수의 행과 열을 가진 반도체 메모리를 수선하는 방법에 있어서, 세그먼트로 조직화되어 있고, 각각의 세그먼트는 메모리내의 특정 셀이 결함되어 있는 상태로, 중복 행과 중복 열의 유일 결합을 가지고 있으며,
    a) ⅰ) 결함 셀의 제1의 선택된 그룹에 대하여, 결함 셀과 동일 직선상에 있고 동일 열내의 결함 셀의 수를 나타내는 제1값 및 결함 셀과 동일 직선상에 있고 동일 행내의 결함 셀의 수를 나타내는 제2값을 각각의 결함 셀에 할당함으로써;
    ⅱ) 가장 낮은 제1값을 가진 결함 셀을 선택함으로써;
    ⅲ) 다중 결함 셀이 동일 제1값을 가질 때, 또한 가장 높은 제2값을 가지는 결함 셀을 선택함으로써;
    ⅳ) 선택된 결함 셀을 포함하는 행을 선택함으로써; 행을 선택하는 단계:
    b) ⅰ) 결함 셀의 제2의 선택된 그룹에 대하여, 결함 셀과 동일 선상에 있고 동일 행내의 결함 셀의 수를 나타내는 제1값 및 결함 셀과 동일 선상에 있고 동일 열내의 결함 셀의 수를 나타내는 제2값을 각각의 결함 셀에 할당함으로써;
    ⅱ) 가장 낮은 제1값을 가진 결함 셀을 선택함으로써;
    ⅲ) 다중 결함 셀이 동일 제1값을 가질 때, 또한 가장 높은 제2값을 가지는 결함 셀을 선택함으로써;
    ⅳ) 선택된 결함 셀을 포함하는 열을 선택함으로써; 열을 선택하는 단계:
    c) 다중 요소가 가장 낮은 제1값을 가진 결함 셀을 포함하고 있을 때, 가장 낮은 제1값 및 가장 높은 제2값을 가진 결함 셀을 가지고 있는 요소를 선택된 행과 선택된 열로부터 선택하는 단계: 로 구성되어 있는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 결함 셀의 제1의 선택된 그룹과 결함 셀의 제2의 선택된 그룹은 동일하지 않는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 결함 셀의 제1의 선택된 그룹은 결합 셀로 구성되어 있는 것을 특징으로 하는 방법.
  20. 행과 열로서 조직화된 중복 요소를 가진 행과 열로 조직화된 다수의 셀을 가진 반도체 메모리를 제조하는 과정에 있어서, 중복 행과 열은 메모리내의 결함 셀을 대체하는 데 사용되며,
    a) 결함 셀의 적어도 한 부분을 그룹으로 세그먼트하는 단계;
    b) 배정되지 않은 중복 열이 있는 것보다 행내의 결함 셀을 더 포함하고 있는 그룹을 행 그룹으로서 선택하고, 중복 행이 있는 것보다 열내의 결함 셀을 더 포함하고 있는 그룹을 열 그룹으로서 선택하는 단계;
    c) 가장 높은 우선 순위를 가진 행 또는 열을 선택하기 위해 행 그룹내의 결함 셀의 행을 우선 순위 매기고 열 그룹내의 결함 셀의 열을 우선 순위 매기는 단계;
    d) 중복 요소를 가장 높은 우선 순위 행 또는 열에 할당하는 단계; 및
    e) 중복 요소가 할당된 행과 열에 포함되지 않은 결함 셀에 다른 중복 요소를 할당하기 위해 단계 e)를 통해서 단계 a)를 반복하는 단계; 로 구성되어 있는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 셀의 그룹은 상호적 그리고 배타적으로 동일 직선상에 있는 결함 셀의 다발조로 구성되어 있는 것을 특징으로 하는 방법.
  22. 제20항에 있어서, 셀의 그룹은 메모리의 세그먼트내의 셀로 구성되어 있는 것을 특징으로 하는 방법.
  23. 제20항에 있어서, 셀의 그룹은 상호적 그리고 배타적으로 동일 직선상에 있는 결함 셀의 다발조내의 셀로 구성되어 있는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 셀의 그룹은
    a) 적어도 하나의 이러한 다발조가 있을 때, 배정되지 않은 중복 열이 있는 것보다 행내의 결함 셀을 더 가지고 있거나 배정되지 않은 중복 행이 있는 것보다 열내의 결함 셀을 더 가지고 있고;
    b) 적어도 하나의 이러한 세그먼트가 있을 때, 배정되지 않은 중복 열이 있는 것보다 행내의 결함 셀을 더 가지고 있거나 배정되지 않은 중복 행이 있는 것보다 열내의 결함 셀을 더 가지고 있는 세그먼트에 있는; 다발조내의 셀에 구속되는 것을 특징으로 하는 방법.
KR10-1998-0701193A 1995-08-18 1996-08-08 메모리시험기를사용하여메모리칩을고속으로수선하는방법 KR100413918B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/516,709 1995-08-18
US08/516,709 US5795797A (en) 1995-08-18 1995-08-18 Method of making memory chips using memory tester providing fast repair
US08/516,709 1995-08-18

Publications (2)

Publication Number Publication Date
KR19990037714A true KR19990037714A (ko) 1999-05-25
KR100413918B1 KR100413918B1 (ko) 2004-02-18

Family

ID=24056777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0701193A KR100413918B1 (ko) 1995-08-18 1996-08-08 메모리시험기를사용하여메모리칩을고속으로수선하는방법

Country Status (6)

Country Link
US (1) US5795797A (ko)
EP (1) EP0845122B1 (ko)
JP (1) JP3871714B2 (ko)
KR (1) KR100413918B1 (ko)
DE (1) DE69604592T2 (ko)
WO (1) WO1997007459A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094733A (en) 1996-01-25 2000-07-25 Kabushiki Kaisha Toshiba Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory devices
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
US6178549B1 (en) * 1998-03-12 2001-01-23 Winbond Electronics Corporation Memory writer with deflective memory-cell handling capability
US6442724B1 (en) 1999-04-02 2002-08-27 Teradyne, Inc. Failure capture apparatus and method for automatic test equipment
US6327680B1 (en) * 1999-05-20 2001-12-04 International Business Machines Corporation Method and apparatus for array redundancy repair detection
US6536005B1 (en) 1999-10-26 2003-03-18 Teradyne, Inc. High-speed failure capture apparatus and method for automatic test equipment
US6256757B1 (en) * 2000-01-24 2001-07-03 Credence Systems Corporation Apparatus for testing memories with redundant storage elements
JP2001267389A (ja) * 2000-03-21 2001-09-28 Hiroshima Nippon Denki Kk 半導体メモリ生産システム及び半導体メモリ生産方法
US6499118B1 (en) * 2000-05-17 2002-12-24 Teradyne, Inc. Redundancy analysis method and apparatus for ATE
US6795942B1 (en) * 2000-07-06 2004-09-21 Lsi Logic Corporation Built-in redundancy analysis for memories with row and column repair
GB2370380B (en) 2000-12-19 2003-12-31 Picochip Designs Ltd Processor architecture
US6373758B1 (en) * 2001-02-23 2002-04-16 Hewlett-Packard Company System and method of operating a programmable column fail counter for redundancy allocation
US6862703B2 (en) * 2001-08-13 2005-03-01 Credence Systems Corporation Apparatus for testing memories with redundant storage elements
US6717869B2 (en) * 2002-04-25 2004-04-06 D.S.P. Group Ltd. Integrated circuit having redundant, self-organized architecture for improving yield
GB2417586B (en) * 2002-07-19 2007-03-28 Picochip Designs Ltd Processor array
US7003704B2 (en) * 2002-11-12 2006-02-21 International Business Machines Corporation Two-dimensional redundancy calculation
US7509543B2 (en) * 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair
US7437632B2 (en) * 2003-06-24 2008-10-14 Micron Technology, Inc. Circuits and methods for repairing defects in memory devices
TW594881B (en) * 2003-07-01 2004-06-21 Au Optronics Corp Method of repairing thin film transistor circuit on display panel by local thin film deposition
US20080270854A1 (en) 2007-04-24 2008-10-30 Micron Technology, Inc. System and method for running test and redundancy analysis in parallel
GB2454865B (en) 2007-11-05 2012-06-13 Picochip Designs Ltd Power control
GB2470037B (en) 2009-05-07 2013-07-10 Picochip Designs Ltd Methods and devices for reducing interference in an uplink
GB2470891B (en) 2009-06-05 2013-11-27 Picochip Designs Ltd A method and device in a communication network
GB2470771B (en) 2009-06-05 2012-07-18 Picochip Designs Ltd A method and device in a communication network
GB2474071B (en) 2009-10-05 2013-08-07 Picochip Designs Ltd Femtocell base station
GB2482869B (en) 2010-08-16 2013-11-06 Picochip Designs Ltd Femtocell access control
US8947957B2 (en) * 2010-09-22 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in self repair for memory
GB2489919B (en) 2011-04-05 2018-02-14 Intel Corp Filter
GB2489716B (en) 2011-04-05 2015-06-24 Intel Corp Multimode base system
GB2491098B (en) 2011-05-16 2015-05-20 Intel Corp Accessing a base station
US11360840B2 (en) 2020-01-20 2022-06-14 Samsung Electronics Co., Ltd. Method and apparatus for performing redundancy analysis of a semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
US4736373A (en) * 1981-08-03 1988-04-05 Pacific Western Systems, Inc. Memory tester having concurrent failure data readout and memory repair analysis
JPS59180898A (ja) * 1983-03-31 1984-10-15 Hitachi Ltd 不良ビット救済方法
EP0125633B1 (en) * 1983-05-11 1990-08-08 Hitachi, Ltd. Testing apparatus for redundant memory
US4639915A (en) * 1983-10-06 1987-01-27 Eaton Corporation High speed redundancy processor
US4876685A (en) * 1987-06-08 1989-10-24 Teradyne, Inc. Failure information processing in automatic memory tester
JPH04177700A (ja) * 1990-11-13 1992-06-24 Toshiba Corp メモリ不良解析装置
US5514628A (en) * 1995-05-26 1996-05-07 Texas Instruments Incorporated Two-step sinter method utilized in conjunction with memory cell replacement by redundancies

Also Published As

Publication number Publication date
US5795797A (en) 1998-08-18
JPH11511287A (ja) 1999-09-28
DE69604592D1 (de) 1999-11-11
WO1997007459A1 (en) 1997-02-27
KR100413918B1 (ko) 2004-02-18
EP0845122B1 (en) 1999-10-06
EP0845122A1 (en) 1998-06-03
DE69604592T2 (de) 2000-05-11
JP3871714B2 (ja) 2007-01-24

Similar Documents

Publication Publication Date Title
KR19990037714A (ko) 메모리 칩을 신속히 수선하는 메모리 시험기
US6154714A (en) Method for using wafer navigation to reduce testing times of integrated circuit wafers
US6094733A (en) Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory devices
EP0236717A2 (en) Method for choosing replacement lines in a two-dimensionally redundant array
JPH10284692A (ja) デバイスの品質に関する情報を永久的に記憶する不揮発性メモリ・レジスタを含むメモリ・チップ及びその試験方法
JPH07147303A (ja) ウエハ上のダイ試験方法及びウエハのソート方法
US20120257467A1 (en) Memory repair analysis apparatus, memory repair analysis method, and test apparatus
US8713382B2 (en) Control apparatus and control method
USRE39016E1 (en) Memory module assembly using partially defective chips
US20200312423A1 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
US6192494B1 (en) Apparatus and method for analyzing circuit test results and recording medium storing analytical program therefor
US7188274B2 (en) Memory repair analysis method and circuit
Bahl A sharable built-in self-repair for semiconductor memories with 2-D redundancy scheme
CN116666244A (zh) 熔丝熔断方法和装置
JP3601913B2 (ja) メモリ解析装置及びメモリ解析方法
EP0889408B1 (en) Techniques for reducing the amount of fuses in a DRAM with redundancy
KR101003076B1 (ko) 반도체 디바이스 시험장치 및 시험방법
JPH0766353B2 (ja) Ｉｃメモリの救済方式
JPH097388A (ja) 半導体試験用救済アドレス解析装置
US20020035718A1 (en) Semiconductor device trimming method, semiconductor device trimming apparatus, and method for creating semiconductor device trimming table
KR102388906B1 (ko) 수리 가능 반도체 메모리 선별 장치 및 방법
EP1032870B1 (en) A memory redundancy allocation system and a method of redundancy allocation
KR20220053871A (ko) 리던던시 분석 방법 및 리던던시 분석 장치
KR100955264B1 (ko) 효율적으로 에러셀을 리페어 할 수 있는 반도체 메모리 장치
JPH11111851A (ja) リダンダンシ処理装置及び方法、並びに、テスト機能付リダンダンシ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 13

EXPY Expiration of term