KR101003076B1 - 반도체 디바이스 시험장치 및 시험방법 - Google Patents

반도체 디바이스 시험장치 및 시험방법 Download PDF

Info

Publication number
KR101003076B1
KR101003076B1 KR1020067015381A KR20067015381A KR101003076B1 KR 101003076 B1 KR101003076 B1 KR 101003076B1 KR 1020067015381 A KR1020067015381 A KR 1020067015381A KR 20067015381 A KR20067015381 A KR 20067015381A KR 101003076 B1 KR101003076 B1 KR 101003076B1
Authority
KR
South Korea
Prior art keywords
analysis
user
rescue
memory
function
Prior art date
Application number
KR1020067015381A
Other languages
English (en)
Other versions
KR20070001113A (ko
Inventor
가즈요시 오카와
준코 오기노
마사유키 요시나가
하지메 혼다
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20070001113A publication Critical patent/KR20070001113A/ko
Application granted granted Critical
Publication of KR101003076B1 publication Critical patent/KR101003076B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008Error analysis, representation of errors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606Error catch memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/72Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

테스트 프로세서(20)에 의해 반도체 메모리를 내장하는 DUT에 시험신호를 인가하고, 그 응답신호에 기초하여 메모리의 양부를 판정하고, 구제해석 전용 계산 유닛(30)에 의해 그 시험결과를 해석하여 메모리의 결함 셀을 어떻게 스페어 라인으로 치환할지를 정하는 반도체 디바이스 시험장치로서, 구제해석 전용 계산 유닛(30)은 시험결과를 기억하는 페일 메모리부(31)와, 그 시험결과를 MRA 프로그램에 따라서 해석함과 동시에, 그 해석처리 단위 사이에 유저 해석 프로그램의 유저함수를 삽입실행 하는 범용 구제해석부(32)를 갖고 있다.
피시험반도체 디바이스, 시험신호, 응답신호, 불량 메모리 셀, 테스트 프로세서, 구제해석 전용 계산 유닛, 메모리 구제해석 수단, 유저 해석 프로그램, 반도체 디바이스 시험장치

Description

반도체 디바이스 시험장치 및 시험방법{SEMICONDUCTOR DEVICE TEST APPARATUS AND METHOD}
본 발명은 반도체 디바이스가 갖고 있는 메모리의 불량 메모리 셀을 미리 준비하고 있는 스페어의 메모리 셀과 치환하여 불량 반도체 디바이스를 구제하는 반도체 디바이스 시험장치 및 시험방법에 관한 것이다.
집적회로로서 구성된 반도체 디바이스가 갖는 메모리의 불량 메모리 셀을 스페어 메모리 셀에 의해 효율적으로 구제하는 방법을, 불량 메모리 셀의 해석에 의해 구하는 장치를 MRA(Memory Repair Analyzer: 메모리 구제해석장치)라고 부른다. 여기에서, 반도체 디바이스는 전용의 메모리 디바이스뿐만 아니라, 메모리 디바이스를 포함하는 어떤 반도체 디바이스이어도 된다. 이하에서는 본 발명이 대상으로 하는 반도체 디바이스를 메모리 디바이스라고 부르기로 하고, 피시험 메모리 디바이스를 DUT(Device Under Test)로 표시한다. 이 MRA의 수법은 몇가지 있지만, 여기에서는 그 대표적인 하나의 예를 이하에 설명한다.
도 8A는 다수의 반도체 디바이스가 배열 형성된 웨이퍼(110)를 도시한다. MRA는 메모리 시험의 전공정, 즉 메모리 디바이스의 웨이퍼 단계에서 행해진다. 웨이퍼(110)에는 다수의 메모리 디바이스가 배열 형성되어 있다. 각 메모리 디바 이스는 복수의 메모리 블록을 가지고 있고, 각 메모리 블록은 다수의 메모리 셀로 구성되어 있다. 도 8B에 1개의 메모리 블록(120)을 모식적으로 도시하는 바와 같이, 각 메모리 블록(120)에 대하여 로우(Row: X축방향)측과 컬럼(Column: Y축방향)측에 복수의 스페어 라인(130, 135)이 준비되어 있다.
지금, 이 메모리 블록(120)을 시험한 결과, 메모리 셀 122, 125와 127이 불량인 것이 밝혀졌다고 한다. 이 시험결과의 데이터를 MRA에 의해 해석하여 구제의 해를 구할 수 있다. 도 8C에서는, MRA에 의해 메모리 셀(122)의 컬럼 라인(131)을 컬럼측의 스페어 라인(130)중 1개로 치환하고, 메모리 셀 125과 127의 로우 라인(136)을 로우측의 스페어 라인(135)중 1개로 치환하는 구제의 해(repair solution)를 도시하고 있다. 이러한 웨이퍼에 형성된 메모리 디바이스의 불량 셀의 구제에 대해서는, 예를 들면 미국 특허 제6345004호나 미국 특허 제6243307호에 개시되어 있다.
이와 같이, 이 MRA는 메모리 디바이스에 발생한 불량 메모리 셀을 어느 스페어 라인으로 치환하면 리페어 가능하게 되는지를 전용의 하드웨어와 소프트웨어를 사용하여 고속으로 해석할 수 있는 수단이다. 종래의 메모리 IC의 구제에는 충분히 활동하고 있었다.
최근의 메모리 디바이스의 발전은 눈부셔, 64M-SDRAM 이후, 유저(LSI 제조 메이커)가 지정한 독자의 리던던시(장황) 구조를 갖는 메모리 디바이스가 증가하고, 복잡화 됨으로써, 후술과 같이 MRA의 해석결과를 포스트 프로세스(웨이퍼 단계에서의 후공정)에 의해 조정하지 않으면 안된다고 하는 문제가 발생하고 있다. 즉 , 종래의 MRA 기능을 사용하여 구제의 해를 구하고, 그 후의 포스트 프로세스에서 워크스테이션(EWS:Engineering Work Station)을 사용하여 조정하지 않으면 안된다.
그러나, 이 방법에서는 MRA가 구한 1개의 해밖에 조정할 수 없기 때문에, 포스트 프로세스에서 조정한 결과가 구제 불가능으로 된 경우에, 포스트 프로세스에서는 리페어 가능하게 되는 해가 있는지 없는지를 조사할 수 없었다. 따라서, 다소의 수율 저하가 생기고 있었다. 이 리던던시 구조에서 종래의 MRA를 대응할 수 없었던 디바이스의 일례를 다음에 설명한다.
도 9에 도시하는 메모리 디바이스는, 4개의 블록 그룹(BG1∼BG4)으로 이루어지고, 블록 그룹 BG1과 BG2로 BANK-A를, 블록 그룹 BG3와 BG4로 BANK-B를 구성하고 있다. 또, 각 블록 그룹은 4개의 블록으로 구성되어 있다. 로우측의 스페어 라인(135)은 각 BANK에 2개 있고, 2개의 블록 그룹을 동시에 구제한다. 컬럼측의 스페어 라인(130)은 각 블록에 2개 있다. 불량 메모리 셀에 대한 구제를 위한 스페어 라인의 할당 조건으로서, 다음 3개의 조건이 필요하게 된다.
도 10에 제 1 조건의 설명도를 도시한다. 각 블록의 스페어 라인 2개는, 동일 블록 그룹 내의 어느 불량 셀에서도 예외를 제외하고, 원칙적으로 자유롭게 구제할 수 있다.
도 11에 제 2 조건의 설명도를 도시한다. 제 2 조건은, 제 1 조건의 예외이며, 동일 블록 그룹 내에서, 우측 끝에 있는 블록 BL4의 스페어 라인은, 좌측 끝에 있는 블록 BL1 내의 불량 셀을 구제할 수 없다. 마찬가지로, 좌측 끝에 있는 블록 BL1의 스페어 라인은 우측 끝에 있는 블록 BL4 내의 불량 셀을 구제할 수 없다.
도 12에 제 3 조건의 설명도를 도시한다. 이것은 동일 BANK 내에서, 인접 블록 그룹에 속하는 서로 인접하는 블록, 예를 들면 블록 그룹 BG3에 속하는 블록 BL4와 블록 그룹 BG4에 속하는 블록 BL5에 대해서, 블록 BL4에서 발생한 어드레스(a)의 페일을 이 블록 BL4의 스페어 라인으로 구제한 것으로 한다. 그 경우, 인접하는 블록 BL5에서는, 같은 어드레스(a)의 페일을 이 블록 BL5의 스페어 라인으로 구제할 수 없다. 단, 그 이웃의 블록 BL6의 스페어 라인으로 이 블록 BL5의 어드레스(a)를 구제할 수 있다고 하는 조건이다.
이렇게, 도 9의 예는 리던던시 구조의 3개의 제약조건을 갖는 메모리 디바이스의 예이지만, 그 밖에도 다종의 구조의 메모리 디바이스가 있다. 이들 다종류의 메모리 디바이스의 구제를 종래의 MRA로 모두를 행할 수는 없게 되어 왔다. 예를 들면, 상기의 도 9의 메모리 디바이스에서는, 제 1 조건과 제 2 조건은 종래의 MRA로 처리할 수 있고, 제 3 조건은 대응할 수 없었다.
전술한 바와 같이, 도 9의 리던던시 구조의 메모리 디바이스에서는, 제 1 조건과 제 2 조건은 종래의 MRA로 실행할 수 있고, MRA 실행 후에, EWS상에서 제 3 조건의 체크를 행하는 포스트 프로세스를 실행하여, 구제 결과를 조정하지 않으면 안되었다. 게다가, 제 1 조건과 제 2 조건 중 하나만의 구제의 해를 얻고, 제 3 조건을 체크하므로 반드시 최적의 해를 구할 수 있다고는 할 수 없어, 수율 저하를 일으키는 경우가 있었다.
즉, 도 13의 개념도에 도시하는 바와 같이, 종래의 MRA에서는, 전술의 일례의 경우, DUT의 기능 테스트(function test)를 행하고(스텝S140), 그 테스트 결과 의 데이터를 입력하여 메모리 구제해석(MRA)을 행하여 제 1 조건과 제 2 조건의 제한 하에서 구제의 해를 구하고(스텝S141), 그 구제의 해를 일시 보존하고(스텝S142), 그 결과와 제 3 조건을 EWS상에서 조정하고(스텝S143), 최종 구제의 해를 내지 않으면 안되었다.
본 발명의 목적은, 범용 MRA에서 제 1 조건에서 제 3 조건까지 일괄하여 해석하여, 구제가능한 반도체 디바이스 시험장치 및 시험방법을 제공하는 것이다.
본 발명에 의한 반도체 디바이스 시험장치는, 피시험 반도체 디바이스에 시험신호를 인가하고, 응답신호로부터 불량 메모리 셀의 정보를 얻는 테스트 프로세서와,
상기 불량 메모리 셀 정보를 구제해석하고, 불량 메모리 셀에 대한 구제 방법을 결정하는 구제해석전용 계산 유닛을 포함하고, 상기 구제해석전용 계산 유닛은,
상기 불량 메모리 셀 정보를 메모리 구제해석 프로그램에 따라서 구제해석을 행하고, 불량 메모리 셀에 대한 스페어 라인의 할당을 정하는 메모리 구제해석 수단과,
상기 메모리 구제해석 프로그램의 원하는 처리단위 사이에 유저 규정의 유저 해석 프로그램에 기초하는 유저함수를 삽입하고, 상기 메모리 구제해석 프로그램에 의한 처리 데이터에 변경을 주는 유저함수 수단을 포함하도록 구성된다.
본 발명에 의한 반도체 디바이스의 시험방법은, 이하의 스텝을 포함한다.
(a) 피시험 반도체 디바이스의 메모리에 대하여 기능 테스트를 행하여 불량 메모리 셀의 정보를 얻는 스텝과,
(b) 상기 불량 메모리 셀 정보에 대하여 메모리 구제 해석을 처리단위마다 행하고, 불량 메모리 셀에 대한 스페어 라인의 할당을 정하는 스텝과,
(c) 상기 스텝(b)에서의 원하는 처리단위 사이에, 유저 규정의 불량 메모리 셀 구제 조건에 기초하는 유저함수를 삽입하여, 상기 메모리 구제해석 프로그램에 의한 처리 데이터에 변경을 주는 스텝이다.
도 1은 본 발명의 1실시예의 구성개념도,
도 2는 도 1에서의 범용 구제해석부(32)의 기본적인 구성도,
도 3은 MRA 프로그램과 MRA 공개함수와 유저 해석 프로그램의 관계를 도시하는 개념도,
도 4는 MRA 공개함수의 명명 룰을 설명하기 위한 도면,
도 5는 유저 해석 프로그램의 예를 도시하는 도면,
도 6은 본 발명의 다른 실시예를 도시하는 기능구성도,
도 7은 본 발명의 또 다른의 실시예를 도시하는 기능구성도,
도 8A는 반도체 디바이스가 형성된 웨이퍼를 도시하는 도면,
도 8B는 메모리 디바이스 내의 1개의 블록을 도시하는 도면,
도 8C는 불량 메모리 셀의 구제를 설명하기 위한 도면,
도 9는 리던던시 구조의 메모리 디바이스의 일례를 도시하는 도면.
도 10은 도 9의 메모리 디바이스 구제의 제 1 조건의 설명도,
도 11은 도 9의 메모리 디바이스 구제의 제 2 조건의 설명도,
도 12는 도 9의 메모리 디바이스 구제의 제 3 조건의 설명도,
도 13은 종래 기술의 문제점을 해결하는 목표의 개념도이다.
발명을 실시하기 위한 최량의 형태
발명의 실시형태를 실시예에 기초하고 도면을 참조하여 설명한다.
도 1에 본 발명의 1실시예의 기능구성도를 도시한다. 도 1에 도시하는 본 발명에 의한 반도체 디바이스 시험장치는, 메모리를 내장하는 반도체 디바이스(이하에서는 단지 메모리 디바이스라고 부름)를 시험하고, 메모리 디바이스에 결함이 있을 때에는 그 장소 등을 해석하고, 그 메모리 디바이스를 구제하기 위해서는 메모리 디바이스의 불량 라인(메모리 셀 열 또는 메모리 셀 행)을 어느 스페어 라인(스페어의 메모리 셀 라인)으로 치환하면 좋은지 최적의 해를 구하는 것이다. 여기에서는, 그 요점만을 설명하는 것으로 한다.
이 반도체 디바이스 시험장치는, 워크스테이션(EWS)(10)과, 테스트 프로세서(TP)(20)와, 구제해석 전용 계산 유닛(RCPU)(30)으로 구성되고, 구제해석 전용 계산 유닛(30)에는 페일 메모리부(31)와 범용 구제해석부(32)가 설치되어 있다. 이들 워크스테이션(10), 테스트 프로세서(20), 구제해석 전용 계산 유닛(30)은 각각의 사이에서 신호선(15, 16, 17)을 통하여 데이터, 제어신호, 프로그램의 송수신을 할 수 있도록 되어 있다. 또한, DUT와 전기적으로 접촉하여 DUT를 시험하는 테스 트 헤드(40)가 케이블(18)을 통하여 테스트 프로세서(20)에 접속되어 있고, 테스트 프로세서(20)로부터 시험신호를 DUT에 주고, DUT로부터의 응답신호를 얻어 시험결과를 페일 메모리부(31)에 기입하고, 범용 구제해석부(32)에 의해 페일 메모리부(31)에 기억되어 있는 시험결과를 해석하여 DUT의 불량 메모리 셀의 구제를 어떻게 행할지를 결정한다.
워크스테이션(EWS)(10)은 측정자가 장치를 조작하는 컴퓨터로서, 구제 조건 파일(RCF) 기억부(11)와 제어부(12)를 갖고, 제어부(12)의 제어 하에 신호선(15, 16, 17) 등을 통하여 제어신호의 송출, 프로그램의 다운로드, 데이터의 송수신 등을 행하고 있다. 그 외에, 워크스테이션(10)은 유저가 각종 설정값, 실행 지시 등을 입력하기 위한 입력수단이나, 시험공정의 표시, 각종 데이터의 표시를 위한 GUI(Graphical User Interface)로서의 표시장치를 갖고 있지만 도시하지 않았다.
테스트 프로세서(TP)(20)는 반도체 디바이스 시험장치 전용으로 구성된 컴퓨터이며, 반도체 디바이스를 시험하는 테스트 프로그램을 기억하는 테스트 프로그램 기억부(21)를 가지며, DUT의 기능 테스트를 위한 제어 등을 행한다. 테스트 프로세서(20)는 테스트 프로그램 기억부(21)에 격납된 테스트 프로그램을 실행함으로써 테스트 어드레스, 테스트 데이터, 기대값 데이터를 발생하고, 테스트 어드레스와 테스트 데이터를 테스트 헤드(40)에 제공하고, 테스트 헤드(40)에 장착된 웨이퍼의 메모리 디바이스의 상기 테스트 어드레스에 의해 지정된 메모리 셀에 테스트 데이터를 기입한다. 다음에, 그 어드레스로부터 읽어 낸 데이터를 기대값 데이터와 비교하고 그 어드레스의 메모리 셀이 양호인지 불량인지 판정하고, 불량이면 구제해 석 전용 계산 유닛(30) 내의 페일 메모리부(31)의 대응하는 어드레스에 불량을 나타내는 데이터를 써 넣는다. 이러한 테스트를 메모리 디바이스의 전체 어드레스에 대해 실행함으로써, 테스트 결과가 페일 메모리부(31)에 얻어진다.
구제해석 전용 계산 유닛(30)의 범용 구제해석부(범용 MRA)(32)는, MRA 프로그램 기억부(32A)와 유저 해석 프로그램 기억부(32B)와, 해석제어부(32C)와, 데이터 기억부(32D)를 가지며, DUT에 대한 시험결과의 데이터를 기억하고 있는 페일 메모리부(31)로부터 필요한 데이터를 취득하여 MRA 프로그램을 해석제어부(32C)의 제어 하에 실행하여 불량 셀의 구제해석을 행하고, 불량 메모리 셀에 대한 가장 효율적인 스페어 라인의 할당을 결정한다. 이 해석결과는 테스트 프로세서(20)에 보내지고, 나중에 그 DUT의 물리적 리페어를 행할 때에 사용된다. 유저 해석 프로그램 기억부(32B) 및 데이터 기억부(32D)에 대해서는 이하에 도 2를 참조하여 설명한다.
도 2는 도 1에서의 구제해석 전용 계산 유닛(30)에 내장되어 있는 범용 구제해석부(32)의 기본적인 기능구성도이다. 본 발명의 기본이 되는 범용 구제해석부(32)는, 도 1을 참조하여 간단하게 기술한 바와 같이 메모리 구제해석(MRA) 프로그램(32AP)을 기억하는 MRA 프로그램 기억부(32A)와, 유저 해석 프로그램 함수(32BP)을 기억하는 유저 해석 프로그램 기억부(32B)와, 해석제어부(32C)와, 데이터 기억부(32D)로 구성되어 있다. MRA 프로그램 기억부(32A)에 기억되는 MRA 프로그램(32AP)은, 종래의 메모리 구제 해결을 위한 정형의 방류 프로그램이 아니라, 해석 프로세스를 1동작 마다 파츠(parts)화 하고, 그 파츠화된 1동작의 종료점에서 유저 전용의 DUT의 구제해석을 행하는 유저 해석 프로그램(32BP) 중의 유저함수(32B1∼ 32B5)를 삽입할 수 있는 유저함수 삽입 포인트(32N1∼32N5)가 만들어져 있다. 데이터 기억부(32D)에는 MRA 프로그램의 실행에 필요한 데이터, 예를 들면 리페어 조건 파일, 해석의 중간단계 데이터, 해석결과의 데이터를 보존한다.
MRA 프로그램(32AP)은, 예를 들면 테스트 프로세서(20)로부터의 DUT에 대한 시험종료 트리거를 받아 페일 메모리부(31)로부터 테스트 결과의 데이터를 취득하고, 해석용 변수를 초기화하는 스텝32A1과, 테스트 결과의 데이터를 해석하여 불량 메모리 셀 라인에 대해 구제하는 스페어 라인의 할당을 정하는 스텝32A2와, 스텝32A2 후의 나머지 불량 셀에 대하여, 구제할 스페어 라인의 할당을 정하는 스텝32A3와, 비트 구제후, 스페어 라인의 다른 할당 방법이 있는지 판정하는 스텝32A4와, 다른 할당 방법이 없으면, 해석결과를 작성하는 스텝32A5를 가지며, 스텝32A4에서 다른 할당 방법이 있으면 사이드스텝32A3의 비트 페일 구제를 위한 스페어 라인 할당을 행한다. 각 메모리 디바이스에 대하여 이러한 스텝32A1∼32A5을 실행한다. 스텝32A2의 라인 페일 구제, 스텝32A3의 비트 페일 구제, 스텝32A4의 판정 등에 있어서는 DUT의 메모리 사이즈, 각 블록 그룹을 구성하는 블록 수, 로우용 스페어 라인수, 컬럼용 스페어 라인수 등의 정보가 필요하고, 이들 정보는 리페어 조건 파일 RCF로부터 데이터 기억부(32D)에 로딩되어 있는 것을 사용한다.
MRA 프로그램(32AP)에서의 해석 프로세스의 1동작 마다의 파츠(32)화란, 예를 들면 테스트 결과의 데이터 취득 및 해석용 변수의 초기화(스텝32A1), 라인 페일의 해석(스텝32A2), 비트 페일의 해석(스텝32A3), 및 구제 결과의 작성(스텝32A5) 등으로 나누어서 처리를 구분하는 것을 말한다. 이 각 처리와 처리 사이에 필요에 따라서 유저함수(32B1∼32B5)를 수수하는 삽입 포인트(32N1∼32N5)를 만들어, 유저 전용의 유저 해석 프로그램(32BP)을 구성하는 개개의 유저함수(32B1∼32B5)를 삽입할 수 있게 한다.
유저함수로서는, 예를 들면, 변수 초기화 시에 실행하는 함수(32B1), 라인 페일 구제 후에 실행하는 함수(32B2), 비트 페일 구제후에 실행하는 함수(32B3), 결과작성 전에 실행하는 함수(32B4), 및 결과작성 후에 실행하는 함수(32B5) 등이 있다. 이것들은 해석제어부(32C)의 제어하에 실행된다. 구체적으로는, 라인 페일 구제 후에 실행하는 함수는, 예를 들면 구제 어드레스에 동일한 것이 없는지 체크하는 함수이다. 비트 페일 구제 후에 실행하는 함수도 여기에서는 구제 어드레스에 동일한 것이 없는지 체크하는 함수이다. 이 체크에 의해, 도 12에서 설명한 동일 어드레스에 대한 구제에 사용해야 할 스페어 라인의 옳은 선택을 행할 수 있다.
이렇게 유저는 삽입하는 유저함수를 사용하여 MRA 프로그램에 따른 처리의 원하는 단계에서 해석 데이터, 즉 구제 정보나 페일 정보 등을 얻음으로써, 특수한 리던던시 구조의 DUT도 구제할 수 있다. 도 1 및 2에서 설명한 실시예에서, 해석제어부(32C)와 MRA 프로그램 기억부(32A)의 세트는 페일 정보를 메모리 구제해석 하는 메모리 구제해석 수단을 구성하고, 해석제어부(32C)와 유저 해석 프로그램 기억부(32B)의 세트는 MAR 프로그램의 처리단위 사이에 유저함수를 삽입하는 유저함수 수단을 구성하고 있다.
도 3은 도 1 및 2에 도시한 실시예의 변형 실시예로서, 도 2에 도시한 MRA 프로그램(32AP)과 유저 해석 프로그램(32BP) 중의 유저함수가 유저에 직접적으로 이해하기 쉬운 MRA 공개함수(32F)를 개재하여 정보교환 하는 기능을 모식적으로 도시한다. MRA 프로그램(32AP)이 사용하는 데이터 기억부(32D)에 유저함수(32B1∼32B5)로부터 직접적으로 액세스하여 데이터의 설정을 하면, 유저함수에 대한 유저의 잘못된 값의 설정에 의해 구제 데이터 등을 파괴할 우려가 있다. 그래서, MRA 프로그램(32AP)과 유저함수(32B1∼32B5) 사이에 MRA 공개함수라고 명명한 필터로서의 전용의 함수(32F)를 둔다. 이 MRA 공개함수(32F)를 사용함으로써 유저함수(32B1∼32B5) 내에서의 데이터베이스의 참조와 변경을 안전하게 행할 수 있다. 유저함수는 이 실시예에서는 C언어를 사용하여 기술되어 있다.
도 3에서 설명한 MRA 공개함수(32F)는 반도체 디바이스 시험장치의 메이커 기술자나 유저 기술자가, 빈번하게 사용하는 것을 상정하여, 일정한 룰을 규정하고, 유저가 유저 해석 프로그램을 용이하게 작성할 수 있게 한다. MRA 공개함수명으로부터 의미를 대략 아는 것, 유저함수 작성시의 스트레스를 경감시키는 것, 유저에게 사용하기 어렵다고 하는 인상을 주지 않는 것 등을 고려하여, 도 4에 도시하는 바와 같이 MRA 공개함수명을 규정한다.
도 4의 MRA 공개함수명은, 그 일례이며, 일정한 룰로 기술하도록 한 것으로 그 내용을 설명한다. 먼저, 전체 함수 공통적으로 "Mra"라고 하는 택을 붙인다. 다음에 어느 종류의 데이터를 취급할 것인가 라고 하는 "클래스 명"을 붙인다. 예를 들면, 구제해석의 데이터 기억부(32D)에 보존되어 있는 해석결과 정보를 취급하는 것이면 "Result"로 하고, 결함정보이면 "Fail"로 하고, 구제 정보를 취급하는 것이면 "Repair"라고 하는 클래스 이름으로 한다.
다음에 무엇을 할 것인가 라고 하는 동사를 붙인다. 예를 들면 정보를 얻는 것이라면 "Get", 데이터를 세팅하는 것이라면 "Set"이라고 한다. 그리고, 최후에 어느 정보를 취급할 것인가 라고 하는 목적어를 둔다. 일례를 들면, "A=MraResultGetTotalBin"과 같은 기술로 되는데, 프로그램 작성상의 결정사항이므로 여러 기술을 생각할 수 있다. 중요한 것은, 누구나 언제든지 용이하게 기술할 수 있게 한 것이다. 이 실시예에서는 또한, 유저함수에 의한 데이터의 설정에 대하여, 이상 데이터가 아닌지 체크하는 데이터 체크 함수부(32FC)가 설치되어 있다. 데이터 체크 함수부(32FC)는 유저함수(32B1∼32B5)에 의해 입력된 설정 데이터, 예를 들면 어드레스 값, 스페어 라인 수, 스페어 그룹 번호, 블록 번호 등에 이상한 값이 없는지, 즉 각각 미리 정한 범위 내의 값으로 되어 있는지를 체크하고, 이상한 값을 검출하면 설정 에러의 표시를 워크스테이션에 표시한다.
도 5는 도 4의 기술법을 받아 들인 유저 해석 프로그램의 1예를 도시한다. 이 유저 해석 프로그램(32BP)은 워크스테이션(10)으로부터 유저 해석 프로그램 기억부(32B)에 로딩 된다. 행 2∼13(UF1)은 구제 어드레스 부분의 소트를 실행하는 유저함수이고, 행 14∼29(UF2)는 구제 어드레스에 동일한 것이 없는지를 체크하는 함수이고, 행 30∼36(UF3)은 유저 해석 프로그램의 메인 함수이고, 행 37∼44(UF4)는 유저·셋업 함수이다. MRA 공개함수의 기술법은 예를 들면 행 8, 9, 24, 25 등에 보여진다.
예를 들면 도 2의 MRA 프로그램(32AP)에서, 유저함수 삽입 포인트(32N2)에서는 메인 함수 UF3가 실행된다. 도 5의 프로그램에서의 행 30의 "SampleRuleCheck1"은 유저함수명을 나타낸다. 따라서, 행 34의 "addressCheckRow" 의한 체크는 유저함수 UF2의 행 14부터 29에 의해 실행된다. 행 39의 "MraPOINT_POST_REPAIR_LINEFAIL"은 유저함수 삽입 포인트(32N2)에 붙여진 명칭이다.
유저함수 UF2에서의 행 20은 도 4에 도시한 기술법을 사용하여, MRA 공개함수 "MraBlockGroupGetRepairList"를 의미하고, 그 리스트중의 유저가 설정한 블록 그룹수 "blockGroupNo" 및 로우 또는 컬럼의 지정 "dir"은, 이 함수를 실행할 때에 설정값이 예측되는 값, 예를 들면 blockGroupNo는 8개 이하, dir은 1(row) 또는 2(column),으로 되어 있는지 체크함으로써, 유저가 잘못하여 잡을 수 없는 값을 설정한 경우에 그것을 검출해서 오류 메시지를 표시할 수 있다. 잘못된 값을 데이터 기억부(32D)에 설정하는 것을 피할 수 있다.
도 6은 도 4 및 5에 의한 MRA 공개함수를 도입한 실시예의 구성을 도시한다. 단, 도면을 간략화 하기 위해서, 테스트 프로세서(20), 테스트 헤드(40) 등은 도시하지 않는다. 이 실시예에서는, 도 1의 구성에 대하여, MRA 공개함수 기억부(32FC)가 범용 구제해석부(32)에 더 설치되어 있다. 시험개시 전에 미리 워크스테이션(10)으로부터 MRA 프로그램(32AP), 유저 해석 프로그램(32BP), 및 MRA 공개함수(32F)를 각각 MRA 프로그램 기억부(32A), 유저 해석 프로그램 기억부(32B), 및 MRA 공개함수 기억부(32FC)에 로딩해 둔다. 해석제어부(32C)와 MRA 공개함수 기억부(32FC)의 세트는 유저함수를 MRA 공개함수를 통하여 MRA 프로그램의 처리단위 사이에 삽입하기 위한 MRA 공개함수 수단을 구성하고 있다.
도 7은 도 1의 실시예에서 복수 종류의 DUT에 대해 유저함수를 변환 가능하게 한 실시예의 범용 구제해석부(32)의 구성을 도시한다. 리페어 조건 파일(RCF)은 반도체 디바이스의 종류마다 상이하고, 따라서 DUT의 종류를 변환할 때마다 대응하는 RCF를 선택하여 MRA 프로그램을 실행하지 않으면 안된다. DUT의 품종변환이 빈번히 행해지는 경우에, 그때마다 워크스테이션(10)으로부터 범용 구제해석부(32)에 로딩하는 것으로는 시간이 걸리고, 효율이 나쁘다. 그래서, DUT에 따른 유저함수(32BJ, 32BK)의 변환을 용이하게 행할 수 있도록, 유저 해석 프로그램(32BP)에는 복수 종류의 DUT에 대응한 유저함수의 세트(32BJ 및 32BK)가 설치되고, 유저 해석 프로그램 기억부(32B)에 격납된다. 이들 유저함수의 세트에는 룰 이름 "J" 및 "K"가 각각 붙여져 있다.
범용 구제해석부(32)에는 또한 RCF 기억부(32F)가 설치되고, 그 속에 DUT의 종류에 의존하지 않는 룰 이름 "none"의 리페어 조건 파일(RCF1), DUT의 종류에 의존하는 룰 이름 "J" 및 "K"의 리페어 조건 파일(RCF2, RCF3)이 설치되어 있다. 룰 이름 "J"의 RCF는 예를 들면 용량 128M 바이트의 메모리 디바이스용 RCF이며, 룰 이름 "K"의 RCF는 용량 256M 바이트의 메모리 디바이스용 RCF이다. 이 룰 이름이 DUT의 식별도 되기 때문에, 유저가 용이하게 유저함수를 정의할 수 있게 된다.
워크스테이션(10)의 구제 조건 파일 기억부(11)에는, 전술한 바와 같이 구제 조건 파일(RCF)이 격납되어 있고, 이 파일을 기초로 구제해석을 행한다. 이 RCF에 룰 이름을 지정함으로써 실행시에 DUT의 종류에 따라 유저함수를 용이하게 바꿀 수 있도록 한다.
RCF에 룰 이름이 지정되어 있지 않으면, MRA 프로그램(32AP)은 오리지날의 구제해석을 행한다. 도 7에 도시하는 바와 같이 RCF에 룰 이름이 지정되어 있으면, 그 룰 이름 "K"에 지정된 유저함수의 세트(32BK)가 실행된다. 예를 들면 도 5의 유저 해석 프로그램에 있어서, 행 39 및 41의 "SAMPLE_RULE_CHECK1"은 리페어 조건 파일(RCF2)의 룰 이름 "J"(또는 RCF3의 "K")에 상당한다.
이렇게, 1대의 반도체 디바이스 시험장치에서 다른 DUT를 측정하는 경우에도 DUT에 따른 유저함수를 간단하게 바꿀 수 있다.
이상 상세하게 설명한 바와 같이, 종래의 MRA에서는 종래의 메모리 IC의 구제에는 충분히 그 능력을 발휘하고 있었다. 그런데, 최근의 유저 독자의 특수한 리던던시 구조에 의한 메모리 디바이스를 내장하는 DUT의 구제가 곤란이 되어 왔다. 그리고, 일드 다운(수율 저하)이 생기게 되었다.
본 발명에 의하면, 새롭게 설치한 MRA 프로그램(32AP)과 유저 해석 프로그램(32BP)을 연합시킨 범용 구제해석부(32)를 설치하여, 특수한 리던던시 구조의 DUT에도 대응할 수 있게 했다. 그 결과, 웨이퍼 단계에서의 포스트 프로세스가 불필요 하게 되었다. 또한 유저 전용처리인 유저함수를 편입할 수 있으므로, 유저 전용처리가 구제 가능이라고 판단할 때까지 구제해석을 다시 할 수 있게 되었다.
유저 전용처리가 구제해석 전용 계산 유닛(RCPU)(30) 상에서 동작하므로, 다수개 동시시험일 때는 테스트 프로세서(20)에 의한 DUT의 기능 테스트와 구제해석 전용 계산 유닛(30)에 의한 메모리 구제해석의 병렬 처리가 가능하게 되어, 실행 시간을 상당히 단축할 수 있었다.
이와 같이 본 발명에 의하면, 반도체메모리 디바이스를 포함하는 DUT의 구제해석을 거의 완전하게 할 수 있게 되고, 그 기술적 효과는 크다.

Claims (13)

  1. 피시험 반도체 메모리 디바이스에 시험신호를 인가하고, 응답신호로부터 불량 메모리 셀의 정보를 얻는 테스트 프로세서(20)와,
    상기 불량 메모리 셀 정보를 구제해석하고, 불량 메모리 셀에 대한 구제해를 구하는 구제해석 전용 계산 유닛(30)
    을 포함한 메모리 디바이스 시험 장치로서,
    상기 구제해석 전용 계산 유닛(30)은,
    유저가 지정한 리던던시 구조를 가진 메모리 디바이스(특수형의 메모리 디바이스)의 불량 메모리 셀 정보의 구제해석을, 당해 메모리 디바이스 고유의 유저 규정의 구제조건에 기초하여 달성하도록 설계된 복수의 유저함수(32B1-32B5)를 포함한 유저 해석 프로그램(32BP)을 기억하는 유저 해석 프로그램 기억부(32B)와,
    상기 특수형의 메모리 디바이스 이외의 메모리 디바이스(일반형의 메모리 디바이스)의 불량 메모리 셀 정보의 구제해석을, 상기 일반형의 메모리 디바이스에 적용 가능한 구제조건(표준의 구제조건)에 기초하여 달성하도록 설계되고, 구제해석을 위한 복수의 처리를 포함하고, 또한 각 처리 사이에 유저함수의 삽입 포인트(32N1-32N5)를 가진 메모리 구제 해석 프로그램(32AP)을 기억하는 메모리 구제해석 프로그램 기억부(32A)와,
    해석제어부(32C)
    를 포함하고,
    상기 해석제어부(32C)는,
    구제해석 대상이 상기 일반형의 메모리 디바이스일 때, 그 불량 메모리 셀 정보를 메모리 구제해석 프로그램에 따라서 구제해석을 행하여, 구제해를 구하고,
    구제해석 대상이 상기 특수형의 메모리 디바이스일 때, 그 불량 메모리 셀 정보를 상기 메모리 구제해석 프로그램(32AP)에 따라 구제해석을 행함과 아울러,
    상기 메모리 구제해석 프로그램의 원하는 유저함수의 삽입 포인트에, 상기 유저 해석 프로그램의 유저함수를 삽입하고, 상기 메모리 구제해석 프로그램에 의한 처리 데이터로 변경을 주고, 상기 유저 규정의 구제조건에 입각한 구제해석을 행하여, 구제해를 구하는 것을 특징으로 하는 시험장치.
  2. 제 1 항에 있어서, 상기 구제해석 전용 계산 유닛(30)은 메모리 구제해석 공개함수 기억부(32FC)를 더 포함하고,
    상기 해석제어부(32C)는, 상기 유저함수를 메모리 구제해석 공개함수를 통하여 상기 메모리 구제해석 프로그램의 원하는 유저함수 삽입 포인트에 삽입하는 것을 특징으로 하는 시험장치.
  3. 제 2 항에 있어서, 상기 메모리 구제해석 공개함수(32F)는 상기 유저함수에 의해 설정되는 데이터가 정상인지를 체크하는 데이터 체크 함수부를 갖고 있는 것을 특징으로 하는 시험장치.
  4. 제 1 항에 있어서, 상기 구제해석 전용 계산 유닛(30)은, 복수의 상이한 종류의 메모리 디바이스에 관하여, 종류마다 그 구제 조건을 규정한 복수의 구제 조건 파일(RCF1-RCF3)을 기억하는 구제 조건 파일 기억부(32F)를 포함하고,
    상기 유저 해석 프로그램 기억부(32B)에는 상기 복수의 구제 조건 파일에 대응하여 규정된 복수 세트(32BJ, 32BK)의 유저함수가 상기 유저 해석 프로그램으로서 기억되어 있고,
    상기 해석제어부(32C)는 상기 피시험 반도체 메모리 디바이스의 종류와 일치하는 구제 조건 파일에 기초하여 유저함수의 세트를 선택하여, 당해 선택한 세트의 유저함수를 상기 메모리 구제해석 프로그램의 유저함수 삽입 포인트에 삽입하는 것을 특징으로 하는 시험장치.
  5. 유저가 지정한 리던던시 구조를 갖고, 유저 규정의 구제조건에 기초하여 구제를 필요로 하는 메모리 디바이스(특수형의 메모리 디바이스)의 시험방법으로서,
    (a) 상기 특수형의 메모리 디바이스에 대하여 기능 테스트를 행하여 불량 메모리 셀의 정보를 얻는 스텝과,
    (b) 유저가 지정한 리던던시 구조를 갖지 않고, 상기 유저가 지정한 리던던시 구조를 갖지 않은 메모리 디바이스(일반형의 메모리 디바이스)에 적용가능한 구제조건(표준의 구제조건)에 기초하여 구제될 수 있는 일반형의 메모리 디바이스의 불량 메모리 셀의 구제해석을 달성하기 위해 설계되고, 구제해석을 위한 복수의 처리를 포함하며, 또한 각 처리 사이에 유저함수 삽입 포인트(32N1-32N5)를 가진 메모리 구제해석 프로그램(32AP)을 준비하는 스텝과,
    (c) 상기 특수형의 메모리 디바이스 고유의 유저 규정의 구제조건에 기초하여 구제해석을 달성하도록 설계된 유저함수(32B1-32B5)를 포함하는 유저해석 프로그램(32BP)을 준비하는 스텝과,
    (d) 상기 특수형의 메모리 디바이스의 상기 불량 메모리 셀 정보에 대하여, 상기 메모리 구제 해석 프로그램(32AP)을 사용하여 메모리 구제해석을 행하고, 또한 원하는 상기 유저함수 삽입 포인트에, 유저함수를 삽입하고, 상기 유저 규정의 구제조건에 기초하여, 상기 메모리 구제해석 프로그램에 의한 처리 데이터로 변경을 주어, 상기 유저 규정의 구제조건에 입각한 구제해석을 행하는 스텝을 포함하는 것을 특징으로 하는 시험방법.
  6. 제 5 항에 있어서, 상기 스텝(d)은 상기 유저함수를 메모리 구제해석 공개함수를 개재시켜 상기 메모리 구제해석 프로그램의 유저함수 삽입 포인트에 삽입하는 스텝을 포함하는 것을 특징으로 하는 시험방법.
  7. 제 6 항에 있어서, 상기 메모리 구제해석 공개함수는 상기 유저함수에 의해 설정되는 데이터가 정상인지 체크하는 데이터 체크 함수를 실행하는 스텝을 포함하는 것을 특징으로 하는 시험방법.
  8. 제 5 항에 있어서, 상기 메모리 구제해석 프로그램은 라인 페일 구제처리 스텝과, 비트 구제처리 스텝을 포함하고, 상기 스텝(d)은 상기 라인 페일 구제처리 스텝의 다음 및 상기 비트 구제 처리 스텝의 다음에 그것들의 처리결과에 상기 유저함수에 의해 각각 변경을 주는 스텝을 포함하는 것을 특징으로 하는 시험방법.
  9. 제 5 항에 있어서, 상기 스텝(d)은 피시험 메모리 디바이스의 종류에 대응하여 미리 정해진 복수의 구제 조건에 대응하여 복수의 세트(32BJ, 32BK)의 유저함수를 구비하고 있고, 상기 피시험 메모리 디바이스의 종류에 대응한 유저함수의 세트를 선택하고, 상기 메모리 구제해석 프로그램의 유저함수 삽입 포인트에 삽입하는 스텝을 포함하는 것을 특징으로 하는 시험방법.
  10. 제 1 항에 있어서, 상기 메모리 구제해석 프로그램(32AP)은 다음 처리:
    테스트 결과 데이터의 취득 및 해석용 변수의 초기화(32A1),
    라인 페일의 해석(32A2),
    비트 페일의 해석(32A3),
    비트의 구제 후, 스페어 라인의 다른 할당 방법이 있는지 판정(32A4),
    다른 할당 방법이 없으면 해석결과를 작성(32A5),
    을 포함하고
    이들 각 처리는 일반형의 메모리 디바이스의 구제해석 프로세스를 구성하고, 또한 이들 동작 사이에 유저해석 프로그램의 유저함수(32B1-32B5)를 각각 삽입하는 유저함수 삽입 포인트(32N1-32N5)를 갖는 것을 특징으로 하는 시험장치.
  11. 제 1 항에 있어서, 상기 유저해석 프로그램(32BP)은,
    해석용 변수의 초기화시에 실행하는 함수(32B1),
    라인 페일 구제 후에 실행하는 함수(32B2),
    비트 페일 구제 후에 실행하는 함수(32B3),
    결과 작성 전에 실행하는 함수(32B4),
    결과 작성 후에 실행하는 함수(32B5),
    를 포함하고,
    각각의 유저함수는 상기 메모리 구제해석 프로그램에서는 실행할 수 없는 유저 규정의 구제조건에 기초하여, 상기 특수형의 메모리 디바이스의 구제해석을 실행하도록 설계된 함수인 것을 특징으로 하는 시험장치.
  12. 제 5 항에 있어서, 상기 메모리 구제해석 프로그램(32AP)은,
    테스트 결과 데이터의 취득 및 해석용 변수의 초기화 스텝(32A1),
    라인 페일의 해석 스텝(32A2),
    비트 페일의 해석 스텝(32A3),
    비트 구제 후, 스페어 라인의 다른 할당 방법이 있는지 판정하는 스텝(32A4),
    다른 할당 방법이 없으면 해석 결과를 작성하는 스텝(32A5),
    을 포함하고,
    이들 각 처리는 일반형의 메모리 디바이스의 구제해석 프로세스를 구성하고, 또한 이들 동작의 사이에 유저해석 프로그램의 유저함수(32B1-32B5)를 각각 삽입하는 유저함수 삽입 포인트(32N1-32N5)를 갖는 것을 특징으로 하는 시험방법.
  13. 제 5 항에 있어서, 상기 유저해석 프로그램(32BP)은,
    해석용 변수의 초기화시에 실행하는 함수(32B1),
    라인 페일 구제 후에 실행하는 함수(32B2),
    비트 페일 구제 후에 실행하는 함수(32B3),
    결과 작성 전에 실행하는 함수(32B4),
    결과 작성 후에 실행하는 함수(32B5),
    를 포함하고,
    각각의 유저함수는, 상기 메모리 구제해석 프로그램에서는 실행할 수 없는 유저 규정의 구제조건에 기초하여, 상기 특수형의 메모리 디바이스의 구제해석을 실행하도록 설계된 함수인 것을 특징으로 하는 시험방법.
KR1020067015381A 2004-02-18 2004-02-18 반도체 디바이스 시험장치 및 시험방법 KR101003076B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/001805 WO2005078736A1 (ja) 2004-02-18 2004-02-18 半導体デバイス試験装置及び試験方法

Publications (2)

Publication Number Publication Date
KR20070001113A KR20070001113A (ko) 2007-01-03
KR101003076B1 true KR101003076B1 (ko) 2010-12-21

Family

ID=34857555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015381A KR101003076B1 (ko) 2004-02-18 2004-02-18 반도체 디바이스 시험장치 및 시험방법

Country Status (4)

Country Link
US (1) US7613960B2 (ko)
KR (1) KR101003076B1 (ko)
DE (1) DE112004002723T5 (ko)
WO (1) WO2005078736A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080270854A1 (en) * 2007-04-24 2008-10-30 Micron Technology, Inc. System and method for running test and redundancy analysis in parallel
TWI409820B (zh) * 2009-02-18 2013-09-21 King Yuan Electronics Co Ltd Semiconductor Test System with Self - Test for Memory Repair Analysis
JP2011054244A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 半導体試験方法及び半導体試験装置
US8258803B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method
KR102408165B1 (ko) * 2021-10-01 2022-06-13 (주)케이테크놀로지 반도체 디바이스 테스터의 구제 해석 장치, 구제 해석 방법 및 반도체 디바이스 테스터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11213695A (ja) * 1998-01-21 1999-08-06 Advantest Corp 半導体メモリ試験装置
JPH11338521A (ja) * 1998-05-28 1999-12-10 Mitsubishi Heavy Ind Ltd 制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102521A (ja) 1989-09-18 1991-04-26 Nec Corp 利用者プログラム組込み方式
US6370516B1 (en) * 1998-03-16 2002-04-09 John P Reese Computer based device to report the results of codified methodologies of financial advisors applied to a single security or element
JP2000195294A (ja) 1998-12-25 2000-07-14 Ando Electric Co Ltd 集積回路の不良救済条件作成装置
US6459292B1 (en) * 1999-04-30 2002-10-01 Advantest Corporation Testing system for semiconductor device
JP2001006387A (ja) 1999-06-18 2001-01-12 Mitsubishi Electric Corp テスト回路を備える半導体装置および半導体装置の試験装置
JP2002042495A (ja) 2000-07-21 2002-02-08 Mitsubishi Electric Corp 冗長救済回路、方法および半導体装置
JP2002216495A (ja) * 2001-01-18 2002-08-02 Mitsubishi Electric Corp メモリデバイス冗長救済解析方法、記録媒体および装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11213695A (ja) * 1998-01-21 1999-08-06 Advantest Corp 半導体メモリ試験装置
JPH11338521A (ja) * 1998-05-28 1999-12-10 Mitsubishi Heavy Ind Ltd 制御装置

Also Published As

Publication number Publication date
KR20070001113A (ko) 2007-01-03
US7613960B2 (en) 2009-11-03
US20070265794A1 (en) 2007-11-15
WO2005078736A1 (ja) 2005-08-25
DE112004002723T5 (de) 2008-03-06

Similar Documents

Publication Publication Date Title
US8037376B2 (en) On-chip failure analysis circuit and on-chip failure analysis method
US7178072B2 (en) Methods and apparatus for storing memory test information
US6233182B1 (en) Semiconductor integrated circuit and method for testing memory
US7149924B1 (en) Apparatus, method, and system having a pin to activate the self-test and repair instructions
US20070061637A1 (en) Process for conducting high-speed bitmapping of memory cells during production
CN1956101A (zh) 用于处理存储阵列中的缺陷的方法和系统
US6094733A (en) Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory devices
JP4448895B1 (ja) 試験装置および試験方法
US6581172B2 (en) On-board testing circuit and method for improving testing of integrated circuits
US11386973B2 (en) Method and apparatus for built in redundancy analysis with dynamic fault reconfiguration
JP5001972B2 (ja) メモリ補修分析自己検査機能を具えた半導体検査システム
US6499118B1 (en) Redundancy analysis method and apparatus for ATE
KR101003076B1 (ko) 반도체 디바이스 시험장치 및 시험방법
US20100313081A1 (en) Cache memory, processor, and production methods for cache memory and processor
JP2013131273A (ja) 半導体集積回路及び半導体集積回路の試験方法
JP2003509804A (ja) メモリ検査方法
JP2012099603A (ja) ウェハテスト装置、ウェハテスト方法およびプログラム
JP4291286B2 (ja) メモリ救済方法、メモリテスト装置、プログラム、及び、記録媒体
KR102416994B1 (ko) 리던던시 분석 방법 및 리던던시 분석 장치
JP3973507B2 (ja) 半導体試験装置
JP2001101896A (ja) 冗長回路への置換判定回路およびこれを含む半導体メモリ装置並びに半導体メモリ試験装置
JP5131163B2 (ja) リダンダンシ演算方法及び装置並びにメモリ試験装置
JPH0241119B2 (ko)
CN116417057A (zh) 一种存储器的测试方法及测试装置
CN112397135A (zh) 测试及修复装置以及测试及修复方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee