CN116417057A - 一种存储器的测试方法及测试装置 - Google Patents
一种存储器的测试方法及测试装置 Download PDFInfo
- Publication number
- CN116417057A CN116417057A CN202111644155.5A CN202111644155A CN116417057A CN 116417057 A CN116417057 A CN 116417057A CN 202111644155 A CN202111644155 A CN 202111644155A CN 116417057 A CN116417057 A CN 116417057A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- failure
- invalidation
- storage
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 419
- 238000012360 testing method Methods 0.000 title claims abstract description 199
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000010998 test method Methods 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 25
- 230000009977 dual effect Effects 0.000 description 10
- 230000002950 deficient Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 101100108191 Vibrio parahaemolyticus serotype O3:K6 (strain RIMD 2210633) add gene Proteins 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 238000013102 re-test Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请提供一种存储器的测试方法及测试装置,涉及存储器技术领域,用于确定存储器的缺陷类型。该存储器包括存储单元阵列,该方法包括:根据第一读指令获取该存储单元阵列中的第一测试行的存储单元的第一数据序列;根据该第一数据序列和该第一测试行的存储单元对应的第一预期数据序列,确定该第一测试行的存储单元中失效的至少一个存储单元的第一失效信息,该第一失效信息用于指示该至少一个存储单元的数量和位置信息中的至少一个;根据该第一失效信息,确定该存储器的失效类型。
Description
技术领域
本申请涉及存储器技术领域,尤其涉及一种存储器的测试方法及测试装置。
背景技术
芯片包括逻辑电路和存储器,在生产制造时,由于生产工艺的问题导致部分芯片中的存储器存在缺陷,为了改善存储器的缺陷和提升芯片的合格率,需要对多个芯片中每个芯片中的存储器进行测试,以筛选出存在缺陷的存储器。
目前采用存储器内建自测试(memory build-in selftest,MBIST)电路对存储器进行测试,以筛选出存在缺陷的存储器。下面以一个芯片为例,对MBIST电路测试的具体过程进行说明。具体的,MBIST电路包括相互耦合的控制模块和执行模块,该控制模块用于向执行模块发送读取操作指令、存储器的目标读取地址以及目标读取地址对应的预期数据,执行模块用于根据读取操作指令和目标读取地址对存储器进行读取以获得目标数据,并比较目标数据和预期数据,若目标数据与预期数据一致,则该存储器合格;若目标数据与预期数据不一致,则该存储器存在缺陷,从而筛选出存在缺陷的存储器。
但是,利用MBIST电路只能确定存储器是否存在缺陷,无法确定存储器的缺陷类型。
发明内容
本申请提供一种存储器的测试方法及测试装置,用于确定存储器的缺陷类型。
为达到上述目的,本申请采用如下技术方案:
第一方面,提供一种存储器的测试方法,存储器包括存储单元阵列,该方法包括:根据第一读指令获取该存储单元阵列中的第一测试行的存储单元的第一数据序列;根据该第一数据序列和该第一测试行的存储单元对应的第一预期数据序列,确定该第一测试行的存储单元中失效的至少一个存储单元的第一失效信息,该第一失效信息用于指示该至少一个存储单元的数量和位置信息中的至少一个;根据该第一失效信息,确定该存储器的失效类型。
上述技术方案中,根据第一读指令获取该存储单元阵列中的第一测试行的存储单元的第一数据序列,根据该第一数据序列和该第一测试行的存储单元对应的第一预期数据序列,确定该第一测试行的存储单元中失效的至少一个存储单元的第一失效信息,并根据第一失效信息直接确定存储单元阵列的失效类型,无需另外开发诊断程序,对存储单元阵列重新进行测试,降低了存储单元阵列的测试成本。
在第一方面的一种可能的实现方式中,根据该第一失效信息,确定该存储器的失效类型,包括:若该第一失效信息指示该至少一个存储单元包括一个存储单元,则确定该存储器的失效类型为单存储单元失效。上述可能的实现方式中,根据该至少一个存储单元的数量可以直接确定该存储单元阵列的失效类型,提高了效率。
在第一方面的一种可能的实现方式中,该根据该第一失效信息,确定该存储器的失效类型,包括:若该第一失效信息指示该至少一个存储单元包括两个存储单元,且该两个存储单元在该第一测试行的存储单元中的位置相邻,则确定该存储器的失效类型为行方向的双存储单元失效。上述可能的实现方式中,根据该至少一个存储单元的数量和位置信息,可以直接确定该存储单元阵列的失效类型,提高了效率。
在第一方面的一种可能的实现方式中,该根据该第一失效信息,确定该存储器的失效类型,包括:若该第一失效信息指示该至少一个存储单元包括多个存储单元,且该多个存储单元的数量大于或者等于该第一测试行的存储单元数量的一半,则确定该存储器的失效类型为单行存储单元失效。上述可能的实现方式中,根据该至少一个存储单元的数量可以直接确定该存储单元阵列的失效类型,提高了效率。
在第一方面的一种可能的实现方式中,该根据该第一失效信息,确定该存储器的失效类型,包括:若该第一失效信息指示该至少一个存储单元包括多个存储单元,且该多个存储单元的数量小于该第一测试行的存储单元数量的一半,则确定该存储器的失效类型为其他失效类型。上述可能的实现方式中,根据该至少一个存储单元的数量可以直接确定该存储单元阵列的失效类型,提高了效率。
在第一方面的一种可能的实现方式中,该方法还包括:根据至少一个第二读指令分别获取该存储单元阵列中的至少一个第二测试行的存储单元的第二数据序列,以对应得到至少一个第二数据序列;根据该至少一个第二数据序列和该至少一个第二测试行的存储单元对应的第二预期数据序列,确定该至少一个第二测试行的存储单元的每个第二测试行单元中失效的至少一个存储单元的第二失效信息,该至少一个第二测试行的存储单元对应得到至少一个第二失效信息,每个第二失效信息用于指示对应的该第二测试行的存储单元中失效的该至少一个存储单元的数量和位置信息中的至少一个;根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型。上述可能的实现方式中,根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型,无需另外开发诊断程序,降低了存储器的测试成本。
在第一方面的一种可能的实现方式中,该至少一个第二失效信息包括一个第二失效信息,该根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型,包括:若该第一失效信息指示的该至少一个存储单元包括一个存储单元、该第二失效信息指示的该至少一个存储单元包括一个存储单元,且两个该存储单元相邻,则确定该存储器的失效类型为列方向的双存储单元失效。上述可能的实现方式中,根据第一失效信息指示的该至少一个存储单元的数量和位置信息,以及该第二失效信息指示的该至少一个存储单元的数量和位置信息可以直接确定该存储器的失效类型,提高了效率。
在第一方面的一种可能的实现方式中,该至少一个第二失效信息包括多个第二失效信息,该根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型,包括:若该第一失效信息所指示的至少一个存储单元和该多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在该存储单元阵列中位于同一列,且失效的存储单元的数量大于或者等于该存储单元阵列中每一列包括的存储单元数量的一半,则确定该存储器的失效类型为单列存储单元失效。上述可能的实现方式中,根据该第一失效信息和该多个第二失效信息所指示的该至少一个存储单元的数量和位置信息可以直接确定该存储器的缺陷类型,提高了效率。
在第一方面的一种可能的实现方式中,该至少一个第二失效信息包括多个第二失效信息,该根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型,包括:若该第一失效信息所指示的至少一个存储单元和该多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在该存储单元阵列中位于同一列,且失效的存储单元的数量小于该存储单元阵列中每一列包括的存储单元数量的一半,则确定该存储器的失效类型为其他失效类型。上述可能的实现方式中,根据该第一失效信息和该多个第二失效信息所指示的该至少一个存储单元的数量和位置信息可以直接确定该存储器的缺陷类型,提高了效率。
在第一方面的一种可能的实现方式中,该根据第一读指令获取该存储单元阵列中的第一测试行的存储单元的第一数据序列之前,该方法还包括:对于该存储单元阵列中的每一测试行的存储单元,通过写指令将该测试行的存储单元对应的预期数据序列写入该测试行的存储单元。上述可能的实现方式中,通过写指令将每一测试行的存储单元的预期数据序列写入该测试行的存储单元中,便于后续步骤的执行。
第二方面,提供一种存储器的测试装置,该存储器包括存储单元阵列,该装置包括:获取单元,用于根据第一读指令获取该存储单元阵列中的第一测试行的存储单元的第一数据序列;确定单元,用于根据该第一数据序列和该第一测试行的存储单元对应的第一预期数据序列,确定该第一测试行的存储单元中失效的至少一个存储单元的第一失效信息,该第一失效信息用于指示该至少一个存储单元的数量和位置信息中的至少一个;该确定单元,还用于根据该第一失效信息,确定该存储器的失效类型。
在第二方面的一种可能的实现方式中,该确定单元还用于:若该第一失效信息指示该至少一个存储单元包括一个存储单元,则确定该存储器的失效类型为单存储单元失效。
在第二方面的一种可能的实现方式中,该确定单元还用于:若该第一失效信息指示该至少一个存储单元包括两个存储单元,且该两个存储单元在该第一测试行的存储单元中的位置相邻,则确定该存储器的失效类型为行方向的双存储单元失效。
在第二方面的一种可能的实现方式中,该确定单元还用于:若该第一失效信息指示该至少一个存储单元包括多个存储单元,且该多个存储单元的数量大于或者等于该第一测试行的存储单元数量的一半,则确定该存储器的失效类型为单行存储单元失效。
在第二方面的一种可能的实现方式中,该确定单元还用于:若该第一失效信息指示该至少一个存储单元包括多个存储单元,且该多个存储单元的数量小于该第一测试行的存储单元数量的一半,则确定该存储器的失效类型为其他失效类型。
在第二方面的一种可能的实现方式中,该获取单元,还用于根据至少一个第二读指令分别获取该存储单元阵列中的至少一个第二测试行的存储单元的第二数据序列,以对应得到至少一个第二数据序列;该确定单元,还用于根据该至少一个第二数据序列和该至少一个第二测试行的存储单元对应的第二预期数据序列,确定该至少一个第二测试行的存储单元的每个第二测试行单元中失效的至少一个存储单元的第二失效信息,该至少一个第二测试行的存储单元对应得到至少一个第二失效信息,每个第二失效信息用于指示对应的该第二测试行的存储单元中失效的该至少一个存储单元的数量和位置信息中的至少一个;该确定单元,还用于根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型。
在第二方面的一种可能的实现方式中,该至少一个第二失效信息包括一个第二失效信息,该确定单元还用于:若该第一失效信息指示的该至少一个存储单元包括一个存储单元、该第二失效信息指示的该至少一个存储单元包括一个存储单元,且两个该存储单元相邻,则确定该存储器的失效类型为列方向的双存储单元失效。
在第二方面的一种可能的实现方式中,该至少一个第二失效信息包括多个第二失效信息,该确定单元还用于:若该第一失效信息所指示的至少一个存储单元和该多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在该存储单元阵列中位于同一列,且失效的存储单元的数量大于或者等于该存储单元阵列中每一列包括的存储单元数量的一半,则确定该存储器的失效类型为单列存储单元失效。
在第二方面的一种可能的实现方式中,该至少一个第二失效信息包括多个第二失效信息,该确定单元还用于:若该第一失效信息所指示的至少一个存储单元和该多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在该存储单元阵列中位于同一列,且失效的存储单元的数量小于该存储单元阵列中每一列包括的存储单元数量的一半,则确定该存储器的失效类型为其他失效类型。
在第二方面的一种可能的实现方式中,该装置还包括写入单元;该写入单元,用于对于该存储单元阵列中的每一测试行的存储单元,通过写指令将该测试行的存储单元对应的预期数据序列写入该测试行的存储单元。
第三方面,提供一芯片,该芯片包括存储器和测试装置,测试装置用于测试该存储器,该测试装置用于执行执行如上述第一方面或者第一方面的任一种可能的实现方式所提供的测试方法。
在本申请的又一方面,提供一种计算机可读存储介质,该计算机可读存储介质包括计算机指令,当该计算机指令运行时,执行如第一方面或第一方面的任一种可能的实现方式所提供的测试方法。
在本申请的又一方面,提供一种包含指令的计算机程序产品,当其在计算机上运行时,使得计算机执行第一方面或者第一方面的任一种可能的实现方式所提供的测试方法。
可以理解地,上述提供的任一种测试装置和芯片均可用于执行上文所提供的对应的方法,因此,其所能达到的有益效果可参考上文所提供的对应的方法中的有益效果,此处不再赘述。
附图说明
图1为一种MBIST电路的结构示意图;
图2为一种MBIST电路测试存储器的示意图;
图3为一种测试的流程图;
图4为本申请实施例提供的一种测试电路的结构示意图;
图5为本申请实施例提供的一种存储器的测试方法的流程示意图;
图6为本申请实施例提供的一种单存储单元失效的示意图;
图7为本申请实施例提供的一种单行存储单元失效的示意图;
图8为本申请实施例提供的一种其他失效类型的示意图;
图9为本申请实施例提供的一种行方向的双存储单元失效的示意图;
图10为本申请实施例提供的另一种其他失效类型的示意图;
图11为本申请实施例提供的一种列方向的双存储单元失效的示意图;
图12为本申请实施例提供的一种单列存储单元失效的示意图;
图13为本申请实施例提供的又一种其他失效类型的示意图;
图14为本申请实施例提供的一种双行存储单元失效的示意图;
图15为本申请实施例提供的一种三列存储单元失效的示意图;
图16为本申请实施例提供的一种测试装置的结构示意图。
具体实施方式
本申请中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b,或c中的至少一项(个),可以表示:a、b、c、a和b、a和c、b和c、或a和b和c,其中a,b,c可以是单个,也可以是多个。另外,本申请实施例采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如,第一阈值和第二阈值仅仅是为了区分不同的阈值,并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定。
需要说明的是,本申请中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
在介绍本申请实施例之前,首先对芯片中存储器测试的相关技术进行介绍说明。
芯片包括逻辑电路和存储器,在生产制造时,由于生产工艺的问题导致部分芯片中的存储器存在缺陷,为了改善存储器的缺陷和提升芯片的合格率,需要对多个芯片中每个芯片中的存储器进行测试,以筛选出存在缺陷的存储器。
目前采用存储器内建自测试(memory build-in selftest,MBIST)电路对存储器进行测试,以筛选出存在缺陷的存储器。其中,存储器包括存储单元阵列。下面以一个芯片为例,对MBIST电路测试的具体过程进行说明。
图1为一种MBIST电路的结构示意图,该MBIST电路包括:相互耦合的控制模块和执行模块,该控制模块用于向该执行模块发送读/写指令,以及读/写指令的相关信息,该执行模块用于接收该读/写指令以及读/写指令的相关信息,并对存储器进行读写。具体的,在执行写入操作时,该控制模块用于向执行模块发送写指令、目标存储单元对应的目标地址以及目标写入地址对应的预期数据,执行模块用于根据写指令和目标写入地址将预期数据写入目标存储单元。具体的,在执行读取操作时,该控制模块用于向执行模块发送读取指令、目标存储单元对应的目标读取地址以及目标读取地址对应的预期数据,执行模块用于根据读取指令和目标读取地址对存储器进行读取以获得目标数据,并比较目标数据和预期数据;若目标数据与预期数据一致,则该存储器合格;若目标数据与预期数据不一致,则该存储器存在缺陷,从而筛选出存在缺陷的存储器。在筛选出存在缺陷的存储器之后,如果需要确定存储器的缺陷类型,用户根据存在缺陷的存储器开发对应的诊断程序,并将诊断程序储存在MBIST电路中,MBIST电路根据诊断程序重新对存储器进行测试,以获取存储器中失效的存储单元的失效信息(包括失效的存储单元的数量和地址信息),并根据失效信息确定存储器的缺陷类型。需要说明的是,图1中仅示出了该MBIST电路的部分结构,上述目标写入地址和和目标读取地址均可以简称为目标地址。
在实际应用中,MBIST电路可以对多个存储器进行测试。当MBIST电路测试多个存储器时,该控制模块可以控制多个执行模块,该多个执行模块中的每个执行模块对应一个存储器。为了便于理解,图2中以两个存储器为例,对MBIST电路的测试过程进行说明。
图2为一种MBIST电路测试存储器的示意图,该MBIST电路可以包括一个控制模块和两个执行模块,每个执行模块可以对应一个存储器。其中,控制模块可以包括测试算法控制器(test algorithm controller)、数据生成器(data generator)和地址生成器(datagenerator)。测试算法控制器可用于根据测试算法生成读/写指令,并根据测试算法控制数据生成器生成预期数据,以及控制地址生成器生成读写需要的目标地址(写入操作对应的目标写入地址以及读取操作对应的目标读取地址)。控制模块还包括控制器,控制器可用于控制测试算法控制器。控制模块用于向每个执行模块发送读/写指令、目标地址和预期数据,每个执行模块用于接收读/写指令、目标地址和预期数据,并对存储器进行读写操作。
图3为一种测试的流程图,在开始测试后具体过程包括:S301:MBIST电路读取存储单元阵列中的目标读取地址对应的目标数据;S302:比较预期数据与目标数据是否一致,若预期数据与目标数据一致(即是),则执行S303,若预期数据与目标数据不一致(即否),则执行S304;S303:测试结束;S304:用户开发诊断程序,并将诊断程序存储在MBIST电路;S305:MBIST电路根据诊断程序重新对存储器进行测试,以获取存储器中失效的存储单元的失效信息;S306:MBIST电路根据失效信息确定存储器的缺陷类型。
由于上述的测试过程中,MBIST电路只能确定存储器是否存在缺陷,无法确定存储器的缺陷类型,而在确定存储器的缺陷的类型时,需要用户单独开发诊断程序,且需要重新对存储器进行测试,导致测试成本太高。
本申请实施例提供了一种存储器的测试方法,该存储器的测试方法应用于存储器的测试电路中,该存储器包括存储单元阵列,该方法能够直接确定存储器的失效类型,无需另外开发诊断程序,从而降低了存储器的测试成本。
下面首先对该存储器的测试电路的结构进行介绍说明。
图4为本申请实施例提供的一种测试电路的结构示意图,该测试电路可以用于测试存储器,该存储器可以包括存储单元阵列,如图4所示,该测试电路包括:相互耦合的控制模块401和诊断模块402。
其中,控制模块401用于生成读/写指令、以及读/写指令的相关信息。其中,读/写指令可以包括读指令(也可以称为读取指令)和写指令,读/写指令的相关信息可以包括读指令相关信息和写指令相关信息,读指令相关信息可以包括读指令对应的存储单元的目标读取地址,写指令相关信息可以包括写指令对应的存储单元的目标写入地址和预期数据。在一种实施例中,该控制模块401可以包括测试算法控制器(test algorithmcontroller)、数据生成器(data generator)和地址生成器(data generator),测试算法控制器可用于根据测试算法生成读/写指令,并根据测试算法控制数据生成器生成预期数据,以及控制地址生成器生成目标地址(包括目标写入地址和目标读取地址)。控制模块401还用于向诊断模块402发送读/写指令以及读/写指令的相关信息。可选的,控制模块401还包括控制器,控制器可用于控制测试算法控制器。
诊断模块402可用于接收控制模块401发送的读/写指令以及读/写指令的相关信息,并执行读写操作。在一种实施例中,该诊断模块402可以包括获取单元,该获取单元可用于接收控制模块401发送的读指令以及读指令相关信息,并根据读指令和读指令相关信息对存储器执行读操作,以获取该存储器中数据序列。获取单元还用于对预期数据与数据序列中的数据进行比较。可选的,该诊断模块402还可以包括写入单元,该写入单元用于接收写指令和写指令相关信息,并根据写指令和写指令相关信息对存储单元阵列执行写操作,以将预期数据写入存储单元阵列中。该获取单元和该写入单元也可以统称为执行模块。例如,该执行模块可以为测试生成器(test generator)。诊断模块402还用于确定存储器的缺陷类型,比如,诊断模块402还可以包括确定单元,用于确定并记录存储器中失效的存储单元的失效信息,并根据失效信息确定存储器的缺陷类型。其中,缺陷类型也可以称为失效类型。可选的,该确定单元可以为内建缺陷分析(build-in defect analysis,BIDA)模块。
下面结合图4所示的测试电路对本申请所提供的存储器的测试方法进行介绍说明。
图5为本申请实施例提供的一种存储器的测试方法的流程示意图,该存储器包括存储单元阵列,如图5所示,该测试方法方法包括以下步骤。
S501:根据第一读指令获取该存储单元阵列中的第一测试行的存储单元的第一数据序列。
其中,存储单元阵列可以包括多行多列存储单元,比如,该存储单元阵列可以包括64行存储单元,该64行存储单元的行地址可以依次表示为add1至add64,该存储单元阵列可以包括32列存储单元,则对于64行存储单元中的每一行存储单元可以包括32个存储单元,且可以依次表示为bit0至bit32。
另外,该第一测试行的存储单元可以为该多行存储单元中的任意一行存储单元。比如,该存储单元阵列可以包括64行存储单元,该第一测试行的存储单元可以为该64行存储单元中的第1行存储单元,也可以为第3行存储单元。
其次,该读指令也可以称为读取指令,该读指令可以为行读取指令,该读取指令中携带该第一测试行的存储单元的行地址。比如,该第一读指令可以为第1行存储单元的读取指令,该第一读指令中携带该第1行存储单元的行地址add1。
再者,该第一数据序列为第一测试行的存储单元中包括的多个存储单元中存储的数据按照该多个存储单元的顺序排列构成的序列,比如,当第一测试行的存储单元包括32个存储单元时,该第一数据序列包括32个数据。
具体的,根据第一读指令获取该第一测试行的存储单元的第一数据序列可以包括:根据第一读指令和第一读指令中携带的行地址依次获取该第一测试行的存储单元中每个存储单元中储存的数据,以得到第一数据序列。
S502:根据该第一数据序列和该第一测试行的存储单元对应的第一预期数据序列,确定该第一测试行的存储单元中失效的至少一个存储单元的第一失效信息,该第一失效信息用于指示该至少一个存储单元的数量和位置信息中的至少一个。
其中,该预期数据序列为已知的数据序列,该第一预期数据序列为第一测试行的存储单元对应的预期数据系列。
另外,至少一个存储单元可以包括一个存储单元也可以包括多个存储单元。例如,该至少一个存储单元可以包括一个存储单元,此时该第一测试行的存储单元中只有一个存储单元失效;该至少一个存储单元也可以包括五个存储单元,此时,该第一测试行的存储单元中有五个存储单元失效。
其次,位置信息可以包括该至少一个存储单元在该第一测试行的存储单元中所处的位置,此时该位置可以称为列位置并可以通过列地址表示。进一步的,该位置信息还可以包括该至少一个存储单元所在行的位置,此时该位置可以称为行位置并可以通过行地址表示。比如,该至少一个存储单元可以包括两个存储单元,若这两个存储单元的列地址相邻,则表示该两个存储单元在该第一测试行的存储单元中的位置相邻。
具体的,依次比较该第一数据序列和第一预期数据序列,根据第一数据序列和第一预期数据序列中不一致的数据的数量,确定该第一测试行的存储单元中失效的至少一个存储单元的数量,根据不一致的数据在该第一数据序列中的位置以及第一测试行的存储单元的行地址,确定该第一测试行的存储单元中失效的至少一个存储单元的位置信息。
S503:根据该第一失效信息,确定该存储器的失效类型。
其中,该存储器的失效类型可以包括多种类型,常见的失效类型可以包括:单存储单元失效、行方向的双存储单元失效,列方向的双存储单元失效、单行存储单元失效、单列存储单元失效或者其他类型存储单元失效。该失效类型也可以成为缺陷类型。
下面对根据该第一失效信息,确定该存储器的失效类型的具体过程进行详细说明。
在第一种可能的实施例中,若该第一失效信息指示该至少一个存储单元包括一个存储单元,则确定该存储器的失效类型为单存储单元失效。示例性的,图6为一种单存储单元失效的示意图,如图6所示,该存储单元阵列包括5行5列的存储单元,该存储单元阵列中位于第三行第三列的1个存储单元失效。
在第二种可能的实施例中,若该第一失效信息指示该至少一个存储单元包括多个存储单元,且该多个存储单元的数量大于或者等于该第一测试行的存储单元数量的一半,则确定该存储器的失效类型为单行存储单元失效。示例性的,图7为一种单行存储单元失效的示意图,如图7所示,该存储单元阵列包括6行10列的存储单元,该存储单元阵列中位于第三行的5个存储单元失效,该失效的存储单元的数量等于该第三行存储单元的数量的一半。
在第三种可能的实施例中,若该第一失效信息指示该至少一个存储单元包括多个存储单元,该多个存储单元的数量大于2,且小于该第一测试行的存储单元数量的一半,则确定该存储器的失效类型为其他失效类型。示例性的,图8为一种其他失效类型的示意图,该存储单元阵列包括6行10列的存储单元,每一行存储单元中包括10个存储单元,该存储单元阵列中位于第三行的3个存储单元失效,该失效的存储单元的数量大于2,且小于该第三行存储单元的数量的一半。
在第四种可能的实施例中,若该第一失效信息指示该至少一个存储单元包括两个存储单元,且该两个存储单元在该第一测试行的存储单元中的位置相邻,则确定该存储器的失效类型为行方向的双存储单元失效。图9为一种行方向的双存储单元失效的示意图,该存储单元阵列包括5行5列的存储单元,该存储单元阵列中位于第三行的两个存储单元失效,且该两个存储单元分别位于第三列和第四列,该两个存储单元的位置相邻。
在第五种可能的实施例中,若该第一失效信息指示该至少一个存储单元包括两个存储单元,且该两个存储单元在该第一测试行的存储单元中的位置不相邻,则确定该存储器的失效类型为其他失效类型。示例性的,图10为一种其他失效类型的示意图,该存储单元阵列包括5行5列的存储单元,该存储单元阵列中位于第三行的2个存储单元失效,该2个存储单元分别位于第一列和第三列,该两个存储单元的位置不相邻。
以上实施例中,根据至少一个存储单元的数量和/或位置即可确定该存储器的失效类型,无需额外开发诊断程序,重新对存储器进行测试,降低了存储器的诊断成本。
进一步的,该测试方法还包括:根据至少一个第二读指令分别获取该存储单元阵列中的至少一个第二测试行的存储单元的第二数据序列,以对应得到至少一个第二数据序列;根据该至少一个第二数据序列和该至少一个第二测试行的存储单元对应的第二预期数据序列,确定该至少一个第二测试行的存储单元的每个第二测试行单元中失效的至少一个存储单元的第二失效信息,该至少一个第二测试行的存储单元对应得到至少一个第二失效信息,每个第二失效信息用于指示对应的该第二测试行的存储单元中失效的该至少一个存储单元的数量和位置信息中的至少一个;根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型。
其中,该至少一个第二读指令可以包括一个第二读指令,也可以包括多个第二读取指令。该至少一个第二测试行的存储单元可以包括一个第二测试行的存储单元,也可以包括多个第二测试行的存储单元,该至少一个第二数据序列可以包括一个第二数据序列,也可以包括多个第二数据序列。
示例性的,当该至少一个第二读指令包括一个第二读指令时,该至少一个第二测试行的存储单元包括一个第二测试行的存储单元,根据第二读指令可以获取一个第二数据序列。当至少一个第二读指令包括多个第二读指令时,该至少一个第二测试行的存储单元包括多个第二测试行的存储单元,该多个第二读指令中的每一个第二读指令对应一个第二测试行的存储单元,即多个第二读指令对应多个第二测试行的存储单元,根据多个第二读指令可以获取多个第二数据序列,该多个第二测试行的存储单元中的每一个第二测试行的存储单元对应一个第二数据序列。
另外,该至少一个第二测试行的存储单元可以为该存储单元阵列中除第一测试行的存储单元外的任意一行或者多行存储单元。示例性的,该存储单元阵列包括64行存储单元,该第一测试行的存储单元可以为该64行存储单元中的第1行存储单元,该至少一个第二测试行的存储单元可以为第3行存储单元,也可以为除第1行存储单元之外的63行存储单元。
此外,该至少一个第二测试行的存储单元中的每个第二测试行的存储单元对应一个第二预期数据序列,该第二预期数据序列是已知的。
需要说明的是,根据至少一个第二读指令测试至少一个第二测试行的存储单元以对应得到至少一个第二失效信息的过程,与上述根据第一读指令测试第一测试行的存储单元以对应得到第一失效信息的过程类似,本申请实施例在此不再赘述。
下面对根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型的具体过程进行详细说明。
在第一种可能的实施例中,该至少一个第二失效信息包括一个第二失效信息,根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型,包括:若该第一失效信息指示的该至少一个存储单元包括一个存储单元、该第二失效信息指示的该至少一个存储单元包括一个存储单元,且两个存储单元相邻,则确定该存储器的失效类型为列方向的双存储单元失效。示例性的,图11为一种列方向的双存储单元失效的示意图,该存储单元阵列包括包括5行5列的存储单元,该存储单元阵列中位于第二行的一个存储单元和位于第三行的一个存储单元均失效,该两个存储单元均位于第三列,且在第三列中的位置相邻。
在第二种可能的实施例中,至少一个第二失效信息包括多个第二失效信息,根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型,包括:若该第一失效信息所指示的至少一个存储单元和该多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在该存储单元阵列中位于同一列,且该列存储单元中失效的存储单元的数量大于或者等于该列存储单元包括的存储单元数量的一半,则确定该存储器的失效类型为单列存储单元失效。示例性的,图12为一种单列存储单元失效的示意图,该存储单元阵列包括包括10行5列的存储单元,每列存储单元包括10个存储单元,其中,第1行存储单元至第5行存储单元中均有1个存储单元失效,即该存储单元阵列中有5个存储单元失效,失效的5个存储单元均位于第三列,且失效的的存储单元的数量等于第三列存储单元的数量。
在第三种可能的实施例中,该至少一个第二失效信息包括多个第二失效信息,根据该第一失效信息和该至少一个第二失效信息,确定该存储器的失效类型,包括:若该第一失效信息所指示的至少一个存储单元和该多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在该存储单元阵列中位于同一列,且该列存储单元中失效的存储单元的数量小于该列存储单元包括的存储单元数量的一半,则确定该存储器的失效类型为其他失效类型。
示例性的,图13中示出了两种可能的其他失效类型。图13中的(a)中的存储单元阵列包括5行5列的存储单元,该存储单元阵列中包括2个失效的存储单元,其中,失效的第一个存储单元位于第二行第四列,失效的第二个存储单元位于第三行第三列。图13中的(b)中的存储单元阵列包括5行5列的存储单元,该存储单元阵列中包括2个失效的存储单元,其中,失效的第一个存储单元位于第二行第二列,失效的第二个存储单元位于第三行第三列。
可选的,该存储器的失效类型还可以包括多行存储单元失效或者多列存储单元失效。示例性的,图14为一种双行存储单元失效的示意图,该存储单元阵列包括6行10列的存储单元,每一行存储单元中包括10个存储单元,该存储单元阵列包括12个失效的存储单元,且12个失效的存储单元分别位于第三行存储单元和第五行存储单元中,第三行存储单元中有6个存储单元失效,第五行存储单元中有6个存储单元失效,每行存储单元中失效的存储单元的数量均大于该行存储单元数量的一半。
示例性的,图15为一种三列存储单元失效的示意图,该存储单元阵列包括6行10列的存储单元,每一列存储单元中包括6个存储单元,该存储单元阵列包括9个失效的存储单元,该9个存储单元分别位于第三列存储单元、第六列存储单元和第八列存储单元中,第三列存储单元中有3个失效的存储单元,第六列存储单元有3个失效的存储单元,第八列存储单元中有3个失效的存储单元,每列失效的存储单元的数量等于该列存储单元的数量的一半。
进一步的,根据第一读指令获取该存储单元阵列中的第一测试行的存储单元的第一数据序列之前,该方法还包括:对于该存储单元阵列中的每一测试行的存储单元,通过写指令将该测试行的存储单元对应的预期数据序列写入该测试行的存储单元。示例性的,以第一测试行的存储单元,通过写指令将第一预期数据序列写入第一测试行的存储单元中。
本申请实施例提供了一种存储器测试方法,根据读指令获取存储单元阵列中的数据序列,根据数据序列和存储单元阵列对应的预期数据序列,确定存储单元阵列中失效的至少一个存储单元的失效信息,根据失效信息可以直接确定存储单元阵列的失效类型,无需另外开发诊断程序,从而降低了存储器的测试成本。
本申请实施例可以根据上述方法示例对测试装置进行功能模块的划分,例如,可以对应各个功能划分各个功能模块,也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。需要说明的是,本申请实施例中对模块的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
在采用对应各个功能划分各个功能模块的情况下,图16示出了上述实施例中所涉及的测试装置的一种可能的结构示意图,该测试装置包括:获取单元101和确定单元102,该获取单元101用于支持该测试装置执行上述方法实施例中的S401,该确定单元102用于支持该测试装置执行上述方法实施例中的S402和S403中的一个或多个步骤。
可选的,该测试装置还可以包括写入单元103,对于该存储单元阵列中的每一测试的行存储单元,用于通过写指令将该测试行的存储单元对应的预期数据序列写入该测试行的存储单元。
在硬件实现上,获取单元101和写入单元103可以是图4所示的测试电路的执行模块,确定单元102可以是图4所示的测试电路的确定单元。关于该执行模块和该确定单元的具体描述可以参见图4中的具体描述,本申请实施例在此不再赘述。
需要说明的是,上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述,在此不再赘述。本申请实施例提供的装置,用于执行上述实施例中对应的功能,因此可以达到与上述控制方法相同的效果。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个装置,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个可读取存储介质中。基于这样的理解,本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该软件产品存储在一个存储介质中,包括若干指令用以使得装置执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
在本申请的又一方面,提供一种芯片,该芯片包括:存储器和测试装置。该测试装置用于测试该存储器,该测试装置用于执行上述方法实施例中的的相关步骤。
在本申请的又一方面,提供一种计算机可读存储介质,该计算机可读存储介质包括计算机指令,当该计算机指令在读取装置上运行时,执行上述方法实施例中的相关步骤。
在本申请的又一方面,提供一种包含指令的计算机程序产品,当计算机程序产品在计算机上设备运行时,使得读取装置执行上述方法实施例中的相关步骤。
最后应说明的是:以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何在本申请揭露的技术范围内的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (20)
1.一种存储器的测试方法,其特征在于,所述存储器包括存储单元阵列,所述方法包括:
根据第一读指令获取所述存储单元阵列中的第一测试行的存储单元的第一数据序列;
根据所述第一数据序列和所述第一测试行的存储单元对应的第一预期数据序列,确定所述第一测试行的存储单元中失效的至少一个存储单元的第一失效信息,所述第一失效信息用于指示所述至少一个存储单元的数量和位置信息中的至少一个;
根据所述第一失效信息,确定所述存储器的失效类型。
2.根据权利要求1所述的方法,其特征在于,所述根据所述第一失效信息,确定所述存储器的失效类型,包括:
若所述第一失效信息指示所述至少一个存储单元包括一个存储单元,则确定所述存储器的失效类型为单存储单元失效。
3.根据权利要求1所述的方法,其特征在于,所述根据所述第一失效信息,确定所述存储器的失效类型,包括:
若所述第一失效信息指示所述至少一个存储单元包括两个存储单元,且所述两个存储单元在所述第一测试行的存储单元中的位置相邻,则确定所述存储器的失效类型为行方向的双存储单元失效。
4.根据权利要求1所述的方法,其特征在于,所述根据所述第一失效信息,确定所述存储器的失效类型,包括:
若所述第一失效信息指示所述至少一个存储单元包括多个存储单元,且所述多个存储单元的数量大于或者等于所述第一测试行的存储单元数量的一半,则确定所述存储器的失效类型为单行存储单元失效。
5.根据权利要求1所述的方法,其特征在于,所述根据所述第一失效信息,确定所述存储器的失效类型,包括:
若所述第一失效信息指示所述至少一个存储单元包括多个存储单元,且所述多个存储单元的数量小于所述第一测试行的存储单元数量的一半,则确定所述存储器的失效类型为其他失效类型。
6.根据权利要求1-5任一项所述的方法,其特征在于,所述方法还包括:
根据至少一个第二读指令分别获取所述存储单元阵列中的至少一个第二测试行的存储单元的第二数据序列,以对应得到至少一个第二数据序列;
根据所述至少一个第二数据序列和所述至少一个第二测试行的存储单元对应的第二预期数据序列,确定所述至少一个第二测试行的存储单元的每个第二测试行单元中失效的至少一个存储单元的第二失效信息,所述至少一个第二测试行的存储单元对应得到至少一个第二失效信息,每个所述第二失效信息用于指示对应的所述第二测试行的存储单元中失效的所述至少一个存储单元的数量和位置信息中的至少一个;
根据所述第一失效信息和所述至少一个第二失效信息,确定所述存储器的失效类型。
7.根据权利要求6所述的方法,其特征在于,所述至少一个第二失效信息包括一个第二失效信息,所述根据所述第一失效信息和所述至少一个第二失效信息,确定所述存储器的失效类型,包括:
若所述第一失效信息指示的所述至少一个存储单元包括一个存储单元、所述第二失效信息指示的所述至少一个存储单元包括一个存储单元,且两个所述存储单元相邻,则确定所述存储器的失效类型为列方向的双存储单元失效。
8.根据权利要求6所述的方法,其特征在于,所述至少一个第二失效信息包括多个第二失效信息,所述根据所述第一失效信息和所述至少一个第二失效信息,确定所述存储器的失效类型,包括:
若所述第一失效信息所指示的至少一个存储单元和所述多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在所述存储单元阵列中位于同一列,且失效的存储单元的数量大于或者等于所述存储单元阵列中每一列包括的存储单元数量的一半,则确定所述存储器的失效类型为单列存储单元失效。
9.根据权利要求6所述的方法,其特征在于,所述至少一个第二失效信息包括多个第二失效信息,所述根据所述第一失效信息和所述至少一个第二失效信息,确定所述存储器的失效类型,包括:
若所述第一失效信息所指示的至少一个存储单元和所述多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在所述存储单元阵列中位于同一列,且失效的存储单元的数量小于所述存储单元阵列中每一列包括的存储单元数量的一半,则确定所述存储器的失效类型为其他失效类型。
10.根据权利要求1-9任一项所述的方法,其特征在于,所述根据第一读指令获取所述存储单元阵列中的第一测试行的存储单元的第一数据序列之前,所述方法还包括:
对于所述存储单元阵列中的每一测试行的存储单元,通过写指令将所述测试行的存储单元对应的预期数据序列写入所述测试行的存储单元。
11.一种存储器的测试装置,其特征在于,所述存储器包括存储单元阵列,所述装置包括:
获取单元,用于根据第一读指令获取所述存储单元阵列中的第一测试行的存储单元的第一数据序列;
确定单元,用于根据所述第一数据序列和所述第一测试行的存储单元对应的第一预期数据序列,确定所述第一测试行的存储单元中失效的至少一个存储单元的第一失效信息,所述第一失效信息用于指示所述至少一个存储单元的数量和位置信息中的至少一个;
所述确定单元,还用于根据所述第一失效信息,确定所述存储器的失效类型。
12.根据权利要求11所述的装置,其特征在于,所述确定单元还用于:
若所述第一失效信息指示所述至少一个存储单元包括一个存储单元,则确定所述存储器的失效类型为单存储单元失效。
13.根据权利要求11所述的装置,其特征在于,所述确定单元还用于:
若所述第一失效信息指示所述至少一个存储单元包括两个存储单元,且所述两个存储单元在所述第一测试行的存储单元中的位置相邻,则确定所述存储器的失效类型为行方向的双存储单元失效。
14.根据权利要求11所述的装置,其特征在于,所述确定单元还用于:
若所述第一失效信息指示所述至少一个存储单元包括多个存储单元,且所述多个存储单元的数量大于或者等于所述第一测试行的存储单元数量的一半,则确定所述存储器的失效类型为单行存储单元失效。
15.根据权利要求11所述的装置,其特征在于,所述确定单元还用于:
若所述第一失效信息指示所述至少一个存储单元包括多个存储单元,且所述多个存储单元的数量小于所述第一测试行的存储单元数量的一半,则确定所述存储器的失效类型为其他失效类型。
16.根据权利要求11-15任一项所述的装置,其特征在于,
所述获取单元,还用于根据至少一个第二读指令分别获取所述存储单元阵列中的至少一个第二测试行的存储单元的第二数据序列,以对应得到至少一个第二数据序列;
所述确定单元,还用于根据所述至少一个第二数据序列和所述至少一个第二测试行的存储单元对应的第二预期数据序列,确定所述至少一个第二测试行的存储单元的每个第二测试行单元中失效的至少一个存储单元的第二失效信息,所述至少一个第二测试行的存储单元对应得到至少一个第二失效信息,每个所述第二失效信息用于指示对应的所述第二测试行的存储单元中失效的所述至少一个存储单元的数量和位置信息中的至少一个;
所述确定单元,还用于根据所述第一失效信息和所述至少一个第二失效信息,确定所述存储器的失效类型。
17.根据权利要求16所述的装置,其特征在于,所述至少一个第二失效信息包括一个第二失效信息,所述确定单元还用于:
若所述第一失效信息指示的所述至少一个存储单元包括一个存储单元、所述第二失效信息指示的所述至少一个存储单元包括一个存储单元,且两个所述存储单元相邻,则确定所述存储器的失效类型为列方向的双存储单元失效。
18.根据权利要求16所述的装置,其特征在于,所述至少一个第二失效信息包括多个第二失效信息,所述确定单元还用于:
若所述第一失效信息所指示的至少一个存储单元和所述多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在所述存储单元阵列中位于同一列,且失效的存储单元的数量大于或者等于所述存储单元阵列中每一列包括的存储单元数量的一半,则确定所述存储器的失效类型为单列存储单元失效。
19.根据权利要求16所述的装置,其特征在于,所述至少一个第二失效信息包括多个第二失效信息,所述确定单元还用于:
若所述第一失效信息所指示的至少一个存储单元和所述多个第二失效信息中的每个第二失效信息所指示的至少一个存储单元在所述存储单元阵列中位于同一列,且失效的存储单元的数量小于所述存储单元阵列中每一列包括的存储单元数量的一半,则确定所述存储器的失效类型为其他失效类型。
20.根据权利要求11-19任一项所述的装置,其特征在于,所述装置还包括写入单元;
所述写入单元,用于对于所述存储单元阵列中的每一测试行的存储单元,通过写指令将所述测试行的存储单元对应的预期数据序列写入所述测试行的存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111644155.5A CN116417057A (zh) | 2021-12-29 | 2021-12-29 | 一种存储器的测试方法及测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111644155.5A CN116417057A (zh) | 2021-12-29 | 2021-12-29 | 一种存储器的测试方法及测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116417057A true CN116417057A (zh) | 2023-07-11 |
Family
ID=87053192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111644155.5A Pending CN116417057A (zh) | 2021-12-29 | 2021-12-29 | 一种存储器的测试方法及测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116417057A (zh) |
-
2021
- 2021-12-29 CN CN202111644155.5A patent/CN116417057A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100327136B1 (ko) | 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법 | |
US7284166B2 (en) | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays | |
US6408401B1 (en) | Embedded RAM with self-test and self-repair with spare rows and columns | |
EP1377981B1 (en) | Method and system to optimize test cost and disable defects for scan and bist memories | |
US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
US6560740B1 (en) | Apparatus and method for programmable built-in self-test and self-repair of embedded memory | |
US7137055B2 (en) | Semiconductor testing equipment, testing method for semiconductor, fabrication method of semiconductor, and semiconductor memory | |
US8595557B2 (en) | Method and apparatus for verifying memory testing software | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US7339844B2 (en) | Memory device fail summary data reduction for improved redundancy analysis | |
US7076706B2 (en) | Method and apparatus for ABIST diagnostics | |
KR100297709B1 (ko) | 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비 | |
JP2000156095A (ja) | 半導体メモリ試験方法及びその装置 | |
US6711705B1 (en) | Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method | |
CN112420117A (zh) | 测试sram的方法、装置、计算机设备及存储介质 | |
CN117290165A (zh) | 一种芯片测试的方法、系统、装置及存储介质 | |
CN116417057A (zh) | 一种存储器的测试方法及测试装置 | |
CN115691632A (zh) | 测试控制系统和方法 | |
JP2020042869A (ja) | 半導体装置 | |
US20030212933A1 (en) | Systems and methods for testing a memory | |
JP2004086996A (ja) | メモリテスト回路 | |
US7185248B2 (en) | Failure analysis system and failure analysis method of logic LSI | |
KR20170060297A (ko) | 반도체 장치 및 그를 포함하는 반도체 시스템 | |
KR101003076B1 (ko) | 반도체 디바이스 시험장치 및 시험방법 | |
CN110289040A (zh) | 一种系统芯片中bist与ecc结合的存储器检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |