CN112420117A - 测试sram的方法、装置、计算机设备及存储介质 - Google Patents

测试sram的方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN112420117A
CN112420117A CN202011302401.4A CN202011302401A CN112420117A CN 112420117 A CN112420117 A CN 112420117A CN 202011302401 A CN202011302401 A CN 202011302401A CN 112420117 A CN112420117 A CN 112420117A
Authority
CN
China
Prior art keywords
memory
test
tested
data
comparison test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011302401.4A
Other languages
English (en)
Inventor
李湘锦
张鹏
郭芳芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN202011302401.4A priority Critical patent/CN112420117A/zh
Publication of CN112420117A publication Critical patent/CN112420117A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30Accessing single arrays
    • G11C29/34Accessing multiple bits simultaneously

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及测试SRAM的方法、装置、计算机设备及存储介质;其中,方法,包括:对待测试的内存进行标识,生成测试数据;对待测试的内存进行读操作,获取读数据;将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存。本发明支持在运行真实应用场景的时候,同时测试相关的SRAM,用于支持检测一些极端环境引发的问题,能够迅速排查是否是SRAM失效引起的,也可以用于工艺角在实际应用场景中可能带来的问题,能够使mbist测试更健壮,实际使用灵活,能够更好地满足需求。

Description

测试SRAM的方法、装置、计算机设备及存储介质
技术领域
本发明涉及SRAM测试技术领域,更具体地说是指测试SRAM的方法、装置、计算机设备及存储介质。
背景技术
固态硬盘的SOC芯片,里面用到了大量的SRAM(静态随机存取存储器),因为SRAM的结构特殊性(单元多,单元规整),一般会通过mbis t(存储器测试)技术,用来筛选芯片生产制造过程中的偏差引起的正常功能的偏差。
目前mbis t测试技术,就是利用能够产生伪随机测试向量的电路去测试SRAM,不涉及SRAM的逻辑都不会运转,缺点是不具备真实的应用场景的环境,无法检测bist PASS,真实场景下内存出现错误的问题,因此,无法满足需求。
发明内容
本发明的目的在于克服现有技术的缺陷,提供测试SRAM的方法、装置、计算机设备及存储介质。
为实现上述目的,本发明采用以下技术方案:
测试SRAM的方法,包括以下步骤:
对待测试的内存进行标识,生成测试数据;
对待测试的内存进行读操作,获取读数据;
将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存。
其进一步技术方案为:所述步骤对待测试的内存进行标识,生成测试数据中,通过bist控制器对待测试的内存进行标识,并根据待测试的内存的类型生成相对应的测试数据。
其进一步技术方案为:所述步骤将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存中,通过bist控制器将测试数据与读数据进行比较测试,若测试数据与读数据比较测试一致,则比较测试结果为成功;若测试数据与读数据比较测试不一致,则比较测试结果为失败。
其进一步技术方案为:所述步骤将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存之后,还包括:对待测试的内存的比较测试结果进行保存和解析。
测试SRAM的装置,包括:标识生成单元,读获取单元,及测试获取输出单元;
所述标识生成单元,用于对待测试的内存进行标识,生成测试数据;
所述读获取单元,用于对待测试的内存进行读操作,获取读数据;
所述测试获取输出单元,用于将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存。
其进一步技术方案为:所述标识生成单元中,通过bist控制器对待测试的内存进行标识,并根据待测试的内存的类型生成相对应的测试数据。
其进一步技术方案为:所述测试获取输出单元中,通过bist控制器将测试数据与读数据进行比较测试,若测试数据与读数据比较测试一致,则比较测试结果为成功;若测试数据与读数据比较测试不一致,则比较测试结果为失败。
其进一步技术方案为:还包括:保存解析单元,用于对待测试的内存的比较测试结果进行保存和解析。
一种计算机设备,所述计算机设备包括存储器及处理器,所述存储器上存储有计算机程序,所述处理器执行所述计算机程序时实现如上述所述的测试SRAM的方法。
一种存储介质,所述存储介质存储有计算机程序,所述计算机程序包括程序指令,所述程序指令当被处理器执行时可实现如上述所述的测试SRAM的方法。
本发明与现有技术相比的有益效果是:支持在运行真实应用场景的时候,同时测试相关的SRAM,用于支持检测一些极端环境引发的问题,能够迅速排查是否是SRAM失效引起的,也可以用于工艺角在实际应用场景中可能带来的问题,能够使mbist测试更健壮,实际使用灵活,能够更好地满足需求。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的测试SRAM的方法的流程示意图;
图2为本发明实施例提供的测试SRAM的方法的应用示意图;
图3为本发明实施例提供的测试SRAM的装置的示意性框图;
图4为本发明实施例提供的计算机设备的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解,在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
请参阅图1到图4所示的具体实施例,其中,请参阅图1至图2所示,本发明公开了一种测试SRAM的方法,包括以下步骤:
S1,对待测试的内存进行标识,生成测试数据;
其中,在本实施例中,通过bist控制器对待测试的内存进行标识,访问控制寄存器即可,并根据待测试的内存的类型生成相对应的测试数据。
S2,对待测试的内存进行读操作,获取读数据;
其中,在本实施例中,通过bist控制器对待测试的内存进行读操作或写操作。
S3,将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存。
其中,在本实施例中,通过bist控制器将测试数据与读数据进行比较测试,若测试数据与读数据比较测试一致,则比较测试结果为成功;若测试数据与读数据比较测试不一致,则比较测试结果为失败。
其中,在步骤S3之后,还包括:对待测试的内存的比较测试结果进行保存和解析。其中,若比较测试结果为成功,但是在正常功能下测试失败,说明正常功能下的测试更苛刻,也更真实,所以在芯片删选的时候,需要提高内存的测试调试,比如降压,升温,用来逼近真实的使用环境,删选出更可靠的芯片。
其中,请参阅图2所示的应用场景图,对图中架构的解释如下:
bist控制器:产生响应的地址/数据/控制信号,经过旁路选择器,在测试模式下代替正常功能的路径,对memory进行测试;
start:代表启动bist控制单元,开始对memory进行测试;
end:代表memory测试结束;
status:代表memory测试是否出现检测出memory出了问题;
memory:待测试的内存单元;
系统测试memory控制单元:包含状态机,能够产生bist控制器需要的信号,及收集状态,带总线接口。
其中,主要的目的是能够在正常功能模式下,能够启动bist控制器,对memory进行测试,这么做的目的是,在正常功能下,数据吞吐大,在这种环境下对此时不工作的memory做测试,更真实,利用此手段检测问题,代价小,时效高。
本发明实施例支持在运行真实应用场景的时候,同时测试相关的SRAM,用于支持检测一些极端环境引发的问题,能够迅速排查是否是SRAM失效引起的,也可以用于工艺角在实际应用场景中可能带来的问题,能够使mbist测试更健壮,实际使用灵活,能够更好地满足需求。
请参阅图3所示,本发明还公开了一种测试SRAM的装置,包括:标识生成单元10,读获取单元20,及测试获取输出单元30;
所述标识生成单元10,用于对待测试的内存进行标识,生成测试数据;
所述读获取单元20,用于对待测试的内存进行读操作,获取读数据;
所述测试获取输出单元30,用于将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存。
其中,所述标识生成单元10中,通过bist控制器对待测试的内存进行标识,并根据待测试的内存的类型生成相对应的测试数据。
其中,所述测试获取输出单元30中,通过bist控制器将测试数据与读数据进行比较测试,若测试数据与读数据比较测试一致,则比较测试结果为成功;若测试数据与读数据比较测试不一致,则比较测试结果为失败。
其中,该装置还包括:保存解析单元40,用于对待测试的内存的比较测试结果进行保存和解析。
需要说明的是,所属领域的技术人员可以清楚地了解到,上述测试SRAM的装置和各单元的具体实现过程,可以参考前述方法实施例中的相应描述,为了描述的方便和简洁,在此不再赘述。
上述测试SRAM的装置可以实现为一种计算机程序的形式,该计算机程序可以在如图4所示的计算机设备上运行。
请参阅图4,图4是本申请实施例提供的一种计算机设备的示意性框图;该计算机设备500可以是终端,也可以是服务器,其中,终端可以是智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。服务器可以是独立的服务器,也可以是多个服务器组成的服务器集群。
参阅图4,该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505,其中,存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令,该程序指令被执行时,可使得处理器502执行一种测试SRAM的方法。
该处理器502用于提供计算和控制能力,以支撑整个计算机设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境,该计算机程序5032被处理器502执行时,可使得处理器502执行一种测试SRAM的方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解,图4中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备500的限定,具体的计算机设备500可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
应当理解,在本申请实施例中,处理器502可以是中央处理单元(Central Processing Unit,CPU),该处理器502还可以是其他通用处理器、数字信号处理器(Digital SignalProcessor,DSP)、专用集成电路(Appl icat ion Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中,通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令,计算机程序可存储于一存储介质中,该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行,以实现上述方法的实施例的流程步骤。
因此,本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序,其中计算机程序包括程序指令,所述程序指令当被处理器执行时可实现上述的测试SRAM的方法。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的。例如,各个单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分,或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,终端,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
上述仅以实施例来进一步说明本发明的技术内容,以便于读者更容易理解,但不代表本发明的实施方式仅限于此,任何依本发明所做的技术延伸或再创造,均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims (10)

1.测试SRAM的方法,其特征在于,包括以下步骤:
对待测试的内存进行标识,生成测试数据;
对待测试的内存进行读操作,获取读数据;
将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存。
2.根据权利要求1所述的测试SRAM的方法,其特征在于,所述步骤对待测试的内存进行标识,生成测试数据中,通过bist控制器对待测试的内存进行标识,并根据待测试的内存的类型生成相对应的测试数据。
3.根据权利要求1所述的测试SRAM的方法,其特征在于,所述步骤将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存中,通过bist控制器将测试数据与读数据进行比较测试,若测试数据与读数据比较测试一致,则比较测试结果为成功;若测试数据与读数据比较测试不一致,则比较测试结果为失败。
4.根据权利要求3所述的测试SRAM的方法,其特征在于,所述步骤将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存之后,还包括:对待测试的内存的比较测试结果进行保存和解析。
5.测试SRAM的装置,其特征在于,包括:标识生成单元,读获取单元,及测试获取输出单元;
所述标识生成单元,用于对待测试的内存进行标识,生成测试数据;
所述读获取单元,用于对待测试的内存进行读操作,获取读数据;
所述测试获取输出单元,用于将测试数据与读数据进行比较测试,获取比较测试结果,并输出比较测试结果至待测试的内存。
6.根据权利要求5所述的测试SRAM的装置,其特征在于,所述标识生成单元中,通过bist控制器对待测试的内存进行标识,并根据待测试的内存的类型生成相对应的测试数据。
7.根据权利要求5所述的测试SRAM的装置,其特征在于,所述测试获取输出单元中,通过bist控制器将测试数据与读数据进行比较测试,若测试数据与读数据比较测试一致,则比较测试结果为成功;若测试数据与读数据比较测试不一致,则比较测试结果为失败。
8.根据权利要求7所述的测试SRAM的装置,其特征在于,还包括:保存解析单元,用于对待测试的内存的比较测试结果进行保存和解析。
9.一种计算机设备,其特征在于,所述计算机设备包括存储器及处理器,所述存储器上存储有计算机程序,所述处理器执行所述计算机程序时实现如权利要求1-4中任一项所述的测试SRAM的方法。
10.一种存储介质,其特征在于,所述存储介质存储有计算机程序,所述计算机程序包括程序指令,所述程序指令当被处理器执行时可实现如权利要求1-4中任一项所述的测试SRAM的方法。
CN202011302401.4A 2020-11-19 2020-11-19 测试sram的方法、装置、计算机设备及存储介质 Pending CN112420117A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011302401.4A CN112420117A (zh) 2020-11-19 2020-11-19 测试sram的方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011302401.4A CN112420117A (zh) 2020-11-19 2020-11-19 测试sram的方法、装置、计算机设备及存储介质

Publications (1)

Publication Number Publication Date
CN112420117A true CN112420117A (zh) 2021-02-26

Family

ID=74773552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011302401.4A Pending CN112420117A (zh) 2020-11-19 2020-11-19 测试sram的方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN112420117A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988491A (zh) * 2021-05-20 2021-06-18 新华三半导体技术有限公司 一种内存测试方法、装置及内存控制器
CN117521588A (zh) * 2024-01-08 2024-02-06 深圳中安辰鸿技术有限公司 预防集成电路的非均匀老化的控制方法及装置和处理芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004144717A (ja) * 2002-10-28 2004-05-20 Matsushita Electric Ind Co Ltd Ramのテスト回路
US20050094450A1 (en) * 2003-11-04 2005-05-05 Fujitsu Limited Semiconductor device and testing apparatus for semiconductor device
WO2006085369A1 (ja) * 2005-02-09 2006-08-17 Fujitsu Limited メモリ試験方法、メモリ試験回路及び半導体装置
JP2009004083A (ja) * 2008-07-25 2009-01-08 Fujitsu Ltd 半導体装置の動作試験方法及び半導体装置
US20100107026A1 (en) * 2008-10-24 2010-04-29 Nec Electronics Corporation Semiconductor device having built-in self-test circuit and method of testing the same
CN109801665A (zh) * 2018-12-14 2019-05-24 深圳市紫光同创电子有限公司 Sram自测试系统、架构及方法、存储介质
CN110990204A (zh) * 2019-11-24 2020-04-10 苏州浪潮智能科技有限公司 内存压力测试方法、装置、设备及计算机可读存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004144717A (ja) * 2002-10-28 2004-05-20 Matsushita Electric Ind Co Ltd Ramのテスト回路
US20050094450A1 (en) * 2003-11-04 2005-05-05 Fujitsu Limited Semiconductor device and testing apparatus for semiconductor device
WO2006085369A1 (ja) * 2005-02-09 2006-08-17 Fujitsu Limited メモリ試験方法、メモリ試験回路及び半導体装置
JP2009004083A (ja) * 2008-07-25 2009-01-08 Fujitsu Ltd 半導体装置の動作試験方法及び半導体装置
US20100107026A1 (en) * 2008-10-24 2010-04-29 Nec Electronics Corporation Semiconductor device having built-in self-test circuit and method of testing the same
CN109801665A (zh) * 2018-12-14 2019-05-24 深圳市紫光同创电子有限公司 Sram自测试系统、架构及方法、存储介质
CN110990204A (zh) * 2019-11-24 2020-04-10 苏州浪潮智能科技有限公司 内存压力测试方法、装置、设备及计算机可读存储介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988491A (zh) * 2021-05-20 2021-06-18 新华三半导体技术有限公司 一种内存测试方法、装置及内存控制器
CN112988491B (zh) * 2021-05-20 2021-08-06 新华三半导体技术有限公司 一种内存测试方法、装置及内存控制器
CN117521588A (zh) * 2024-01-08 2024-02-06 深圳中安辰鸿技术有限公司 预防集成电路的非均匀老化的控制方法及装置和处理芯片
CN117521588B (zh) * 2024-01-08 2024-05-10 深圳中安辰鸿技术有限公司 预防集成电路的非均匀老化的控制方法及装置和处理芯片

Similar Documents

Publication Publication Date Title
JP4571749B2 (ja) 既知の良品デバイスを使用して期待する応答を生成するための集積回路デバイスの効率的な同時テスト
US20100251220A1 (en) Method and apparatus for dynamically instrumenting a program
US6058055A (en) System for testing memory
JP2002538465A (ja) 単一のテスターチャンネルを使用して複数のデバイスの同時テストを行うための分散型インターフェース
CN110718264A (zh) 测试固态硬盘信息的方法、装置、计算机设备及存储介质
CN112420117A (zh) 测试sram的方法、装置、计算机设备及存储介质
KR101456976B1 (ko) 메모리 테스트 디바이스 및 메모리 테스트 방법
US5991215A (en) Method for testing a memory chip in multiple passes
US6934205B1 (en) Bist for parallel testing of on chip memory
CN107516546B (zh) 一种随机存储器的在线检测装置及方法
CN111739575A (zh) 存储芯片品质检测方法、装置、设备及可读存储介质
CN111782448A (zh) 芯片自检测方法、装置、芯片、显示系统及存储介质
EP0446534A2 (en) Method of functionally testing cache tag rams in limited-access processor systems
JP2000156095A (ja) 半導体メモリ試験方法及びその装置
CN109634826B (zh) 控制器极限性能分析方法、装置、计算机设备及存储介质
CN115472208A (zh) 一种存储器三单元耦合故障检测方法、终端设备及介质
CN112216333A (zh) 芯片测试方法及装置
CN114253777A (zh) 内存测试方法、装置及存储介质
CN111429962A (zh) 存储器定期进行bist测试的方法、装置、计算机设备及存储介质
CN111275135A (zh) 一种故障诊断方法、装置、设备、介质
CN112148536A (zh) 检测深度学习芯片的方法、装置、电子设备和计算机存储介质
CN115792582B (zh) 芯片测试方法、装置及设备
JP2014049165A (ja) 半導体装置及びメモリ試験方法
US11776649B2 (en) Method for generating an memory built-in self-test algorithm circuit
CN116580748B (zh) 内存芯片测试治具的配置方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination