CN117521588A - 预防集成电路的非均匀老化的控制方法及装置和处理芯片 - Google Patents
预防集成电路的非均匀老化的控制方法及装置和处理芯片 Download PDFInfo
- Publication number
- CN117521588A CN117521588A CN202410022247.7A CN202410022247A CN117521588A CN 117521588 A CN117521588 A CN 117521588A CN 202410022247 A CN202410022247 A CN 202410022247A CN 117521588 A CN117521588 A CN 117521588A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- self
- built
- test system
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000012545 processing Methods 0.000 title claims abstract description 17
- 230000032683 aging Effects 0.000 title abstract description 68
- 238000012360 testing method Methods 0.000 claims abstract description 145
- 238000012544 monitoring process Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 19
- 238000011084 recovery Methods 0.000 abstract description 10
- 239000000243 solution Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004064 dysfunction Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31704—Design for test; Design verification
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Architecture (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种预防集成电路的非均匀老化的控制方法及装置和处理芯片，在集成电路处于DC工作状态的情况下，对集成电路处于DC工作状态的持续时间进行检测，直至持续时间达到第一设定时间时控制集成电路的内建自测试系统工作，进而能够通过内建自测试系统工作时的信号翻转，控制集成电路在DC工作状态下一直保持状态不变，而受到BTI老化影响的器件产生状态翻转而借助BTI Recovery效应恢复一定的老化量，同时未受BTI老化影响的器件发生BTI老化，通过控制DC工作状态下持续受到BTI影响的器件进行老化恢复，同时控制DC工作状态下未受到BTI影响的器件受BTI老化影响，达到改善集成电路的非均匀老化问题的目的。
Description
技术领域
本发明涉及集成电路技术领域，更为具体的说，涉及一种预防集成电路的非均匀老化的控制方法及装置和处理芯片。
背景技术
半导体CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）集成电路由于其特殊的物理结构和运行方式，在使用过程中会随着时间推移而无法避免的经历老化。集成电路老化的主要原因包括热载流子效应（Hot Carrier Injection，HCI）、偏置温度不稳定效应（Bias Temperature Instability，BTI）、时间相关的电介质击穿效应（Time Dependent Dielectric Breakdown，TDDB）、电子迁移效应（ElectroMigration，EM）等。其中，对数字和模拟集成电路中器件的参数造成老化从而影响其正常工作，起到主要影响的是BTI效应。这个效应会造成器件阈值电压|Vt|的升高，漏极饱和电流Idsat以及漏极线性电流Idlin的下降，从而影响器件的开关速度、带负载能力等。对于数字集成电路而言，主要影响其时序，导致时序出现错误；而对于模拟集成电路而言，主要影响器件之间的匹配，导致模拟集成电路功能异常。
由于BTI机理的特殊性，其对P型MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管）影响更大，称为NBTI（NegativeBias Temperature Instability，负偏压温度不稳定效应），也就是电压负偏BTI。在集成电路中，由于特殊需求（如低功耗）的存在，一些特定集成电路会在某些应用场景下进入DC工作状态。DC工作状态即集成电路没有工作，但是电源电压依然存在，且集成电路被置位，集成电路的内部各个节点电压处于固定状态。在DC工作状态下，集成电路中特定的MOS（Metal-Oxide-Semiconductor，金属-氧化物半导体）器件会持续遭受BTI效应影响，特别是P型MOSFET，会造成异常偏高的老化；而另一些器件则一直不会遭受老化影响。集成电路中这种一些器件被持续老化影响，而一些器件则不被老化影响的状态，称为非均匀老化。一旦具有非均匀老化的集成电路突然被启用，可能会出现时序问题或者电路功能异常的问题。
发明内容
有鉴于此，本发明提供了一种预防集成电路的非均匀老化的控制方法及装置和处理芯片，有效解决现有技术存在的技术问题，改善集成电路的非均匀老化的问题，保证集成电路被启用时能够正常工作，提高了集成电路的可靠性。
为实现上述目的，本发明提供的技术方案如下：
一种预防集成电路的非均匀老化的控制方法，控制方法包括：
确定所述集成电路进入DC工作状态；
监测所述集成电路处于DC工作状态的持续时间；
待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
可选的，确定所述集成电路进入DC工作状态，包括：
监测与所述集成电路电连接的控制总线输出的控制信号；
判断所述控制信号为DC控制信号时，确定所述集成电路进入DC工作状态；
和/或，确定所述集成电路进入DC状态，包括：
监测所述集成电路的状态反馈信号；
判断所述状态反馈信号为DC反馈信号时，确定所述集成电路进入DC工作状态。
可选的，在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还包括：
判断所述集成电路是否进入AC工作状态，若是，则将所述持续时间清零；
若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作；
或者，在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还包括：
判断所述集成电路是否进入AC工作状态，若是，则记录本次所述集成电路处于DC工作状态的持续时间，直至再次确定所述集成电路进入DC工作状态时，自上次记录的持续时间起，累积监测所述集成电路处于DC工作状态的持续时间；
若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作。
可选的，控制所述集成电路的内建自测试系统工作，包括：
每间隔预设时间，控制所述集成电路的内建自测试系统完成至少一次测试过程。
可选的，在控制所述集成电路的内建自测试系统工作时，还包括：
判断所述集成电路是否进入AC工作状态，若是，则控制所述集成电路的内建自测试系统停止工作；
若否，则控制所述集成电路的内建自测试系统保持工作；
和/或，在控制所述集成电路的内建自测试系统工作时，还包括：
判断所述集成电路的内建自测试系统工作的工作时间是否达到第二设定时间，若是，则控制所述集成电路的内建自测试系统停止工作；
若否，则控制所述集成电路的内建自测试系统保持工作。
相应的，本发明还提供了一种预防集成电路的非均匀老化的控制装置，控制装置包括：
计时设备，所述计时设备用于监测所述集成电路处于DC工作状态的持续时间；
以及，控制器，所述控制器用于确定所述集成电路进入DC工作状态，且待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
可选的，所述控制器确定所述集成电路进入DC工作状态，包括：
所述控制器监测与所述集成电路电连接的控制总线输出的控制信号，并判断所述控制信号为DC控制信号时，确定所述集成电路进入DC工作状态；
和/或，所述控制器确定所述集成电路进入DC状态，包括：
所述控制器监测所述集成电路的状态反馈信号，并判断所述状态反馈信号为DC反馈信号时，确定所述集成电路进入DC工作状态。
可选的，所述控制器在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还用于：判断所述集成电路是否进入AC工作状态，若是，则所述计时设备将所述持续时间清零；若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作；
或者，所述控制器在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还用于：判断所述集成电路是否进入AC工作状态，若是，则所述计时设备记录本次所述集成电路处于DC工作状态的持续时间，直至再次确定所述集成电路进入DC工作状态时，自上次记录的持续时间起，累积监测所述集成电路处于DC工作状态的持续时间；若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作。
可选的，所述控制器在控制所述集成电路的内建自测试系统工作时，还用于：判断所述集成电路是否进入AC工作状态，若是，则控制所述集成电路的内建自测试系统停止工作；若否，则控制所述集成电路的内建自测试系统保持工作；
和/或，所述控制器在控制所述集成电路的内建自测试系统工作时，还用于：判断所述集成电路的内建自测试系统工作的工作时间是否达到第二设定时间，若是，则控制所述集成电路的内建自测试系统停止工作；若否，则控制所述集成电路的内建自测试系统保持工作。
相应的，本发明还提供了一种处理芯片，所述处理芯片包括：
至少一个集成电路；
及与所述集成电路电连接的控制装置，所述控制装置为上述的控制装置。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种预防集成电路的非均匀老化的控制方法及装置和处理芯片，控制方法包括：确定所述集成电路进入DC工作状态；监测所述集成电路处于DC工作状态的持续时间；待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
由上述内容可知，本发明提供的技术方案，在集成电路处于DC工作状态的情况下，对集成电路处于DC工作状态的持续时间进行检测，直至持续时间达到第一设定时间时控制集成电路的内建自测试系统工作，进而能够通过内建自测试系统工作时的信号翻转，控制集成电路在DC工作状态下一直保持状态不变，而受到BTI老化影响的器件产生状态翻转而借助BTI Recovery效应恢复一定的老化量，同时未受BTI老化影响的器件发生BTI老化，通过控制DC工作状态下持续受到BTI影响的器件进行老化恢复，同时控制DC工作状态下未受到BTI影响的器件受BTI老化影响，达到改善集成电路的非均匀老化问题的目的，保证集成电路被启用时能够正常工作，提高了集成电路的可靠性。
此外，本发明提供的技术方案，采用集成电路中自有的内建自测试系统进行非均匀老化的预防，无需对集成电路增加新的功能线路，避免了集成电路的从新设计布局和成本增加的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种预防集成电路的非均匀老化的控制方法的流程图；
图2为本发明实施例提供的另一种预防集成电路的非均匀老化的控制方法的流程图；
图3为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图；
图4为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图；
图5为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图；
图6为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图；
图7为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图；
图8为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图；
图9为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图；
图10为本发明实施例提供的一种预防集成电路的非均匀老化的控制装置的结构示意图；
图11为本发明实施例提供的一种处理芯片的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，由于BTI机理的特殊性，其对P型MOSFET影响更大，称为NBTI，也就是电压负偏BTI。在集成电路中，由于特殊需求（如低功耗）的存在，一些特定集成电路会在某些应用场景下进入DC工作状态。DC工作状态即集成电路没有工作，但是电源电压依然存在，且集成电路被置位，集成电路的内部各个节点电压处于固定状态。在DC工作状态下，集成电路中特定的MOS器件会持续遭受BTI效应影响，特别是P型MOSFET，会造成异常偏高的老化；而另一些器件则一直不会遭受老化影响。集成电路中这种一些器件被持续老化影响，而一些器件则不被老化影响的状态，称为非均匀老化。一旦具有非均匀老化的集成电路突然被启用，可能会出现时序问题或者电路功能异常的问题。
基于此，本发明实施例提供了一种预防集成电路的非均匀老化的控制方法及装置和处理芯片，有效解决现有技术存在的技术问题，改善集成电路的非均匀老化的问题，保证集成电路被启用时能够正常工作，提高了集成电路的可靠性。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图11对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种预防集成电路的非均匀老化的控制方法的流程图，其中，控制方法包括：
S1、确定所述集成电路进入DC工作状态。
S2、监测所述集成电路处于DC工作状态的持续时间。
S3、待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
需要说的是，本发明实施例提供的DC工作状态，即集成电路有电源电压输入，但是集成电路中内部各个节点电压处于固定状态，部分器件工作而部分器件未工作。可选的，DC工作状态包括有待机工作状态。以及，本发明实施例提供的逻辑内建自测试系统即LogicBIST（logic Built-ln Self Test），而存储器内建自测试系统即MBIST（Memory Built-lnSelf Test），两种内建自测试系统与现有技术相同，故本发明实施例不做多余赘述。
以及，本发明实施例提供的第一设定时间根据集成电路的功能失效最小时间来确定，其可以为n%*T，其中，T为集成电路的功能失效最小时间，n%的取值不能高于100%，对此需要根据集成电路的类型来分析确定，本发明实施例对于第一设定时间的具体数值不做限制。以及，对于集成电路的功能失效最小时间，可以对集成电路进行仿真标定。
在本发明一实施例中，本发明实施例提供的控制方法，对于控制集成电路中逻辑内建自测试系统进行工作，还是控制集成电路中存储器内建自测试系统进行工作，需要根据实际应用进行具体选取。如可以仅控制逻辑内建自测试系统进行工作，或者仅控制存储器内建自测试系统进行工作，或者优选控制逻辑内建自测试系统和存储器内建自测试系统均进行工作。
可以理解的，本发明实施例提供的技术方案，在集成电路处于DC工作状态的情况下，对集成电路处于DC工作状态的持续时间进行检测，直至持续时间达到第一设定时间时控制集成电路的内建自测试系统工作，进而能够通过内建自测试系统工作时的信号翻转，控制集成电路在DC工作状态下一直保持状态不变，而受到BTI老化影响的器件产生状态翻转而借助BTI Recovery效应恢复一定的老化量，同时未受BTI老化影响的器件发生BTI老化，通过控制DC工作状态下持续受到BTI影响的器件进行老化恢复，同时控制DC工作状态下未受到BTI影响的器件受BTI老化影响，达到改善集成电路的非均匀老化问题的目的，保证集成电路被启用时能够正常工作，提高了集成电路的可靠性。其中，BTI Recovery效应即受偏置温度不稳定效应影响后，若器件偏压改变，脱离BTI效应影响，BTI造成的老化会得到恢复的效应。
此外，本发明实施例提供的技术方案，采用集成电路中自有的内建自测试系统进行非均匀老化的预防，无需对集成电路增加新的功能线路，避免了集成电路的从新设计布局和成本增加的问题。
在本发明一实施例中，本发明实施例提供的集成电路的DC工作状态的确定，可以通过监测控制总线传输至集成电路的信号获取，或者通过监测集成电路自身的状态反馈信号获取，或者，通过同时监测控制总线和监测集成电路自身的状态反馈信号获取，对此本发明实施例不做具体限制。具体参考图2所示，为本发明实施例提供的另一种预防集成电路的非均匀老化的控制方法的流程图，其中，控制方法包括：
S101、监测与所述集成电路电连接的控制总线输出的控制信号。
S102、判断所述控制信号为DC控制信号时，确定所述集成电路进入DC工作状态。
S2、监测所述集成电路处于DC工作状态的持续时间。
S3、待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
或者参考图3所示，为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图，其中，控制方法包括：
S111、监测所述集成电路的状态反馈信号。
S112、判断所述状态反馈信号为DC反馈信号时，确定所述集成电路进入DC工作状态。
S2、监测所述集成电路处于DC工作状态的持续时间。
S3、待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
或者参考图4所示，为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图，其中，控制方法包括：
S121、监测与所述集成电路电连接的控制总线输出的控制信号，同时监测所述集成电路的状态反馈信号。
S122、判断所述控制信号为DC控制信号时，或所述状态反馈信号为DC反馈信号时判断时，确定所述集成电路进入DC工作状态。
S2、监测所述集成电路处于DC工作状态的持续时间。
S3、待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
在本发明一实施例中，当集成电路进入DC工作状态的持续时间没有达到第一设定时间时，集成电路被控制或自动进入AC工作状态（其中AC工作状态即为集成电路正常工作的运行状态），则可以对持续时间进行清零处理，待下次集成电路进入DC工作状态时，重新进行持续时间的监测；或者，可以将此次监测的持续时间记录保存，待集成电路再次进入DC工作状态，以上次记录的持续时间为起始时间，累积监测持续时间。具体参考图5所示，为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图，其中，在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，亦即，在监测集成电路处于DC工作状态的持续时间时，还包括：
S21、判断所述集成电路是否进入AC工作状态，若是，则将所述持续时间清零，直至再次进入步骤S1，重新监测持续时间；若否，则进入步骤S2继续监测集成电路处于DC工作状态的持续时间，待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作。
或者参考图6所示，为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图，其中，在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，亦即，在监测集成电路处于DC工作状态的持续时间时，还包括：
S21、判断所述集成电路是否进入AC工作状态，若是，则记录本次所述集成电路处于DC工作状态的持续时间，直至再次确定所述集成电路进入DC工作状态时，自上次记录的持续时间起，累积监测所述集成电路处于DC工作状态的持续时间；若否，则进入步骤S2继续监测集成电路处于DC工作状态的持续时间，待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作。
可以理解的，本发明实施例提供的技术方案，当集成电路进入DC工作状态的持续时间没有达到第一设定时间时，集成电路被控制或自动进入AC工作状态时，下次确定集成电路进入DC工作状态的持续时间的监测有两种方式；其中一种为本次监测对持续时间进行清零处理，待下次集成电路进入DC工作状态时，重新进行持续时间的监测；另外一种则是将此次监测的持续时间记录保存，待集成电路再次进入DC工作状态，以上次记录的持续时间为起始时间，累积监测持续时间。
在本发明一实施例中，本发明实施例提供的集成电路的内建自测试系统在被控制进行工作时，可以响应AC工作状态的控制而退出DC工作状态，同时停止内建自测试系统的工作；和/或，根据设定时间自动停止内建自测试系统的工作，以在改善集成电路的非均匀老化问题的基础上，降低功耗。具体参考图7所示，为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图，其中，在控制所述集成电路的内建自测试系统工作时，还包括：
S31、判断所述集成电路是否进入AC工作状态，若是，则控制所述集成电路的内建自测试系统停止工作，直至再次确定集成电路进入DC工作状态进入步骤S1；若否，则控制所述集成电路的内建自测试系统保持工作。
或者参考图8所示，为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图，其中，在控制所述集成电路的内建自测试系统工作时，还包括：
S32、判断所述集成电路的内建自测试系统工作的工作时间是否达到第二设定时间，若是，则控制所述集成电路的内建自测试系统停止工作，集成电路再次进入DC工作状态，返回步骤S1；若否，则控制所述集成电路的内建自测试系统保持工作。
或者参考图9所示，为本发明实施例提供的又一种预防集成电路的非均匀老化的控制方法的流程图，其中，在控制所述集成电路的内建自测试系统工作时，还包括：
S33、判断所述集成电路是否进入AC工作状态，同时判断所述集成电路的内建自测试系统工作的工作时间是否达到第二设定时间，若任意一判断条件为是，则控制所述集成电路的内建自测试系统停止工作，直至集成电路再次进入DC工作状态，返回步骤S1；若所有判断条件均为否，则控制所述集成电路的内建自测试系统保持工作。
在上述任意一实施例提供的控制方法的基础上，本发明实施例提供的控制所述集成电路的内建自测试系统工作，包括：每间隔预设时间，控制所述集成电路的内建自测试系统完成至少一次测试过程，进而能够在改善集成电路的非均匀老化问题的基础上，进一步降低功耗。
以及，上述任意一实施例提供的判断集成电路是否进入AC工作状态的方式，可以通过监测控制总线上是否有AC控制信号来确定，和/或，通过监测集成电路自身工作的反馈信号来确定，对此本发明实施例不做具体限制。
相应于上述任意一实施例提供的控制方法，本发明实施例还提供了一种预防集成电路的非均匀老化的控制装置。参考图10所示，为本发明实施例提供的一种预防集成电路的非均匀老化的控制装置的结构示意图，其中，控制装置包括：
计时设备100，所述计时设备100用于监测所述集成电路300处于DC工作状态的持续时间。其中，本发明实施例提供的计时设备100可以为计时器。
以及，控制器200，所述控制器用于确定所述集成电路300进入DC工作状态，且待所述持续时间达到第一设定时间时，控制所述集成电路300的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统310和存储器内建自测试系统320中至少一种。
继续参考图10所示，本发明实施例提供的所述控制器确定所述集成电路进入DC工作状态，包括：所述控制器100监测与所述集成电路300电连接的控制总线400输出的控制信号，并判断所述控制信号为DC控制信号时，确定所述集成电路300进入DC工作状态。其中，控制总线400可以电连接主控制器500，主控制器500用于输出相应DC控制信号。和/或，所述控制器100确定所述集成电路300进入DC状态，包括：所述控制器100监测所述集成电路300的状态反馈信号，并判断所述状态反馈信号为DC反馈信号时，确定所述集成电路300进入DC工作状态。
可以理解的，本发明实施例提供的技术方案，在集成电路处于DC工作状态的情况下，对集成电路处于DC工作状态的持续时间进行检测，直至持续时间达到第一设定时间时控制集成电路的内建自测试系统工作，进而能够通过内建自测试系统工作时的信号翻转，控制集成电路在DC工作状态下一直保持状态不变，而受到BTI老化影响的器件产生状态翻转而借助BTI Recovery效应恢复一定的老化量，同时未受BTI老化影响的器件发生BTI老化，通过控制DC工作状态下持续受到BTI影响的器件进行老化恢复，同时控制DC工作状态下未受到BTI影响的器件受BTI老化影响，达到改善集成电路的非均匀老化问题的目的，保证集成电路被启用时能够正常工作，提高了集成电路的可靠性。
此外，本发明实施例提供的技术方案，采用集成电路中自有的内建自测试系统进行非均匀老化的预防，无需对集成电路增加新的功能线路，避免了集成电路的从新设计布局和成本增加的问题。
在本发明一实施例中，本发明实施例提供的所述控制器在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还用于：判断所述集成电路是否进入AC工作状态，若是，则所述计时设备将所述持续时间清零；若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作。
或者，本发明实施例提供的所述控制器在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还用于：判断所述集成电路是否进入AC工作状态，若是，则所述计时设备记录本次所述集成电路处于DC工作状态的持续时间，直至再次确定所述集成电路进入DC工作状态时，自上次记录的持续时间起，累积监测所述集成电路处于DC工作状态的持续时间；若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作。
在本发明一实施例中，本发明实施例提供的所述控制器在控制所述集成电路的内建自测试系统工作时，还用于：判断所述集成电路是否进入AC工作状态，若是，则控制所述集成电路的内建自测试系统停止工作；若否，则控制所述集成电路的内建自测试系统保持工作；和/或，本发明实施例提供的所述控制器在控制所述集成电路的内建自测试系统工作时，还用于：判断所述集成电路的内建自测试系统工作的工作时间是否达到第二设定时间，若是，则控制所述集成电路的内建自测试系统停止工作；若否，则控制所述集成电路的内建自测试系统保持工作。
可以理解的，本发明实施例提供的集成电路的内建自测试系统在被控制进行工作时，可以响应AC工作状态的控制而退出DC工作状态，同时停止内建自测试系统的工作；和/或，根据设定时间自动停止内建自测试系统的工作，以在改善集成电路的非均匀老化问题的基础上，降低功耗。
相应于上述任意一实施例提供的控制方案，本发明实施例还提供了一种处理芯片。参考图11所示，为本发明实施例提供的一种处理芯片的结构示意图，其中，所述处理芯片包括：至少一个集成电路300；及与所述集成电路300电连接的控制装置10，所述控制装置10为上述任意一实施例的控制装置。
此外，本发明实施例提供的处理芯片包括有一主控制器500，主控制器500通过控制总线400与所有集成电路300电连接，其中，控制装置10可以监测控制总线400上的信号。
可选的，本发明实施例提供的处理芯片为多核处理器芯片，每一个核内均包括有一控制装置，以对核内集成电路进行非均匀老化的预防控制。
本发明实施例提供了一种预防集成电路的非均匀老化的控制方法及装置和处理芯片，控制方法包括：确定所述集成电路进入DC工作状态；监测所述集成电路处于DC工作状态的持续时间；待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
由上述内容可知，本发明实施例提供的技术方案，在集成电路处于DC工作状态的情况下，对集成电路处于DC工作状态的持续时间进行检测，直至持续时间达到第一设定时间时控制集成电路的内建自测试系统工作，进而能够通过内建自测试系统工作时的信号翻转，控制集成电路在DC工作状态下一直保持状态不变，而受到BTI老化影响的器件产生状态翻转而借助BTI Recovery效应恢复一定的老化量，同时未受BTI老化影响的器件发生BTI老化，通过控制DC工作状态下持续受到BTI影响的器件进行老化恢复，同时控制DC工作状态下未受到BTI影响的器件受BTI老化影响，达到改善集成电路的非均匀老化问题的目的，保证集成电路被启用时能够正常工作，提高了集成电路的可靠性。
此外，本发明实施例提供的技术方案，采用集成电路中自有的内建自测试系统进行非均匀老化的预防，无需对集成电路增加新的功能线路，避免了集成电路的从新设计布局和成本增加的问题。
在本发明的描述中，需要理解的是，如出现术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，如出现术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，如出现术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征 “上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本发明中，如出现术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种预防集成电路的非均匀老化的控制方法，其特征在于，控制方法包括：
确定所述集成电路进入DC工作状态；
监测所述集成电路处于DC工作状态的持续时间；
待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
2.根据权利要求1所述的预防集成电路的非均匀老化的控制方法，其特征在于，确定所述集成电路进入DC工作状态，包括：
监测与所述集成电路电连接的控制总线输出的控制信号；
判断所述控制信号为DC控制信号时，确定所述集成电路进入DC工作状态；
和/或，确定所述集成电路进入DC状态，包括：
监测所述集成电路的状态反馈信号；
判断所述状态反馈信号为DC反馈信号时，确定所述集成电路进入DC工作状态。
3.根据权利要求1所述的预防集成电路的非均匀老化的控制方法，其特征在于，在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还包括：
判断所述集成电路是否进入AC工作状态，若是，则将所述持续时间清零；
若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作；
或者，在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还包括：
判断所述集成电路是否进入AC工作状态，若是，则记录本次所述集成电路处于DC工作状态的持续时间，直至再次确定所述集成电路进入DC工作状态时，自上次记录的持续时间起，累积监测所述集成电路处于DC工作状态的持续时间；
若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作。
4.根据权利要求1所述的预防集成电路的非均匀老化的控制方法，其特征在于，控制所述集成电路的内建自测试系统工作，包括：
每间隔预设时间，控制所述集成电路的内建自测试系统完成至少一次测试过程。
5.根据权利要求1所述的预防集成电路的非均匀老化的控制方法，其特征在于，在控制所述集成电路的内建自测试系统工作时，还包括：
判断所述集成电路是否进入AC工作状态，若是，则控制所述集成电路的内建自测试系统停止工作；
若否，则控制所述集成电路的内建自测试系统保持工作；
和/或，在控制所述集成电路的内建自测试系统工作时，还包括：
判断所述集成电路的内建自测试系统工作的工作时间是否达到第二设定时间，若是，则控制所述集成电路的内建自测试系统停止工作；
若否，则控制所述集成电路的内建自测试系统保持工作。
6.一种预防集成电路的非均匀老化的控制装置，其特征在于，控制装置包括：
计时设备，所述计时设备用于监测所述集成电路处于DC工作状态的持续时间；
以及，控制器，所述控制器用于确定所述集成电路进入DC工作状态，且待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作，其中，所述内建自测试系统包括逻辑内建自测试系统和存储器内建自测试系统中至少一种。
7.根据权利要求6所述的预防集成电路的非均匀老化的控制装置，其特征在于，所述控制器确定所述集成电路进入DC工作状态，包括：
所述控制器监测与所述集成电路电连接的控制总线输出的控制信号，并判断所述控制信号为DC控制信号时，确定所述集成电路进入DC工作状态；
和/或，所述控制器确定所述集成电路进入DC状态，包括：
所述控制器监测所述集成电路的状态反馈信号，并判断所述状态反馈信号为DC反馈信号时，确定所述集成电路进入DC工作状态。
8.根据权利要求6所述的预防集成电路的非均匀老化的控制装置，其特征在于，所述控制器在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还用于：判断所述集成电路是否进入AC工作状态，若是，则所述计时设备将所述持续时间清零；若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作；
或者，所述控制器在确定所述集成电路进入DC工作状态之后，且待所述持续时间达到第一设定时间之前，还用于：判断所述集成电路是否进入AC工作状态，若是，则所述计时设备记录本次所述集成电路处于DC工作状态的持续时间，直至再次确定所述集成电路进入DC工作状态时，自上次记录的持续时间起，累积监测所述集成电路处于DC工作状态的持续时间；若否，则待所述持续时间达到第一设定时间时，控制所述集成电路的内建自测试系统工作。
9.根据权利要求6所述的预防集成电路的非均匀老化的控制装置，其特征在于，所述控制器在控制所述集成电路的内建自测试系统工作时，还用于：判断所述集成电路是否进入AC工作状态，若是，则控制所述集成电路的内建自测试系统停止工作；若否，则控制所述集成电路的内建自测试系统保持工作；
和/或，所述控制器在控制所述集成电路的内建自测试系统工作时，还用于：判断所述集成电路的内建自测试系统工作的工作时间是否达到第二设定时间，若是，则控制所述集成电路的内建自测试系统停止工作；若否，则控制所述集成电路的内建自测试系统保持工作。
10.一种处理芯片，其特征在于，所述处理芯片包括：
至少一个集成电路；
及与所述集成电路电连接的控制装置，所述控制装置为权利要求6-9任意一项所述的控制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410022247.7A CN117521588B (zh) | 2024-01-08 | 2024-01-08 | 预防集成电路的非均匀老化的控制方法及装置和处理芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410022247.7A CN117521588B (zh) | 2024-01-08 | 2024-01-08 | 预防集成电路的非均匀老化的控制方法及装置和处理芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117521588A true CN117521588A (zh) | 2024-02-06 |
| CN117521588B CN117521588B (zh) | 2024-05-10 |
Family
ID=89755412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410022247.7A Active CN117521588B (zh) | 2024-01-08 | 2024-01-08 | 预防集成电路的非均匀老化的控制方法及装置和处理芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117521588B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0805460A1 (en) * | 1996-04-30 | 1997-11-05 | Texas Instruments Incorporated | Integrated circuit having a built-in selft-test arrangement |
| JP2003121509A (ja) * | 2001-10-18 | 2003-04-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路のバーンイン回路 |
| CN101078997A (zh) * | 2006-04-18 | 2007-11-28 | 松下电器产业株式会社 | 半导体集成电路系统、半导体集成电路、操作系统和半导体集成电路的控制 |
| US20100271064A1 (en) * | 2009-04-28 | 2010-10-28 | Kohler Ross A | Integrated Circuit Self-Monitored Burn-In |
| CN103116121A (zh) * | 2013-01-21 | 2013-05-22 | 合肥工业大学 | 基于自振荡回路的电路老化测试方法 |
| CN105988077A (zh) * | 2015-02-06 | 2016-10-05 | 中国科学院微电子研究所 | 内建自测试方法、装置及片上系统 |
| CN112420117A (zh) * | 2020-11-19 | 2021-02-26 | 深圳忆联信息系统有限公司 | 测试sram的方法、装置、计算机设备及存储介质 |
| CN112817807A (zh) * | 2020-02-28 | 2021-05-18 | 加特兰微电子科技(上海)有限公司 | 芯片检测方法、装置和存储介质 |
| CN113391193A (zh) * | 2021-06-25 | 2021-09-14 | 合肥工业大学 | 一种基于bist结构和自振荡环的电路老化测试方法 |
| CN113627109A (zh) * | 2021-07-09 | 2021-11-09 | 成都思科瑞微电子股份有限公司 | 一种soc芯片系统老化实验方法 |
| CN114360622A (zh) * | 2022-03-16 | 2022-04-15 | 南京芯驰半导体科技有限公司 | 一种逻辑内建自测试的复位电路测试系统及方法 |
| CN115144730A (zh) * | 2022-07-08 | 2022-10-04 | 深圳市航顺芯片技术研发有限公司 | 一种芯片内部电路老化检测方法及检测电路 |
| CN115877182A (zh) * | 2022-12-27 | 2023-03-31 | 龙芯中科技术股份有限公司 | 芯片老化测试装置及方法 |
-
2024
- 2024-01-08 CN CN202410022247.7A patent/CN117521588B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0805460A1 (en) * | 1996-04-30 | 1997-11-05 | Texas Instruments Incorporated | Integrated circuit having a built-in selft-test arrangement |
| JP2003121509A (ja) * | 2001-10-18 | 2003-04-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路のバーンイン回路 |
| CN101078997A (zh) * | 2006-04-18 | 2007-11-28 | 松下电器产业株式会社 | 半导体集成电路系统、半导体集成电路、操作系统和半导体集成电路的控制 |
| US20100271064A1 (en) * | 2009-04-28 | 2010-10-28 | Kohler Ross A | Integrated Circuit Self-Monitored Burn-In |
| CN103116121A (zh) * | 2013-01-21 | 2013-05-22 | 合肥工业大学 | 基于自振荡回路的电路老化测试方法 |
| CN105988077A (zh) * | 2015-02-06 | 2016-10-05 | 中国科学院微电子研究所 | 内建自测试方法、装置及片上系统 |
| CN112817807A (zh) * | 2020-02-28 | 2021-05-18 | 加特兰微电子科技(上海)有限公司 | 芯片检测方法、装置和存储介质 |
| CN112420117A (zh) * | 2020-11-19 | 2021-02-26 | 深圳忆联信息系统有限公司 | 测试sram的方法、装置、计算机设备及存储介质 |
| CN113391193A (zh) * | 2021-06-25 | 2021-09-14 | 合肥工业大学 | 一种基于bist结构和自振荡环的电路老化测试方法 |
| CN113627109A (zh) * | 2021-07-09 | 2021-11-09 | 成都思科瑞微电子股份有限公司 | 一种soc芯片系统老化实验方法 |
| CN114360622A (zh) * | 2022-03-16 | 2022-04-15 | 南京芯驰半导体科技有限公司 | 一种逻辑内建自测试的复位电路测试系统及方法 |
| CN115144730A (zh) * | 2022-07-08 | 2022-10-04 | 深圳市航顺芯片技术研发有限公司 | 一种芯片内部电路老化检测方法及检测电路 |
| CN115877182A (zh) * | 2022-12-27 | 2023-03-31 | 龙芯中科技术股份有限公司 | 芯片老化测试装置及方法 |
Non-Patent Citations (2)
| Title |
|---|
| MEHUL D. SHROFF ET AL: "Design-Technology Co-Optimization for Reliability and Quality in Advanced Nodes", PROC. OF SPIE, 31 December 2021 (2021-12-31), pages 1161403 - 1 * |
| 李扬: "超大规模集成电路老化与内建自测试研究", 中国博士学位论文全文数据库 信息科技辑, 15 April 2014 (2014-04-15), pages 135 - 26 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117521588B (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4974886B2 (ja) | 負バイアス温度不安定性を測定するシステム及び方法 | |
| US7408374B2 (en) | Systems and methods for controlling of electro-migration | |
| JP5296119B2 (ja) | パワー・スイッチの構造および方法 | |
| US20110181315A1 (en) | Adaptive Device Aging Monitoring and Compensation | |
| JP4295928B2 (ja) | 半導体保護回路 | |
| US7391232B1 (en) | Method and apparatus for extending lifetime reliability of digital logic devices through reversal of aging mechanisms | |
| US8519730B2 (en) | Circuit, system, and method for degradation detection | |
| TWI514410B (zh) | 電流供應電路與電壓供應電路 | |
| US8009398B2 (en) | Isolating faulty decoupling capacitors | |
| JP2015077010A (ja) | 半導体制御装置、スイッチング装置、インバータ及び制御システム | |
| JP5656489B2 (ja) | 集積回路の信頼性を評価するための方法及びシステム | |
| US7265958B2 (en) | Overcurrent protection circuit and semiconductor apparatus | |
| US8593168B2 (en) | Semiconductor device | |
| CN117521588B (zh) | 预防集成电路的非均匀老化的控制方法及装置和处理芯片 | |
| CN114814530A (zh) | 一种用于高边智能功率ic的负载开路检测电路及方法、应用 | |
| US5761143A (en) | Using an output of a leak detector which detects leakage from a dummy memory cell to control a subtrate voltage in a semi conductor memory device | |
| US9599644B2 (en) | Semiconductor device | |
| CN116400129A (zh) | 监测泄漏电流的系统和方法 | |
| TW202217996A (zh) | 晶圓級測試方法及裝置 | |
| US7847623B2 (en) | Device and method for power switch monitoring | |
| TWI644515B (zh) | 電壓切換裝置及方法 | |
| JP2020150639A (ja) | 電源システム | |
| US8633744B1 (en) | Power reset circuit with zero standby current consumption | |
| CN113452004B (zh) | 静电保护电路及全芯片静电保护电路 | |
| CN116896363B (zh) | 一种nmos控制电路和电池保护芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |