JP5296119B2 - パワー・スイッチの構造および方法 - Google Patents

Description

本発明は、一般にパワー半導体システムに関し、より詳しくは、パワー・バスライン上の電流サージを制限するためのパワー半導体デバイスに関する。

電気通信システム、ネットワーク・システム、およびコンピュータ・システムにおいて、それらのシステムから電力を切り離すことなく、電源から電子回路カードを抜き差しすることが望まれる。これは、一般に、「ホット・スワッピング(hot swapping)」または「ホット・プラギング(hot plugging)」と称される。ホット・スワップ中にパワーバス内の過渡現象を最小限にし、それと同時に、警戒していても生じ得る過渡現象からカードおよびシステムの両方を保護することが望まれる。

過渡現象および障害からカードおよびシステムを保護するために、典型的には他の回路がパワー・バスに挿入され、障害を検出し、誤動作または破損を防止するように対応する。典型的な構成では、パワーＭＯＳＦＥＴのようなパワー半導体デバイスは、負荷キャパシタおよび回路カード上の回路と直列にパワー・ラインに結合される。制御回路は、システム内の障害を検出する目的で電圧および電流を測定するために含まれる。そして、制御回路は、検出した信号に応答してパワー半導体デバイスをオンまたはオフにすることができ、それによってシステムが保護される。このような回路は、一般に、「ホット・スワップ(hot swap)」または「ホット・プラグ(hot plug)」回路またはデバイスと称される。

一度カードが電源に差し込まれ、パワーＭＯＳＦＥＴデバイスが完全にオンにされると、パワー・バスの電流は、パワーＭＯＳＦＥＴを通って負荷デバイス内へ流れる。障害が生じない場合、パワーＭＯＳＦＥＴは、長時間オン状態のままである。この場合、パワーＭＯＳＦＥＴデバイスは、パワー・バス上の電力消散および電圧降下を最小限にするために、低いドレイン対ソース抵抗（すなわち、オン抵抗（Ｒ_ＤＳｏｎ））を有することが重要である。

さらに、保護回路は、カードがシステムに差し込まれるときに生じる大きな突入電流を防止するために、非常に低い電流制限を提供することが重要である。電流制限は、カードが最初に差し込まれるときに、よりゆっくりと負荷キャパシタンスをチャージし、かつ、カードが差し込まれた後は、負荷が短絡した場合に生じる大きな突入電流を防止するために使用される。

現在のパワーＭＯＳＦＥＴ設計は、低Ｒ_ＤＳｏｎを達成するために稠密なセルの幾何学的構造を用いるので、結果として非常に大きい利得（Ｇ_ｍ）を有するデバイスになる。非常に大きい利得を有するデバイスで電流を制限するためには、ゲート電圧（Ｖ_ｇｓ）は、スレショルド電圧（Ｖ_ｔｈ）と非常に近いレベルにならなければならない。Ｖ_ｇｓがＶ_ｔｈに近いとき、ドレイン飽和電流（Ｉ_ＤＳＡＴ）は、温度を伴って増大する（すなわち、Ｉ_ＤＳＡＴは正の温度係数を有する）。この効果が「ホット・スポット」の生成および熱暴走の原因となり、デバイスおよび最終的にはシステムに障害を引き起こす原因となる。

従って、低抵抗かつ低電流制限能力（すなわち、低Ｉ_ＤＳＡＴ）を有し、さらに、ホット・スポットの生成および熱暴走の効果に対してより強靭なパワー・スイッチング・デバイスに対する要求がある。

図１は、ホット・スワップ保護デバイスまたは突入電流制限デバイス１１を含む、先行技術による回路カード１０の簡略図である。カード１０は、配電パワー・バス１２と接地ノード１３との間に電力が加えられている間に、電子システム（図示せず）に差し込まれ、および／または、引き抜かれることを意図している。パワー・バス１２および接地ノード１３は、電子システム内の他のコンポーネント（図示せず）へ同時に電力を供給することができる。

保護デバイス１１は、負荷キャパシタ１９に結合されたドレイン、および、接地ノード１３に結合されたソースを有するパワーＭＯＳＦＥＴ１８を含む。パワーＭＯＳＦＥＴ１８は、制御回路２１に結合されたゲートまたは制御電極をさらに含む。パワーＭＯＳＦＥＴ１８は、制御回路２１からの制御信号に応答して動作し、保護信号として負荷電流を供給電圧から接地ノード１３へ流す。

カード１０がパワー・バス１２に接続されるとき、ホット・スワップ・デバイス１１は、ゆっくりとパワーＭＯＳＦＥＴ１８をオンにし、そして、入力キャパシタ１６がチャージされるにつれて電流が上昇する。その後、電流は、入力キャパシタ１６が完全にチャージされるまで予め定められた最大値に制限され、乱高下しているパワー・バス１３からの大きな突入電流を防止する。この時、パワーＭＯＳＦＥＴ１８は完全にオンになり、ＤＣ／ＤＣコンバータ２３のような負荷に電力を供給するための低抵抗パス要素としての役割を果たす。

カード１０に短絡が生じた場合、電流は予め定められた電流制限まで上昇するが、入力キャパシタ１６は完全にはチャージしない。回路は、ホット・スワップ・デバイス１１の電流制限によって決定される高電流を流し続ける。この状態下で、パワーＭＯＳＦＥＴ１８内の電力消散によって、接合温度は制御回路２１によってモニタされながら熱制限に到達するまで上昇する。その後、制御回路２１は、カード１０および電子システムを保護するためにパワーＭＯＳＦＥＴ１８をオフにする。

特開平２０００−１０１０７６号公報 特開平２０００−０９１３４４号公報

パワーＭＯＳＦＥＴ１８に関する１つの問題は、熱暴走の危険なしに低Ｒ_ＤＳｏｎおよび低電流制限を提供することができないことである。低Ｒ_ＤＳｏｎを達成するために、パワーＭＯＳＦＥＴ１８は典型的に稠密なセルの幾何学的構造を有する。その結果、非常に大きい利得またはトランスコンダクタンス（Ｇｍ）を有するＭＯＳＦＥＴになるが、これは不都合である。非常に大きな利得を有するＭＯＳＦＥＴに対して電流を低値に制限するためには、ゲート電圧は、トランジスタのスレショルド電圧（Ｖ_ｔｈ）の極めて近くまで低減されなければならない。例えば、３５ミリオームのＲ_ＤＳｏｎを有する典型的な先行技術である１００ボルトのホット・スワップ・デバイスにおいて、電流を６アンペアの所要のレベルに制限するためには、ゲート電圧（Ｖ_ｇｓ）が約２．０ボルトまで低減されなければならない。典型的な先行技術である１００ボルトのデバイスでは、電流制限状態において、Ｖ_ｔｈは１．７ボルトであり、Ｖ_ｇｓは約０．３ボルトだけＶ_ｔｈを上回る。

ドレイン電流がＶ_ｇｓによって制限される飽和領域内でパワーＭＯＳＦＥＴ１８が動作するとき、Ｉ_ＤＳＡＴの温度係数は、正、０、または負である。競合する効果は、温度とともに減少する移動度、および、同じく温度とともに減少するＶ_ｔｈである。移動度が減少するとＩ_ＤＳＡＴが減少し、Ｖ_ｔｈが減少するとＩ_ＤＳＡＴが増加する。Ｖ_ｇｓがＶ_ｔｈよりもはるかに大きい場合には、移動度の効果が支配的となり、Ｉ_ＤＳＡＴが温度とともに減少する。しかしながら、Ｖ_ｇｓがＶ_ｔｈに接近している場合には、Ｖ_ｔｈの効果が支配的となり、Ｉ_ＤＳＡＴは温度とともに増加する。

先行技術による大きなパワーＭＯＳＦＥＴ（例えば、パワーＭＯＳＦＥＴ１８）が低い電流レベルに制限されたとき、かかるデバイスはＩ_ＤＳＡＴが温度とともに増加し、また、Ｖ_ｇｓがＶ_ｔｈに非常に接近する領域で動作する。これは、熱暴走状態を引き起こす可能性がある。パワー・デバイスの領域内の温度が上昇すれば、その領域の電流も増加する。これによって、温度がさらに上昇し、また、電流がさらに増加するので、「ホット・スポット」が生成される。このホット・スポットは、パワーＭＯＳＦＥＴ１８およびシステムの障害の原因となる可能性がある。

一般に、本発明は、システムの電源を落とすことなく、プリント回路カードの差し込み、および／または、引き抜きが要求されるような電子システムに関する。特に、本発明は、２以上の個別に制御されるゲート電極を有するパワー・スイッチング・デバイスを含む。突入電流状態において、１つのゲート電極がパワーＭＯＳＦＥＴデバイスの一部をオンにするために使用され、より最適な電流制限デバイスを提供する。定常的な状態では、付加的かつ個別のゲート電極がパワーＭＯＳＦＥＴデバイスのバランスをとるために使用され、低抵抗特性を提供する。

ホット・スワップ保護デバイスを有する先行技術における回路カードの単純化された回路図を示す。 本発明に従ったホット・スワップ構造の回路図を示す。 多様な動作条件下における図２の実施例のタイミング図を示す。 多様な動作条件下における図２の実施例のタイミング図を示す。 多様な動作条件下における図２の実施例のタイミング図を示す。 本発明に従った分割制御電極構造を有するパワー・スイッチング・デバイスの拡大した部分平面図を示す。 基準線６−６に沿って切断した図６のパワー・スイッチング・デバイスの拡大した部分断面図を示す。 図２の実施例のための好適な電流制限回路の回路図を示す。

図２から図８に関し、本発明が以下の詳細な記述と共に説明される。理解を容易にするために、詳細な説明および図面の全体にわたって、適切な箇所では、同様の要素および領域は同一に表記される。

図２は、本発明に従ったホット・スワップ構造またはデバイス３１の回路の概略図を示すが、それは回路カード２９の一部である。構造３１は、低Ｒ_ＤＳｏｎおよび低電流制限の両方を提供する一方で、ホット・スポットおよび熱暴走の効果を低減する。本発明によれば、構造３１は、デバイス、構造、またはパワーＭＯＳＦＥＴデバイス３３をスイッチングする分割または複数のゲートまたは制御電極を含む。好ましくは、スイッチング・デバイス３３は、電流制限モードで電流を導通するための第１スイッチ４１、および、（例えば、制御回路３７によって設定されるように）予め定められた条件の後にオンになる第２スイッチ４２を含み、ポスト電流制限モード、あるいは電流非制限モードになると、第１スイッチ４１に電流を流し、低抵抗を提供する。すなわち、第１スイッチ４１が完全にオンになった後（すなわち、飽和状態ではない）、第２スイッチ４２がオンになるが、それはＶ_ｇｓ＞Ｖ_ＲＥＦで決定または設定される。好適な実施例では、第１スイッチ４１および第２スイッチ４２は、パワーＭＯＳＦＥＴデバイスを含む。

本発明によれば、第１ゲートまたは制御電極４８は、第１スイッチ４１内の電流の導通を制御し、他のまたは第２のゲートまたは制御電極４９は第２スイッチ４２内の電流の導通を制御する。より詳しくは、第１制御電極４８は、電流輸送電極または領域の第１の対（例えば、ソース５２およびドレイン５３）を制御し、また、第２制御電極４９は、電流輸送電極または領域の第２の対（例えばソース５６およびドレイン５４）を制御する。

第１スイッチ４１および第２スイッチ４２のそれぞれは、負荷４４およびフィルタ・キャパシタ４６にそれぞれ結合された共通のドレイン５３，５４を有する。フィルタ・キャパシタ４６は、パワー・バス５１上のノイズ・スパイクを平坦にするために機能し、より安定したバイアスを提供する。負荷４４は、例えば、キャパシタ４６および負荷４４を通ってピーク値が約５アンペアの負荷電流Ｉ_ＬＯＡＤを流すＤＣ／ＤＣコンバータを含む。Ｉ_ＬＯＡＤの典型的な平均値は、約３アンペアである。一例として、キャパシタ４６は、約１，０００マイクロファラドの値を有する。

ホット・スワップ構造３１は、制御回路３７に結合された電流制限デバイスまたは回路３８、スイッチング・デバイス４１の制御電極４８、およびスイッチング・デバイス４２の制御電極４９をさらに含む。電圧比較器３９およびインバータ４１を含む比較器デバイス３６は、制御電極４８，４９に結合される。一旦制御電極４８のＶ_ｇｓが一定または予め定められた値（例えば５ボルト）に達すると、比較器デバイス３６は制御電極４９をオンにするために機能し、それは電流非制限モードに対応する。制御回路３７は、分割ゲート・デバイス(split gate device)３３に結合され、検出信号に応答して分割ゲート・デバイス３３をオンまたはオフにし、例えば比較器および電圧参照回路を含む。

好ましくは、ホット・スワップ・デバイス３１は、（図７で示されるように）同一の半導体チップまたは１つの半導体材料のボディ上に集積または形成される。あるいは、ホット・スワップ・デバイス３１の一部分が１つのチップ上で形成され、一方、他の部分は、例えばマルチチップ・モジュールで別個のチップと共に集積された別個のチップ上に形成される。

本発明によれば、第１スイッチまたはＭＯＳＦＥＴデバイス４１は、突入電流制限デバイスの一部を形成する。例えば、回路カードがホット・スワップされたとき、電流Ｉ_ＬＯＡＤはキャパシタ４６へ流れ、それをＶ_ＳＵＰＰの値にチャージする。第１スイッチ４１は、制御回路３７および電流制限回路３８と共に、さもなければ１００アンペア以上に達したであろうＩ_ＬＯＡＤのピーク値を約１０アンペアの値に制限する。より詳しくは、電流制限モードにおいて、第１スイッチまたはＭＯＳＦＥＴデバイス４１のチャネル領域は電流導通モードであり、一方で第２スイッチまたはＭＯＳＦＥＴデバイス４２のチャネル領域はオフである。その結果、与えられたＩ_ＤＳＡＴに対して、Ｖ_ｇｓはより大きくなり、それが分割ゲート・デバイス３３をＶ_ｇｓ＞＞Ｖ_ｔｈで、かつＩ_ＤＳＡＴが温度と共に減少する動作領域におく。その後、分割ゲート・デバイスまたはパワー・スイッチ・デバイス３３は、ホット・スポットおよび熱暴走を回避する一方で、より強靭になり、かつ確実に動作する。

キャパシタ４６が完全にチャージされ、ホット・スワップ・デバイス３１がもはや電流制限モードではなくなった（すなわち、電流非制限モードになった）後、比較器デバイス３６が第２ＭＯＳＦＥＴデバイス４２をオンにするために使用され、また、分割ゲート・デバイス３３の全チャネルまたは電流輸送層または領域が電流を流すために使用され、低Ｒ_ＤＳｏｎを提供する。例えば、第１スイッチ４１のＶ_ｇｓが約５ボルトであるとき、比較器３９はオンに設定される。本発明によれば、これによって、第１スイッチまたはＭＯＳＦＥＴデバイス４１が完全にオンにされ、かつ電流制限モードでなくなった後に、第２スイッチまたはＭＯＳＦＥＴデバイス４２がオンにされることが保証される。

図３から図５は、多様な動作条件下でのホット・スワップ・デバイス３１に対するシミュレーションの結果を示す。図３は、ホット・スワップ・デバイス３１がオンになり公称負荷に２．５アンペアが流れた場合を示す。この条件下では、電流はＩ_ＤＳＡＴではなく負荷４４によって制限される。本発明よれば、曲線６１（デバイス４１に対するＶ_ｇｓ）は、ＭＯＳＦＥＴデバイス４１のゲート４８が大きなＲ_ｇ（例えば１０ミリオーム）を通ってゆっくりとチャージされることを示し、また、曲線６２（デバイス４１に対するＩｄｓ）は、全２．５アンペアが、第１スイッチまたはＭＯＳＦＥＴデバイス４１を通って最初に完全に導通されることを示す。ゲートまたは制御電極４８のゲート電圧が約５ボルトに達したとき、比較器回路３６は第２スイッチまたはＭＯＳＦＥＴデバイス４２をオンにし（デバイス４２に対するＶ_ｇｓを示す曲線６３）、約１．２５アンペアがＭＯＳＦＥＴデバイス４１（Ｉ_ｄｓ曲線６２）および４２（Ｉｄｓ曲線６４）の両方を通って流れる。結局、ゲート４８，４９の両方は、約１１ボルトまで完全にチャージされ、また、ホット・スワップ・デバイス３１は、本発明に従って非常な低Ｒ_ＤＳｏｎ（例えば約３５ミリオーム未満）で動作する。

図４は、短絡した負荷状態下でのホット・スワップ・デバイス３１を示す。この状態下で本発明によれば、第１スイッチまたはＭＯＳＦＥＴデバイス４１がオンにされて電流が流れ、それは約４アンペアに制限される（Ｉ_ｄｓ曲線６７）。Ｖ_ｇｓ曲線６６によって示されるように、第１スイッチ４１が電流制限モードである間、第１スイッチ４１のゲート電圧は約２．４ボルトまでチャージされる。本発明によれば、第２スイッチまたはＭＯＳＦＥＴデバイス４２は、短絡した負荷状態中はオンではない。

図５は、ホット・スワップ・デバイス３１がオンになり、１０００ｕＦの大容量性負荷４６と並列の負荷４４に２．５アンペアが流れた場合を示す。最初に、この条件は、キャパシタ４６がチャージされるまで短絡した負荷のように現われる。その後、負荷は公称２．５アンペアに戻る。Ｉ_ｄｓ曲線７１で示されるように、第１スイッチ４１の電流は最初に４アンペアまで増加するが、それは、本発明による電流制限モードと一致する。約２７ミリ秒で、キャパシタ４６がチャージされ、曲線７１で示されるように、電流は２．５アンペアまで下降する。この時点で、第１スイッチ４１だけがオンにされる。約３５ミリ秒で、Ｖ_ｇｓ曲線７２で示されるように、第１スイッチ４１のＶ_ｇｓは５ボルトを超える。この時点で、第２スイッチ４２は、本発明に従ってオンになり（Ｖ_ｇｓ曲線７３）、そして、電流は、Ｉ_ｄｓ曲線７１，７４で示されるように、デバイス４１，４２にそれぞれ１．２５アンペアずつ分割される。

図６に関し、制御デバイス３３のための好適な分割ゲートまたは制御電極構造が述べられる。図６は、半導体材料８４のボディ上に形成された、本発明による分割、複数、分離、または別個のゲート構造８１の非常に拡大した部分平面図を示す。分割ゲート構造８１は、第１実施例８２および第２実施例８３で示される。

実施例８２において、第１ゲート・フィード８６は、複数の第１制御またはゲート電極８７に結合され、第２ゲート・フィード９１は複数の第２制御またはゲート電極９２に結合される。本発明によれば、第２ゲート電極９２の少なくとも１つは、第１ゲート電極の１つと並置され、隣り合い、または隣接する。好ましくは、実施例８２で示されるように、第２ゲート電極９２の少なくとも１つが、１対の第１ゲート電極８７の間に交互に入り込むように配置される。このようにゲート電極を組み立てることによって、分割ゲート・デバイス３３の電流輸送負荷は、デバイスの端から端までより均等に広がる。さらにこれによって、ホット・スポットの形成および熱暴走に対する電位も減少する。

実施例８３では、２つ以上の第２ゲート電極９２が、１対の第１ゲート電極８７の間に交互に入り込むように配置される。図６では、２つのゲート電極９２が１対の第１ゲート電極８７間に示されるが、システム上の必要性に応じて、３つ以上の第２ゲート電極９２が１対の第１ゲート電極８７の間が交互に入り込むように配置されてもよいと理解される。

図７は、分割ゲート構造８１を含むホット・スワップ・デバイス３１の、図６の基準線６−６に沿って切断した拡大断面図である。ホット・スワップ・デバイス３１は、好ましくは、半導体材料８４の１つのボディ上に形成され、分割ゲート・デバイス３３、比較器デバイス３６、および電流制限デバイス３８を含む。分割ゲート・デバイス３３は、電流輸送電極または領域５２，５３の第１の対、および電流輸送電極または領域５４，５６の第２の対を含む。第１ゲートまたは制御電極８７は、半導体８４のボディ上に形成され、電流輸送電極５２，５３の第１の対を制御する。第２ゲートまたは制御電極９２は、半導体８４のボディ上に形成され、電流輸送電極５４，５６の第２の対を制御する。図示された実施例では、電流輸送電極５２，５６は、デバイス３３のソース領域を形成し、また、電流輸送電極５３，５４は、ドレイン領域を形成する。好ましくは、電流輸送電極５３，５４は、半導体８４のボディの同一部分内に形成され、共通のドレイン領域９６を提供する。好ましくは、電流輸送電極５２，５３，５４，５６は、半導体の同一ボディ内に形成され、集積デバイスを提供する。好ましくは、電流輸送電極または領域５２，５６は、共通の電極または接触１５１に共に結合され、また、電流輸送電極または領域５３，５４は、共通の電極または接触１５２に共に結合される。比較器デバイス３６は、半導体材料８４のボデーの領域３６１内に形成される。また、電流制限デバイス３８は、領域３８１内に形成される。

図８は、第１スイッチ４１に結合された好適な電流制限デバイスまたは回路３８の回路図である。抵抗１０６およびダイオード１０７は、好ましくはノードＶ_ｚを約５．５ボルトに設定する。抵抗１０１，１０２，１０３およびスイッチング・デバイス１０９は、特定の値を選択することによって、ノードＶ_ｒｅｆを（１＋Ｒ_１０２／Ｒ_１０３）＊Ｖ_ｔｈ（デバイス１０９）に設定し、その結果、ノードＶ_ｒｅｆは、スイッチング・デバイス１０９のＶ_ｔｈよりも１０分の数ボルト程度下回る。

センス・セル（すなわちスイッチ４３）を通った電流は、Ｒ_{ｓｅｎｓｅ}を通って流れ、電圧Ｖ_{ｓｅｎｓｅ}を発生させる。Ｖ_{ｓｅｎｓｅ}が増加するにつれて、スイッチング・デバイス４１のゲートの電圧が増大し、結局、スイッチング・デバイス４１がスイッチ１１１をオンにする。抵抗１１２，１１３は、スイッチ１１１のゲート電圧を設定するレベルシフトとして機能する。デバイス４１は、抵抗Ｒ_Ｇ１を通って電流を流し、ゲート電圧を減少させることにより、第１スイッチ４１の電流の流れを制限する。

以上より、本発明に従って、低Ｒ_ＤＳｏｎおよび低電流制限を有する半導体スイッチング・デバイスが提供されることが明らかとなった。特に、本デバイスは、電流制限モード中にスイッチング・デバイスの一部をオンにし、また、電流非制限状態になっているときにスイッチング・デバイスの他の部分をオンにするような分割ゲート構造を含む。本発明は、先行技術のスイッチング・デバイスに関連する熱暴走を克服するデバイスを提供する。

本発明は、特定の実施例に関して記述され図示されているが、本発明がこれらの実施例に制限されることを意図するものではない。当業者であれば、本発明の精神から逸脱することなく、修正や変更を行うことができることをできることを理解するであろう。したがって、本発明は、添付された請求項の範囲内に入るような、かかる変更および修正を全て包含することを意図するものである。

３１ ホット・スワップ・デバイス
３３ 分割ゲート・スイッチング・デバイス
３６ 比較器デバイス
３８ 電流制限回路（デバイス）
４１ 第１ＭＯＳＦＥＴデバイス（第１スイッチ）
４２ 第２ＭＯＳＦＥＴデバイス（第２スイッチ）
４８，８７ 第１ゲート（制御）電極
４９，９２ 第２ゲート（制御）電極

Claims (2)

1. ホット・スワップ保護デバイスにおいて、
   第１ゲート電極および第１ドレイン電極を有する第１ＭＯＳＦＥＴデバイス、および、第２ゲート電極および第２ドレイン電極を有する第２ＭＯＳＦＥＴデバイスを含む分割ゲート・スイッチング・デバイスであって、前記第１ドレイン電極および第２ドレイン電極は、共に結合され、負荷へ接続するために構成される、分割ゲート・スイッチング・デバイスと、
   電流制限モードでの動作中に、前記第１ＭＯＳＦＥＴデバイス中を流れる電流を制限するために前記第１ゲート電極に結合された電流制限デバイスと、
   前記第１ゲート電極に結合された入力および前記第２ゲート電極に結合された出力を有する比較器デバイスであって、前記比較器デバイスは、電流制限モードでの動作中前記第２ＭＯＳＦＥＴデバイスがオンするのを防止し、電流非制限モードでの動作中前記第２ＭＯＳＦＥＴデバイスをオンする、比較器デバイスと、
   から構成されることを特徴とするホット・スワップ保護デバイス。
2. 電力スイッチング構造において、
   第１制御電極を有する第１スイッチ、および、第２制御電極を有する第２スイッチを含む分割ゲート・スイッチング・デバイスであって、前記第１スイッチおよび前記第２スイッチは、半導体材料のボディ内にあり、かつ共通の電流輸送電極を有し、前記第１および第２制御電極は、別個にバイアスされるために構成される、分割ゲート・スイッチング・デバイスと、
   電流制限モードでの動作中に、前記第１スイッチ中を流れる電流を制限するために前記第１制御電極に結合された電流制限デバイスと、
   前記第１制御電極に結合された入力および前記第２制御電極に結合された出力を有する比較器デバイスであって、前記比較器デバイスは、電流制限モードでの動作中前記第２スイッチがオンするのを防止し、電流非制限モードでの動作中前記第２スイッチをオンする、比較器デバイスと、
   から構成されることを特徴とする電力スイッチング構造。

Images