JP3077631B2 - 過熱保護機能付き電力駆動用ｍｏｓ型半導体素子 - Google Patents
過熱保護機能付き電力駆動用ｍｏｓ型半導体素子Info
- Publication number
- JP3077631B2 JP3077631B2 JP09149583A JP14958397A JP3077631B2 JP 3077631 B2 JP3077631 B2 JP 3077631B2 JP 09149583 A JP09149583 A JP 09149583A JP 14958397 A JP14958397 A JP 14958397A JP 3077631 B2 JP3077631 B2 JP 3077631B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power driving
- semiconductor device
- unit
- protection function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電力駆動用半導体素
子の温度または電流を検出し電力駆動部の破壊を防止す
る機能を有する過熱保護機能付き電力駆動用ＭＯＳ型半
導体素子及びそれを用いた半導体装置に関する。
子の温度または電流を検出し電力駆動部の破壊を防止す
る機能を有する過熱保護機能付き電力駆動用ＭＯＳ型半
導体素子及びそれを用いた半導体装置に関する。
【０００２】
【従来の技術】過電流制御機能を含む従来例として３端
子構成で温度検出部とゲート制御部およびＭＯＳ型電力
駆動素子から成る２つの電力駆動部から成る過電流制御
機能付き半導体素子のブロック図を図８に示す。電力駆
動部は２つの領域から成りともに被温度検出対象であ
る。２つの電力駆動部５１、５２の各近傍に温度検知素
子から成る温度検出部５３、５４が設けられている。半
導体素子の入力端子である入力電極６と２つの電力駆動
部の間にはゲート制御回路から成るゲート制御部５５が
接続されており、温度検出部５３、５４の信号もゲート
制御部５５に入力する接続構成になっている。
子構成で温度検出部とゲート制御部およびＭＯＳ型電力
駆動素子から成る２つの電力駆動部から成る過電流制御
機能付き半導体素子のブロック図を図８に示す。電力駆
動部は２つの領域から成りともに被温度検出対象であ
る。２つの電力駆動部５１、５２の各近傍に温度検知素
子から成る温度検出部５３、５４が設けられている。半
導体素子の入力端子である入力電極６と２つの電力駆動
部の間にはゲート制御回路から成るゲート制御部５５が
接続されており、温度検出部５３、５４の信号もゲート
制御部５５に入力する接続構成になっている。
【０００３】図８のブロック図を実現するペレット構成
図を図９に示す。１つのシリコン基板上に拡散処理によ
り縦型ＭＯＳＦＥＴから成る２つの電力駆動部５１、５
２と誘電体分離された領域に温度検出部５３、５４とゲ
ート制御部５５が形成されている。２つの電力駆動部５
１、５２の近傍には２つの温度検出部５３、５４が形成
され、温度検出部５３、５４付近で電力駆動部から比較
的遠い位置にゲート制御部５５が同じペレット上に形成
されている。また、電力駆動部５１、５２の各ソースは
まとめて１つのソース電極９に接続され、ペレットの裏
面全体がドレイン電極８になっている。ゲート制御部５
５の一部には入力電極６が設けられておりゲート制御部
５５および電力駆動部５１、５２のゲート駆動電圧を供
給している。
図を図９に示す。１つのシリコン基板上に拡散処理によ
り縦型ＭＯＳＦＥＴから成る２つの電力駆動部５１、５
２と誘電体分離された領域に温度検出部５３、５４とゲ
ート制御部５５が形成されている。２つの電力駆動部５
１、５２の近傍には２つの温度検出部５３、５４が形成
され、温度検出部５３、５４付近で電力駆動部から比較
的遠い位置にゲート制御部５５が同じペレット上に形成
されている。また、電力駆動部５１、５２の各ソースは
まとめて１つのソース電極９に接続され、ペレットの裏
面全体がドレイン電極８になっている。ゲート制御部５
５の一部には入力電極６が設けられておりゲート制御部
５５および電力駆動部５１、５２のゲート駆動電圧を供
給している。
【０００４】ランプ負荷などを駆動する際には突入電流
が流れるためデバイスの入力端子６がオン状態になると
電力駆動部５１、または５２の片方をオン状態にし突入
電流が低下した時点で両方の電力駆動部５１、５２をオ
ン状態にするようあらかじめゲート制御部５５に設定し
てある。また温度検出部５３、５４により電力駆動部５
１、５２の温度を検出しており周囲温度の上昇などによ
り高温になると高温になった方の電力駆動部５１または
５２をオフにするようゲート制御部５５にて行う。
が流れるためデバイスの入力端子６がオン状態になると
電力駆動部５１、または５２の片方をオン状態にし突入
電流が低下した時点で両方の電力駆動部５１、５２をオ
ン状態にするようあらかじめゲート制御部５５に設定し
てある。また温度検出部５３、５４により電力駆動部５
１、５２の温度を検出しており周囲温度の上昇などによ
り高温になると高温になった方の電力駆動部５１または
５２をオフにするようゲート制御部５５にて行う。
【０００５】このように電力駆動部を複数の領域に分割
し立ち上がり時および過熱時に各電力駆動領域を制御す
る構成とし、ランプ負荷などを駆動する際に発生する突
入電流を防止するとともに周囲温度の上昇などによる半
導体デバイスの熱的な破壊を防止することを主眼におい
た半導体素子の例としては例えば特開平０２−３０８６
２１号公報に開示された例がある。
し立ち上がり時および過熱時に各電力駆動領域を制御す
る構成とし、ランプ負荷などを駆動する際に発生する突
入電流を防止するとともに周囲温度の上昇などによる半
導体デバイスの熱的な破壊を防止することを主眼におい
た半導体素子の例としては例えば特開平０２−３０８６
２１号公報に開示された例がある。
【０００６】
【発明が解決しようとする課題】この半導体デバイスに
瞬時的に大電力を印加した直後の、図９のペレット構成
図の電力駆動部５１、５２のＢ−Ｂ’断面の温度分布を
模式的に表すと図１０のようになる。両方の電力駆動部
５１、５２が動作しているときの温度分布６１はＢ−
Ｂ’断面全体でほぼ均一になる。一方電力駆動部の片方
のみが駆動している間は駆動している電力駆動部のみが
温度上昇し他方の電力駆動部は温度上昇がない。
瞬時的に大電力を印加した直後の、図９のペレット構成
図の電力駆動部５１、５２のＢ−Ｂ’断面の温度分布を
模式的に表すと図１０のようになる。両方の電力駆動部
５１、５２が動作しているときの温度分布６１はＢ−
Ｂ’断面全体でほぼ均一になる。一方電力駆動部の片方
のみが駆動している間は駆動している電力駆動部のみが
温度上昇し他方の電力駆動部は温度上昇がない。
【０００７】このようにランプ負荷などの突入電流時に
あらかじめ比較的オン抵抗を高く設定しデバイスへの突
入電流をおさえることはできるが素子内部で能動的に働
いている部分での単位面積当たりの印加電力はほぼ同じ
であり発熱部でのピーク温度低減効果はあまり期待でき
なかった。また、電力駆動部の温度のみを検出する方法
では電力駆動部のピーク電流を充分制御しにくい欠点が
あった。
あらかじめ比較的オン抵抗を高く設定しデバイスへの突
入電流をおさえることはできるが素子内部で能動的に働
いている部分での単位面積当たりの印加電力はほぼ同じ
であり発熱部でのピーク温度低減効果はあまり期待でき
なかった。また、電力駆動部の温度のみを検出する方法
では電力駆動部のピーク電流を充分制御しにくい欠点が
あった。
【０００８】本発明の目的は、ランプ負荷などの突入電
流時のワイヤー溶断やペレット破壊を低減でき、過電力
時や負荷短絡時などの急激な温度上昇が生じる場合でも
デバイス破壊が少ない過熱保護機能付き電力駆動用ＭＯ
Ｓ型半導体素子及びそれを用いた半導体装置を提供する
ことにある。
流時のワイヤー溶断やペレット破壊を低減でき、過電力
時や負荷短絡時などの急激な温度上昇が生じる場合でも
デバイス破壊が少ない過熱保護機能付き電力駆動用ＭＯ
Ｓ型半導体素子及びそれを用いた半導体装置を提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明の過熱保護機能付
き電力駆動用ＭＯＳ型半導体素子は、電力駆動部と該電
力駆動部の温度と電流を制御するゲート制御部とからな
る過熱保護機能付き電力駆動用ＭＯＳ型半導体素子であ
って、前記電力駆動部は、異なるしきい値電圧からなる
複数領域を有し、該複数領域は低いしきい値電圧の領域
と高いしきい値電圧の領域とが交互に配置され、低いし
きい値電圧の領域のみの動作を選択できるものであり、
かつ前記複数領域は前記電力駆動部全体に分散して配置
され、前記ゲート制御部は、温度検出部で検出した前記
電力駆動部の温度に従い前記電力駆動部のゲート電圧を
制御する過熱制御部と、前記電力駆動部の電流を検知し
前記電力駆動部のゲート電圧を制御する過電流制御部と
を有することを特徴とする。
き電力駆動用ＭＯＳ型半導体素子は、電力駆動部と該電
力駆動部の温度と電流を制御するゲート制御部とからな
る過熱保護機能付き電力駆動用ＭＯＳ型半導体素子であ
って、前記電力駆動部は、異なるしきい値電圧からなる
複数領域を有し、該複数領域は低いしきい値電圧の領域
と高いしきい値電圧の領域とが交互に配置され、低いし
きい値電圧の領域のみの動作を選択できるものであり、
かつ前記複数領域は前記電力駆動部全体に分散して配置
され、前記ゲート制御部は、温度検出部で検出した前記
電力駆動部の温度に従い前記電力駆動部のゲート電圧を
制御する過熱制御部と、前記電力駆動部の電流を検知し
前記電力駆動部のゲート電圧を制御する過電流制御部と
を有することを特徴とする。
【００１０】また、電力駆動部の、異なるしきい値電圧
から成る複数領域は、異なるゲート酸化膜厚のセルであ
ってもよい。
から成る複数領域は、異なるゲート酸化膜厚のセルであ
ってもよい。
【００１１】また、電力駆動部の、異なるしきい値電圧
から成る複数領域は、異なるベース濃度のセルであって
もよい。
から成る複数領域は、異なるベース濃度のセルであって
もよい。
【００１２】この構成により次の作用、効果がある。
【００１３】すなわち、ＭＯＳ型電力駆動部を異なるゲ
ート酸化膜厚またはベース濃度のセルをペレット全体に
分散形成することにより印加電力の分散をはかる。
ート酸化膜厚またはベース濃度のセルをペレット全体に
分散形成することにより印加電力の分散をはかる。
【００１４】従って、オン抵抗を変化させるゲート制御
動作にかかわらず常に発熱源である電力駆動部全体を動
作対象とできるため単位面積あたりの発熱を低減でき、
デバイスの熱的破壊を防止できる。また、ＭＯＳ型電力
駆動部のドレイン・ソース間電圧とゲート駆動電圧条件
からドレイン電流を検知し過電流保護制御を行うことに
より電流制御の精度向上がはかれ、過電流時の電流制御
性を向上できる。
動作にかかわらず常に発熱源である電力駆動部全体を動
作対象とできるため単位面積あたりの発熱を低減でき、
デバイスの熱的破壊を防止できる。また、ＭＯＳ型電力
駆動部のドレイン・ソース間電圧とゲート駆動電圧条件
からドレイン電流を検知し過電流保護制御を行うことに
より電流制御の精度向上がはかれ、過電流時の電流制御
性を向上できる。
【００１５】
【発明の実施の形態】以下に本発明の実施の形態を図１
から説明する。図１は３端子構成の過電流制御機能付き
半導体素子の実施の形態であり、図１において図８と同
一符号は同一物を示す。本例は１つのＭＯＳ型電力駆動
素子内に異なる２つのしきい値電圧１．５Ｖと４．０Ｖ
のＭＯＳＦＥＴを分散配置してあり図１のブロック図上
では電力駆動素子１と２としてあらわす。電力駆動素子
１、２の近傍には温度を検出するためのダイオードの順
電圧特性を利用した温度検出部３が形成されている。半
導体素子の入力端子である入力電極６と電力駆動素子
１、２の間には過熱制御部４と過電流制御部５がありと
もに温度検出部３の温度信号および電力駆動素子１、２
のドレイン・ソース間電圧信号が伝達される構成になっ
ている。過電流制御部５の出力は電力駆動素子１、２に
まとめて接続されている。過熱制御部４ではＰＷＭによ
るオン／オフ制御を行い温度制御を行う。また、過電流
制御部５はゲート駆動電圧とドレイン・ソース間オン電
圧によりドレイン電流制御を行う。
から説明する。図１は３端子構成の過電流制御機能付き
半導体素子の実施の形態であり、図１において図８と同
一符号は同一物を示す。本例は１つのＭＯＳ型電力駆動
素子内に異なる２つのしきい値電圧１．５Ｖと４．０Ｖ
のＭＯＳＦＥＴを分散配置してあり図１のブロック図上
では電力駆動素子１と２としてあらわす。電力駆動素子
１、２の近傍には温度を検出するためのダイオードの順
電圧特性を利用した温度検出部３が形成されている。半
導体素子の入力端子である入力電極６と電力駆動素子
１、２の間には過熱制御部４と過電流制御部５がありと
もに温度検出部３の温度信号および電力駆動素子１、２
のドレイン・ソース間電圧信号が伝達される構成になっ
ている。過電流制御部５の出力は電力駆動素子１、２に
まとめて接続されている。過熱制御部４ではＰＷＭによ
るオン／オフ制御を行い温度制御を行う。また、過電流
制御部５はゲート駆動電圧とドレイン・ソース間オン電
圧によりドレイン電流制御を行う。
【００１６】図１のブロック図を実現するペレット構成
図を図２に示す。１つのシリコン基板上に拡散処理によ
り縦型ＭＯＳＦＥＴから成る２つのしきい値電圧の電力
駆動素子１、２を１０〜２０μｍ角のセル単位で分散配
置する電力駆動部１０と、誘電体分離された領域に温度
検知素子から成る温度検出部３と過熱制御回路から成る
過熱制御部４、過電流制御回路から成る過電流制御部５
が形成されている。電力駆動部１０の近傍には温度検出
部３が形成され、温度検出部３付近で電力駆動部１０か
ら比較的遠い位置に過熱制御部４、過電流制御部５から
成るゲート制御回路から成るゲート制御部１１が同じペ
レット上に形成されている。電力駆動部１０はソース電
極９に接続され、ペレットの裏面全体がドレイン電極８
になっている。また、ゲート制御部１１の一部には入力
電極６が設けられておりゲート制御回路１１および電力
駆動素子１、２のゲート駆動電圧を供給している。
図を図２に示す。１つのシリコン基板上に拡散処理によ
り縦型ＭＯＳＦＥＴから成る２つのしきい値電圧の電力
駆動素子１、２を１０〜２０μｍ角のセル単位で分散配
置する電力駆動部１０と、誘電体分離された領域に温度
検知素子から成る温度検出部３と過熱制御回路から成る
過熱制御部４、過電流制御回路から成る過電流制御部５
が形成されている。電力駆動部１０の近傍には温度検出
部３が形成され、温度検出部３付近で電力駆動部１０か
ら比較的遠い位置に過熱制御部４、過電流制御部５から
成るゲート制御回路から成るゲート制御部１１が同じペ
レット上に形成されている。電力駆動部１０はソース電
極９に接続され、ペレットの裏面全体がドレイン電極８
になっている。また、ゲート制御部１１の一部には入力
電極６が設けられておりゲート制御回路１１および電力
駆動素子１、２のゲート駆動電圧を供給している。
【００１７】この半導体デバイスに瞬時的に大電力を印
加した直後の、図２のペレット構成図の電力駆動部１０
のＡ−Ａ’断面の温度分布を模式的に表すと図３のよう
になる。異なるしきい値電圧の電力駆動素子１、２の両
方が動作しているときの温度分布４１はＡ−Ａ’断面全
体でほぼ均一になる。また、一方のしきい値の電力駆動
素子のみが駆動している間も異なるしきい値の電力駆動
素子１と２の距離が数１０μｍと短いため電力駆動部全
体で発熱するとみなせ、温度分布４２のように単位面積
あたりの温度上昇を低減できる。
加した直後の、図２のペレット構成図の電力駆動部１０
のＡ−Ａ’断面の温度分布を模式的に表すと図３のよう
になる。異なるしきい値電圧の電力駆動素子１、２の両
方が動作しているときの温度分布４１はＡ−Ａ’断面全
体でほぼ均一になる。また、一方のしきい値の電力駆動
素子のみが駆動している間も異なるしきい値の電力駆動
素子１と２の距離が数１０μｍと短いため電力駆動部全
体で発熱するとみなせ、温度分布４２のように単位面積
あたりの温度上昇を低減できる。
【００１８】図２のＡ−Ａ’の電力駆動部断面図を図４
に示す。ｎ形のシリコン基板２５上にｐ形エピタキシャ
ル層を作成しｐ形ベース層２４とし、ｐ形ベース層２４
上にはｎ＋形の拡散領域２３が形成されている。ｐ形ベ
ース層２４のペレット表面にはＳｉＯ2 などの異なる２
種類の膜厚のゲート酸化膜２１、２２を介して多結晶シ
リコンのゲート７が形成されている。また、ｎ＋形の拡
散領域２３からはアルミのソース電極９が取り出され、
ｎ形のシリコン基板２５からはドレイン電極８がオーミ
ック接続されている。本構成では異なるゲート酸化膜２
１、２２の膜厚のセルとすることで異なるしきい値電圧
とした実施の形態である。
に示す。ｎ形のシリコン基板２５上にｐ形エピタキシャ
ル層を作成しｐ形ベース層２４とし、ｐ形ベース層２４
上にはｎ＋形の拡散領域２３が形成されている。ｐ形ベ
ース層２４のペレット表面にはＳｉＯ2 などの異なる２
種類の膜厚のゲート酸化膜２１、２２を介して多結晶シ
リコンのゲート７が形成されている。また、ｎ＋形の拡
散領域２３からはアルミのソース電極９が取り出され、
ｎ形のシリコン基板２５からはドレイン電極８がオーミ
ック接続されている。本構成では異なるゲート酸化膜２
１、２２の膜厚のセルとすることで異なるしきい値電圧
とした実施の形態である。
【００１９】図５に他の電力駆動部断面の実施の形態を
示す。図５において図４と同じ記号は同一部分をあらわ
し説明を省略する。図５の実施の形態が図４の実施の形
態と異なる点は異なる２つの濃度のｐ形ベース層２８お
よび２９のセルとし、異なるしきい値電圧の電力駆動素
子から成る電力駆動部１０を形成した点である。なお、
図４および図５の各実施の形態は比較的簡単なプロセス
追加で作成できる。
示す。図５において図４と同じ記号は同一部分をあらわ
し説明を省略する。図５の実施の形態が図４の実施の形
態と異なる点は異なる２つの濃度のｐ形ベース層２８お
よび２９のセルとし、異なるしきい値電圧の電力駆動素
子から成る電力駆動部１０を形成した点である。なお、
図４および図５の各実施の形態は比較的簡単なプロセス
追加で作成できる。
【００２０】２つの異なるしきい値電圧からなる電力駆
動素子１０のドレイン電流のゲート電圧依存性を図６
に、ドレイン・ソース間オン抵抗のドレイン電流依存性
を図７に示す。動作点４３では低いしきい値電圧の領域
のみが動作しており、ドレイン・ソース間オン抵抗は比
較的高く、駆動可能なドレイン電流は制限が大きくな
る。このため定電圧条件下で負荷を駆動する場合には動
作点４４に比べ低電力になり電流制限効果もある。動作
点４３と４４の印加電力Ｐ（４３）、Ｐ（４４）の比は
各動作点でのドレイン・ソース間抵抗をＲ（４３）、Ｒ
（４４）とすると次のようになる。
動素子１０のドレイン電流のゲート電圧依存性を図６
に、ドレイン・ソース間オン抵抗のドレイン電流依存性
を図７に示す。動作点４３では低いしきい値電圧の領域
のみが動作しており、ドレイン・ソース間オン抵抗は比
較的高く、駆動可能なドレイン電流は制限が大きくな
る。このため定電圧条件下で負荷を駆動する場合には動
作点４４に比べ低電力になり電流制限効果もある。動作
点４３と４４の印加電力Ｐ（４３）、Ｐ（４４）の比は
各動作点でのドレイン・ソース間抵抗をＲ（４３）、Ｒ
（４４）とすると次のようになる。
【００２１】 Ｐ（４３）／Ｐ（４４）＝Ｒ（４４）／Ｒ（４３） また、ゲート電圧から期待されるドレイン・ソース間オ
ン抵抗とドレイン・ソース間電圧からより精度の高い電
流検知もできる。
ン抵抗とドレイン・ソース間電圧からより精度の高い電
流検知もできる。
【００２２】このように精度よく電流制御が可能なため
ランプ負荷などの突入電流時のワイヤー溶断やペレット
破壊を低減できる。また過電力時や負荷短絡時などの急
激な温度上昇が生じる場合でも電流制限するとともに電
力制御が可能なためデバイス破壊が少ないデバイスを実
現できる。なお、本実施の形態では過熱制御回路と過電
流制御回路を設けた例をあげたがいずれか一方の構成も
可能である。
ランプ負荷などの突入電流時のワイヤー溶断やペレット
破壊を低減できる。また過電力時や負荷短絡時などの急
激な温度上昇が生じる場合でも電流制限するとともに電
力制御が可能なためデバイス破壊が少ないデバイスを実
現できる。なお、本実施の形態では過熱制御回路と過電
流制御回路を設けた例をあげたがいずれか一方の構成も
可能である。
【００２３】
【発明の効果】以上説明したように本発明は、ペレット
全体で電力を受けながらドレイン・ソース間オン抵抗制
御、ドレイン電流制御、ＰＷＭ制御などが可能になるた
め、負荷短絡などの電力駆動素子への過電力の印加や、
ランプ負荷駆動時などの突入電流に対しても破壊しにく
い半導体デバイスが容易に実現できるばかりでなく、半
導体デバイスの寿命を短くする危険性も低減できるとい
う効果がある。
全体で電力を受けながらドレイン・ソース間オン抵抗制
御、ドレイン電流制御、ＰＷＭ制御などが可能になるた
め、負荷短絡などの電力駆動素子への過電力の印加や、
ランプ負荷駆動時などの突入電流に対しても破壊しにく
い半導体デバイスが容易に実現できるばかりでなく、半
導体デバイスの寿命を短くする危険性も低減できるとい
う効果がある。
【図１】本発明の実施の形態を示す過熱保護機能付き半
導体素子のブロック図である。
導体素子のブロック図である。
【図２】図１の実施の形態のペレット構成図である。
【図３】図２の実施の形態のＡ−Ａ’断面の温度分布図
である。
である。
【図４】図２の実施の形態のＡ−Ａ’断面構造図であ
る。
る。
【図５】図２の他の実施の形態のＡ−Ａ’断面構造図で
ある。
ある。
【図６】図１の実施の形態のドレイン電流のゲート・ソ
ース間電圧依存性を示す図である。
ース間電圧依存性を示す図である。
【図７】図１の実施の形態のドレイン・ソース間電圧の
ドレイン電流依存性を示す図である。
ドレイン電流依存性を示す図である。
【図８】従来例の過熱保護機能付き半導体素子のブロッ
ク図である。
ク図である。
【図９】図８のペレット構成図である。
【図１０】図９のＢ−Ｂ’断面の温度分布図である。
【符号の説明】 １、２ 電力駆動素子 ３、５３、５４ 温度検出部 ４ 過熱制御部 ５ 過電流制御部 ６ 入力電極 ７、５７、５８ ゲート ８ ドレイン電極 ９ ソース電極 １０、５１、５２ 電力駆動部 １１、５５ ゲート制御部 ２１、２２ ゲート酸化膜 ２３ ｎ＋形の拡散領域 ２４、２８、２９ ｐ形ベース層 ２５ ｎ形のシリコン基板 ４１、４２、６１、６２ 温度分布 ４３、４４ 動作点
Claims (3)
- 【請求項１】 電力駆動部と該電力駆動部の温度と電流
を制御するゲート制御部とからなる過熱保護機能付き電
力駆動用ＭＯＳ型半導体素子であって、 前記電力駆動部は、異なるしきい値電圧からなる複数領
域を有し、該複数領域は低いしきい値電圧の領域と高い
しきい値電圧の領域とが交互に配置され、低いしきい値
電圧の領域のみの動作を選択できるものであり、かつ前
記複数領域は前記電力駆動部全体に分散して配置され、 前記ゲート制御部は、温度検出部で検出した前記電力駆
動部の温度に従い前記電力駆動部のゲート電圧を制御す
る過熱制御部と、前記電力駆動部の電流を検知し前記電
力駆動部のゲート電圧を制御する過電流制御部とを有す
ることを特徴とする過熱保護機能付き電力駆動用ＭＯＳ
型半導体素子。 - 【請求項２】 請求項１に記載の過熱保護機能付き電力
駆動用ＭＯＳ型半導体素子において、 前記電力駆動部の、異なるしきい値電圧からなる複数領
域は、異なるゲート酸化膜厚のセルであることを特徴と
する過熱保護機能付き電力駆動用ＭＯＳ型半導体−素
子。 - 【請求項３】 請求項１に記載の過熱保護機能付き電力
駆動用ＭＯＳ型半導体素子において、 前記電力駆動部の、異なるしきい値電圧からなる複数領
域は、異なるベース濃度のセルであることを特徴とする
過熱保護機能付き電力駆動用ＭＯＳ型半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09149583A JP3077631B2 (ja) | 1997-06-06 | 1997-06-06 | 過熱保護機能付き電力駆動用ｍｏｓ型半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09149583A JP3077631B2 (ja) | 1997-06-06 | 1997-06-06 | 過熱保護機能付き電力駆動用ｍｏｓ型半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10341016A JPH10341016A (ja) | 1998-12-22 |
| JP3077631B2 true JP3077631B2 (ja) | 2000-08-14 |
Family
ID=15478380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09149583A Expired - Fee Related JP3077631B2 (ja) | 1997-06-06 | 1997-06-06 | 過熱保護機能付き電力駆動用ｍｏｓ型半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077631B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949961B2 (en) * | 2003-10-06 | 2005-09-27 | Semiconductor Components Industries, L.L.C. | Power switch structure with low RDSon and low current limit |
| JP2005217332A (ja) * | 2004-01-30 | 2005-08-11 | Nec Electronics Corp | 半導体装置 |
| DE112009004805B4 (de) | 2009-05-28 | 2019-03-28 | Toyota Jidosha Kabushiki Kaisha | Halbleitervorrichtung |
-
1997
- 1997-06-06 JP JP09149583A patent/JP3077631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10341016A (ja) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4816182B2 (ja) | スイッチング素子の駆動回路 | |
| JP2731119B2 (ja) | 半導体パワー素子およびその遮断回路 | |
| US6423987B1 (en) | Self-protect thyristor | |
| JPH09119870A (ja) | 温度検出方法、半導体装置及び温度検出回路 | |
| EP0733284B1 (en) | Power switch protected against overcurrents | |
| JPH0786587A (ja) | 半導体装置 | |
| US7145201B2 (en) | Semiconductor component | |
| US9105470B2 (en) | Semiconductor device | |
| US8017996B2 (en) | Semiconductor device, and energy transmission device using the same | |
| US6169439B1 (en) | Current limited power MOSFET device with improved safe operating area | |
| US7268596B2 (en) | Semiconductor device for driving a load | |
| JP3482948B2 (ja) | 半導体装置 | |
| JP3076468B2 (ja) | 半導体装置 | |
| US6778366B2 (en) | Current limiting protection circuit | |
| EP1168449A2 (en) | Zweipol-halbleiter-überstromschutz | |
| JP3077631B2 (ja) | 過熱保護機能付き電力駆動用ｍｏｓ型半導体素子 | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| US5831289A (en) | Silicon carbide gate turn-off thyristor arrangement | |
| JP2010088036A (ja) | 接合型電界効果トランジスタの駆動装置および駆動方法 | |
| US20020167056A1 (en) | Insulated gate semiconductor device with control circuit | |
| JP2010238772A (ja) | 半導体装置 | |
| JP4248658B2 (ja) | フューズトリミング回路 | |
| JP4853928B2 (ja) | 炭化ケイ素静電誘導トランジスタの制御装置及び制御方法 | |
| JP2001102575A (ja) | 半導体装置とその温度検出方法 | |
| JP2004173292A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |