JP2007294513A - 半導体保護回路 - Google Patents
半導体保護回路 Download PDFInfo
- Publication number
- JP2007294513A JP2007294513A JP2006117709A JP2006117709A JP2007294513A JP 2007294513 A JP2007294513 A JP 2007294513A JP 2006117709 A JP2006117709 A JP 2006117709A JP 2006117709 A JP2006117709 A JP 2006117709A JP 2007294513 A JP2007294513 A JP 2007294513A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- pad
- input terminal
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】電力損失を低減し得る半導体保護回路を提供する。
【解決手段】本実施形態に係る入力保護回路20では、入力パッドPadと通信制御回路50との間に介在するスイッチ部21により、入力パッドPadに入力される入力電圧Vinが少なくとも入力を予定する信号電圧αの最大値Vsig-max以下である場合には、入力パッドPadと通信制御回路50との導通を維持するので、入力保護抵抗27等が介在することなく、信号電圧αの降下を抑制することが可能となる。これにより、例えば、外部の通信バスから供給される電力をこのような信号ラインSLに重畳させて、当該通信用LSI10の駆動電力を当該信号ラインSLから受け取る場合においても、入力保護抵抗27による電圧降下を防止できる。したがって、電力損失を低減することができる。
【選択図】図1
【解決手段】本実施形態に係る入力保護回路20では、入力パッドPadと通信制御回路50との間に介在するスイッチ部21により、入力パッドPadに入力される入力電圧Vinが少なくとも入力を予定する信号電圧αの最大値Vsig-max以下である場合には、入力パッドPadと通信制御回路50との導通を維持するので、入力保護抵抗27等が介在することなく、信号電圧αの降下を抑制することが可能となる。これにより、例えば、外部の通信バスから供給される電力をこのような信号ラインSLに重畳させて、当該通信用LSI10の駆動電力を当該信号ラインSLから受け取る場合においても、入力保護抵抗27による電圧降下を防止できる。したがって、電力損失を低減することができる。
【選択図】図1
Description
本発明は、半導体装置に組み込まれる内部回路を保護する半導体保護回路に関するものである。
半導体装置に組み込まれる内部回路を保護する半導体保護回路として、例えば、下記特許文献1に開示されている入力保護回路がある。このような入力保護回路では、一般に、入力パッドと信号ラインとの間に入力保護抵抗が挿入されており、これにより信号ラインに過大電流が流れることを抑制している。
特開平6−310714号公報
しかしながら、上記特許文献1に開示されるような従来の入力保護回路では、このような入力保護抵抗が入力パッドと信号ラインとの間に挿入されていることから、この信号ラインに大電流が流れる場合には、直列に介在する入力保護抵抗による電圧降下を無視できないことがある。
例えば、外部から供給される電力をこのような信号ラインに重畳させて、当該半導体装置の駆動電力を当該信号ラインから受け取る場合には、通常の入力信号を受ける場合に比べて桁違いの電流が入力保護抵抗に流れることになる。このため、このような駆動電力の供給による大電流が入力保護抵抗に流れることで生じる電圧降下も桁違いに増加する。
つまり、このような要求のある半導体装置の入力保護回路においては、入力保護抵抗の存在やその値が供給を受ける電力の損失に直結する一方で、予定外の大電流が流れることを防止し得る機能面では、当該入力保護抵抗の存在は不可欠なものとなる。したがって、このような背反する要求を両立させることが困難であるという点に技術的な課題がある。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、電力損失を低減し得る半導体保護回路を提供することにある。
上記目的を達成するため、特許請求の範囲に記載の請求項1の半導体保護回路では、半導体装置の入力端子とこの半導体装置に組み込まれた内部回路との間に介在し、前記入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最大値以下である場合には、前記入力端子と前記内部回路との導通を維持する第1スイッチ手段と、前記入力端子に接続され、前記入力電圧が前記信号電圧の最大値を超える所定の第1電圧になると前記第1スイッチ手段を導通状態から遮断状態に切り替える切替手段と、前記入力端子と前記半導体装置の所定の基準電位との間に介在し、前記入力電圧が前記所定の第1電圧を超えかつ前記第1スイッチ手段の絶縁耐電圧を下回る所定の第2電圧以上である場合には、前記入力端子と前記所定の基準電位との間を導通させ、前記入力電圧が前記所定の第2電圧を下回る場合には前記入力端子と前記所定の基準電位との間を遮断する第2スイッチ手段と、を備えることを技術的特徴とする。
特許請求の範囲に記載の請求項2の半導体装置の入力保護回路では、半導体装置の入力端子とこの半導体装置に組み込まれた内部回路との間に介在し、前記入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最小値以上である場合には、前記入力端子と前記内部回路との導通を維持する第1スイッチ手段と、前記入力端子に接続され、前記入力電圧が前記信号電圧の最小値を下回る所定の第1電圧になると前記第1スイッチ手段を導通状態から遮断状態に切り替える切替手段と、前記入力端子と前記半導体装置の所定の基準電位との間に介在し、前記入力電圧が前記所定の第1電圧を下回りかつ前記第1スイッチ手段の絶縁耐電圧を下回る所定の第2電圧以下である場合には、前記入力端子と前記所定の基準電位との間を導通させ、前記入力電圧が前記所定の第2電圧を超える場合には前記入力端子と前記所定の基準電位との間を遮断する第2スイッチ手段と、を備えることを技術的特徴とする。
特許請求の範囲に記載の請求項3の半導体装置の入力保護回路では、請求項1または2に記載の半導体保護回路において、前記入力端子と前記内部回路との間には、前記第1スイッチ手段と並列に接続される抵抗手段が存在することを技術的特徴とする。
請求項1の発明では、入力端子と内部回路との間に介在する第1スイッチ手段により、入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最大値以下である場合には、入力端子と内部回路との導通を維持するので、入力保護抵抗等が介在することなく、信号電圧の降下を抑制することが可能となる。これにより、例えば、外部から供給される電力をこのような信号ラインに重畳させて、当該半導体装置の駆動電力を当該信号ラインから受け取る場合においても、入力保護抵抗による電圧降下を防止できる。したがって、電力損失を低減することができる。
一方、正のサージ電圧等により、入力端子の入力電圧が信号電圧の最大値を超える所定の第1電圧になると、切替手段により第1スイッチ手段を導通状態から遮断状態に切り替えるので、所定の第1電圧を超える電圧が内部回路に侵入することを防止できる。また、半導体装置の所定の基準電位(例えばアース電位)と入力端子との間に介在する第2スイッチ手段により、入力端子に入力される入力電圧が所定の第1電圧を超えかつ第1スイッチ手段の絶縁耐電圧を下回る所定の第2電圧以上である場合には、入力端子と所定の基準電位との間を導通させるので、当該所定の第2電圧以上の電圧が入力端子から侵入したときには、このような電圧を所定の基準電位に逃がすことができる。これにより、正のサージ電圧等の侵入による内部回路の破壊や損傷を防止することができる。また、所定の第2電圧は、第1スイッチ手段の絶縁耐電圧を下回る電圧であるので、第1スイッチ手段の絶縁を破壊して入力電圧が内部回路側に侵入することを防止できる。
請求項2の発明では、入力端子と内部回路との間に介在する第1スイッチ手段により、入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最小値以上である場合には、入力端子と内部回路との導通を維持するので、入力保護抵抗等が介在することなく、信号電圧の降下を抑制することが可能となる。これにより、例えば、外部から供給される電力をこのような信号ラインに重畳させて、当該半導体装置の駆動電力を当該信号ラインから受け取る場合においても、入力保護抵抗による電圧降下を防止できる。したがって、電力損失を低減することができる。
一方、負のサージ電圧等により、入力端子の入力電圧が信号電圧の最小値を下回る所定の第1電圧になると、切替手段により第1スイッチ手段を導通状態から遮断状態に切り替えるので、所定の第1電圧を下回る電圧が内部回路に侵入することを防止できる。また、半導体装置の所定の基準電位(例えば電源電位)と入力端子との間に介在する第2スイッチ手段により、入力端子に入力される入力電圧が所定の第1電圧を下回りかつ第1スイッチ手段の絶縁耐電圧を下回る所定の第2電圧以下である場合には、入力端子と所定の基準電位との間を導通させるので、当該所定の第2電圧以下の電圧が入力端子から侵入したときには、電圧がクランプされる。これにより、サージ電圧等の侵入による内部回路の破壊や損傷を防止することができる。また、所定の第2電圧は、第1スイッチ手段の絶縁耐電圧を下回る電圧であるので、第1スイッチ手段の絶縁を破壊して入力電圧が内部回路側に侵入することを防止できる。
請求項3の発明では、入力端子と内部回路との間には、第1スイッチ手段と並列に接続される抵抗手段が存在する。これにより、入力端子にサージ電圧等の入力により、第1スイッチ手段が遮断状態に切り替わってから第2スイッチ手段が導通するまでの間は、当該抵抗手段を介して内部回路に接続される電流経路が形成されるので、第1スイッチ手段が遮断状態であっても、入力端子に入力した信号電圧を内部回路に伝搬することができる。したがって、サージ電圧等の入力があっても、このような信号電圧を内部回路に継続的に出力することができる。
以下、本発明の半導体保護回路をシリアル通信用のLSI(Large Scale Integration )(以下「通信用LSI」という)の入力保護回路に適用した実施形態を各図に基づいて説明する。
図1に示すように、通信用LSI10は、その内部に組み込まれる通信制御回路50を備えており、外部との電気的な接続には入力パッドPadまたは出力パッド(図略)を介して可能になるように構成されている。この通信用LSI10は、例えば、伝送線に電流を流すことによりデータ通信が行われるデータ通信機能を提供し得るものである。
この種のデータ通信装置は、例えば、自動車に搭載された電子制御装置(ECU)とセンサとの間においてセンサ信号や制御信号等を通信するために用いられ、本通信用LSI10もこれに適用される。本通信用LSI10の場合、入力パッドPadに接続される図略の通信バスから、このようなデータ通信による信号入力を受信することによって、通信制御回路50を駆動可能な電力の供給を受けるとともに、当該通信制御回路50によるデータ信号の信号処理を可能に構成されている。
なお、図略の通信バスは2本一対で構成されており、そのうちの1本は入力パッドPadに、他の1本はアース電位Eにそれぞれ接続されている。これにより、例えば、最大で40V程度の直流電圧を通信用LSI10に供給可能にしている。
このような通信用LSI10に内蔵される通信制御回路50は、通常、入力保護抵抗を介して入力パッドPadに接続されているが、本実施形態では、図1に示すように、入力保護回路20を介して入力パッドPadに接続されている。このため、供給される電力をこのような入力パッドPadから受け取る場合においても、入力保護抵抗による電圧降下の防止や電力損失の低減を可能にしている。ここで、入力保護回路20について説明する。
図1に示すように、入力保護回路20は、入力パッドPadから通信制御回路50の入力に到るまでの間の信号ラインSLに直列に介在しており、スイッチ部21、N−MOSトランジスタ23、ダイオード25、入力保護抵抗27により構成されている。
スイッチ部21は、入出力間(I−O)をオンオフ制御可能に構成される半導体スイッチング回路で、例えば、ソース端子を入力I、ドレイン端子を出力O、ゲート端子を制御入力CとするP−MOSトランジスタPと、このP−MOSトランジスタPのゲート端子−アース電位E間に接続される抵抗Rdと、により構成されている。
このP−MOSトランジスタPは、導通状態における電力損失をほぼゼロにし得るように、オン抵抗が十分に小さく設定されている。例えば、オン抵抗が十数Ω前後(4〜10Ω)以下になるように、当該P−MOSトランジスタPを構成する半導体構造(チャネル幅W、チャネル長L)の寸法やNウェルの表面不純物濃度等が設定されている。なお、このP−MOSトランジスタPのドレイン−ソース間に印加できる最大電圧(以下「ドレイン−ソース間耐電圧」という)VPsdは、例えば60Vに設定されている。
このスイッチ部21は、前述した信号ラインSLに直列に接続されており、本実施形態の場合、入力パッドPadをスイッチ部21の入力Iに、また通信制御回路50をスイッチ部21の出力Oに、それぞれ接続している。また制御入力Cには、N−MOSトランジスタ23のソース端子が接続されている。抵抗Rdは、いわゆるプルダウン抵抗で、当該P−MOSトランジスタPのゲート端子に印加される電圧(ゲート電圧)をこのトランジスタの閾値電圧以下に設定している。これにより、当該P−MOSトランジスタPは、通常、ドレイン−ソース間を導通状態(オン状態)にすることで、スイッチ部21の入出力間(I−O)は、通常時において導通状態に維持可能にしている。
N−MOSトランジスタ23は、ドレイン端子をスイッチ部21の入力Iに、ソース端子をスイッチ部21の制御入力Cに、ゲート端子をアース電位Eに、それぞれ接続する半導体スイッチング素子で、ドレイン−ソース間耐電圧がスイッチ部21のP−MOSトランジスタPの耐電圧VPsd(例えば60V)よりも低く、入力パッドPadに入力される信号電圧の最大値Vsig-max(例えば40V)よりも高いVNsd(例えば45V)になるように、当該N−MOSトランジスタ23を構成する半導体構造(チャネル幅W、チャネル長L)の寸法やPウェルの表面不純物濃度等が設定されている。これにより、当該N−MOSトランジスタ23のソース電位によってスイッチ部21のスイッチング制御が可能となる。
また、N−MOSトランジスタ23のVNsdは、内部回路である通信制御回路50を構成するデバイス(例えばトランジスタ)の耐電圧よりも低く設定する必要がある。これにより、内部回路のデバイスが破壊されるよりも低い電圧でN−MOSトランジスタ23が作動するので、スイッチ部21のP−MOSトランジスタPをオフして遮断することができる。
即ち、N−MOSトランジスタ23のゲート端子は、常時アース電位Eに接続されているため、ゲート電圧は当該トランジスタの閾値電圧Vtを超えることはなく、通常はスイッチ部21を遮断状態に制御し得ない。しかし、入力パッドPadにN−MOSトランジスタ23のドレイン−ソース間耐電圧VNsdを超える正のサージ電圧(+1kV〜+30kV)が入力された場合には、ドレインから侵入したサージ電圧が耐電圧VNsdを超えてドレイン−ソース間の絶縁を破壊してソース側に出力されるので、このような場合にはゲート電圧にかかわらず、スイッチ部21のP−MOSトランジスタPのゲート電圧をアース電位Eよりも上昇させる。これにより、当該P−MOSトランジスタPのゲート電圧が当該トランジスタの閾値電圧以上になると、それまで導通状態を維持していたドレイン−ソース間が遮断状態(オフ状態)に移行することから、正のサージ電圧が入力パッドPadに入力されるような異常時においては、スイッチ部21をオンからオフに移行させるスイッチング制御が可能となる。
ダイオード25は、信号ラインSLからアース電位Eに向かって逆方向に接続されており、通常時においては、信号ラインSLからアース電位Eへの電流を阻止し得るように構成されている。このダイオード25は、逆方向耐電圧がN−MOSトランジスタ23の耐電圧VNsd(例えば45V)よりも高くスイッチ部21のP−MOSトランジスタPの耐電圧VPsd(例えば60V)よりも低いVDbd(例えば50V)となるように、設定されている。なお、ダイオード25の逆方向耐電圧は、アノード−カソード間の距離、および、アノード、カソードの拡散濃度等によって制御可能である。これにより、入力パッドPadにこのダイオード25の逆方向耐電圧VDbdよりも高い正のサージ電圧が入力された場合には、スイッチ部21のP−MOSトランジスタPの絶縁が破壊される前に、侵入したサージ電圧をアース電位Eに逃がすことが可能となる。
入力保護抵抗27は、信号ラインSLに直列で、かつ前述したスイッチ部21と並列に接続される抵抗で、抵抗値が例えば10Ω〜1kΩになるように、ポリシリコン抵抗や拡散抵抗等の半導体プロセスにより形成されている。この入力保護抵抗27は、スイッチ部21と電気的に並列に接続されることで、例えば、前述したように、正のサージ電圧が入力パッドPadに入力されたことによって、スイッチ部21が導通状態から遮断状態に移行しても、スイッチ部21のオフの間に、入力パッドPadに入力された信号電圧を通信制御回路50にバイパス可能にするとともに、当該入力保護抵抗27を介して通信制御回路50に侵入しようとする正のサージ電圧を低減可能にしている。
なお、入力保護抵抗27を、例えば、Nウェル中のP+拡散抵抗で形成した場合には、正のサージ電圧によりP+とNウェルとの間で順方向電流が流れて通信制御回路50の誤動作を招き得るので、このような誤動作を防止するためには入力保護抵抗27をポリシリコン抵抗で形成する方が望ましい。
このように入力保護回路20を構成するとともに、スイッチ部21のP−MOSトランジスタPの耐電圧VPsd、N−MOSトランジスタ23の耐電圧VNsd、ダイオード25の逆方向耐電圧Vbdを、信号電圧の最大値Vsig-max(例えば40V)<VNsd(例えば45V)<VDbd(例えば50V)<VPsd(例えば60V)の関係に設定することで、(イ)通常時においては、スイッチ部21のP−MOSトランジスタPが導通状態を維持することから、入力パッドPadから信号ラインSLを介して入力保護回路20に入力される信号電圧α(最大40V)は、スイッチ部21を介して低オン抵抗で通信制御回路50に入力される。
このため、図2に示すような信号電圧α(最大電圧Vsig-max、最小電圧Vsig-min)を、入力保護抵抗27による電圧降下や電力損失を受けることなく、通信制御回路50に入力することが可能となる(図2に示す(1)の期間)。なお、図2は、縦軸を入力パッドPadの入力電圧Vin、横軸を時間Tとして、入力パッドPadに入力される信号電圧α(Vsig)や正のサージ電圧βの一例を示したものである。
これに対し、図2に示すような正のサージ電圧βが信号ラインSLを介して入力される場合、つまり(ロ)異常時においては、入力保護回路20に入力される正のサージ電圧βがN−MOSトランジスタ23の耐電圧VNsdを超えると、当該N−MOSトランジスタ23のドレイン−ソース間の絶縁破壊によって当該ドレイン−ソース間が導通状態になる。このため、スイッチ部21のP−MOSトランジスタPのゲート電圧はアース電位Eよりも上昇するので、導通状態を維持していたP−MOSトランジスタPが遮断状態になり、それまでスイッチ部21を介して低オン抵抗で通信制御回路50に入力されていた信号電圧αは、入力保護抵抗27による迂回路を介して通信制御回路50に入力され、また正のサージ電圧βも、入力保護抵抗27を介して通信制御回路50に侵入する。これにより、スイッチ部21が遮断状態であっても、入力パッドPadに入力された信号電圧αを通信制御回路50に伝搬させることが可能となり、またサージ電圧βによる過大電流の流入を抑制することが可能となる(図2に示す(2)の期間)。
そして、正のサージ電圧βがさらに電圧上昇してダイオード25の逆方向耐電圧VDbd以上になると、当該ダイオード25のアノード−カソード間の絶縁破壊によってアノード−カソード間が導通状態になる。このため、入力パッドPadに入力されたこのようなサージ電圧βは、信号ラインSLよりも電位の低いアース電位Eに逃げる(ダイオード25によりクランプされる)ので、それまで入力保護抵抗27を介して通信制御回路50に侵入していた正のサージ電圧βの入力を防止することが可能となる(図2に示す(3)の期間)。これにより、図2に示すように、ダイオード25の逆方向耐電圧VDbdを超える正のサージ電圧β’が通信制御回路50に侵入することを防止できる。
その後、正のサージ電圧βがピークを超えて電圧降下しダイオード25の逆方向耐電圧VDbd以下になると、ダイオード25によるクランプが効かなくなるので、サージ電圧βは再び入力保護抵抗27を介して通信制御回路50に侵入するが(図2に示す(4)の期間)、さらにサージ電圧βの電圧が降下してN−MOSトランジスタ23の耐電圧VNsd以下になることで、N−MOSトランジスタ23が絶縁破壊された状態から正常な状態に復帰するため、スイッチ部21のP−MOSトランジスタPは遮断状態から導通状態に移行する(図2に示す(5)の期間)。これにより、入力パッドPadに入力された信号電圧αを通信制御回路50に伝搬させることが可能となる。
以上説明したように、本実施形態に係る入力保護回路20によると、入力パッドPadと通信制御回路50との間に介在するスイッチ部21により、入力パッドPadに入力される入力電圧Vinが少なくとも入力を予定する信号電圧α(Vsig)の最大値Vsig-max以下である場合には、入力パッドPadと通信制御回路50との導通を維持するので、入力保護抵抗27等が介在することなく、信号電圧αの降下を抑制することが可能となる。
これにより、例えば、外部の通信バスから供給される電力をこのような信号ラインSLに重畳させて、当該通信用LSI10の駆動電力を当該信号ラインSLから受け取る場合においても、入力保護抵抗27による電圧降下を防止できる。したがって、電力損失を低減することができる。
一方、正のサージ電圧β等により、入力パッドPadの入力電圧Vinが信号電圧α(Vsig)の最大値Vsig-maxを超えるN−MOSトランジスタ23の耐電圧VNsdを超えると、N−MOSトランジスタ23によりスイッチ部21を導通状態から遮断状態に切り替えるので、耐電圧VNsdを超える電圧が通信制御回路50に侵入することを防止できる。また、通信用LSI10のアース電位Eと入力パッドPadとの間に介在するダイオード25により、入力パッドPadに入力される入力電圧VinがN−MOSトランジスタ23の耐電圧VNsdを超えかつスイッチ部21のP−MOSトランジスタPの耐電圧VPsdを下回るダイオード25の逆方向耐電圧VDbd以上である場合には、入力パッドPadとアース電位Eとの間を導通させるので、当該逆方向耐電圧VDbd以上の電圧が入力パッドPadから侵入したときには、このような電圧をアース電位Eに逃がすことができる。
これにより、正のサージ電圧β’等の侵入による通信制御回路50の破壊や損傷を防止することができる。また、逆方向耐電圧VDbdは、スイッチ部21のP−MOSトランジスタPの耐電圧VPsdを下回る電圧であるので、スイッチ部21のP−MOSトランジスタPの絶縁を破壊して入力電圧Vinが通信制御回路50側に侵入することを防止できる。
また、本実施形態に係る入力保護回路20によると、入力パッドPadと通信制御回路50との間には、スイッチ部21と並列に接続される入力保護抵抗27が存在する。これにより、入力パッドPadにサージ電圧β等の入力により、スイッチ部21が遮断状態に切り替わってからダイオード25が導通するまでの間は、当該入力保護抵抗27を介して通信制御回路50に接続される電流経路が形成されるので、スイッチ部21が遮断状態であっても、入力パッドPadに入力した信号電圧αを通信制御回路50に伝搬することができる。したがって、サージ電圧β等の入力があっても、このような信号電圧αを通信制御回路50に継続的に出力することができる。
なお、入力保護回路20の改変例として、例えば図3に示す回路構成を採っても良い。即ち、これまで説明した図1に示す入力保護回路20と図3に示す本改変例の入力保護回路20’とを比較するとわかるように、図2の入力保護回路20を構成するN−MOSトランジスタ23に代えて、スイッチ部21のP−MOSトランジスタPのソース−ゲート間を逆方向に接続するダイオード23’を設ける。そして、このダイオード23’の逆方向耐電圧VDbd’を、スイッチ部21のP−MOSトランジスタPの耐電圧VPsd(例えば60V)よりも低く、入力パッドPadに入力される信号電圧の最大値Vsig-max(例えば40V)よりも高くになるように、さらに、内部回路である通信制御回路50を構成するデバイス(例えばトランジスタ)の耐電圧よりも低く設定する必要があり、例えば45Vに設定する。この逆方向耐電圧VDbd’は、前述したダイオード25と同様に、アノード−カソード間距離等により設定される。
これにより、入力パッドPadにダイオード23’の逆方向耐電圧VDbd’以下の電圧が入力された場合には、ダイオード23’によりスイッチ部21のP−MOSトランジスタPのゲート電圧は閾値電圧Vtを超えることはなく、スイッチ部21を遮断状態に制御し得ない。
これに対し、入力パッドPadにダイオード23’の逆方向耐電圧VDbd’を超える正のサージ電圧が入力された場合には、ダイオード23’の絶縁破壊によりP−MOSトランジスタPのゲート電圧が当該トランジスタの閾値電圧以上になるため、それまで導通状態を維持していたドレイン−ソース間が遮断状態に移行する。これにより、正のサージ電圧が入力パッドPadに入力されるような異常時においては、スイッチ部21をオンからオフに移行させるスイッチング制御が可能となる。したがって、図3に示す構成でも、前述と同様の作用・効果を得ることができる。
このように図1〜図3に示す入力保護回路20、20’は、正のサージ電圧に対して特に有効な構成であったが、次に、本実施形態の他の例として、負のサージ電圧に対して特に有効な入力保護回路30を図4および図5を参照して説明する。
前述した入力保護回路20は、正のサージ電圧に対するものであったのに対し、この入力保護回路30は、負のサージ電圧に対するものである。このため、図4に示すように、入力保護回路30は、前述の入力保護回路20と同様に、入力パッドPadから通信制御回路50の入力に到るまでの間の信号ラインSLに直列に介在しているものの、入力保護回路20に対し電圧の極性関係を正負逆に構成した点が異なる。
したがって、入力保護回路30は、入力保護回路20とほぼ同様に、信号ラインSLに直列に接続されており、スイッチ部31、P−MOSトランジスタ33、ダイオード35、入力保護抵抗37により構成されているが、アース電位Eではなく、電源電圧Vddに対して構成される。
即ち、スイッチ部31は、スイッチ部21と同様に、入出力間(I−O)をオンオフ制御可能に構成される半導体スイッチング回路であるが、N−MOSトランジスタNのドレイン端子を入力I、ソース端子を出力O、ゲート端子を制御入力Cをそれぞれ接続する。そして、ゲート端子のゲート電圧を閾値電圧以上に設定可能なプルアップ抵抗Ruを、このN−MOSトランジスタNのゲート端子−電源電圧Vdd間に接続する。
なお、このN−MOSトランジスタNも、入力保護回路20のP−MOSトランジスタPと同様に、導通状態における電力損失をほぼゼロにし得るように、そのオン抵抗は十分に小さく(例えば十数Ω前後(4〜10Ω))設定されている。また、このN−MOSトランジスタNのドレイン−ソース間の耐電圧VNsdも、例えば60Vに設定されている。これにより、当該N−MOSトランジスタNは、通常、ドレイン−ソース間を導通状態(オン状態)にすることで、スイッチ部31の入出力間(I−O)は、通常時において導通状態に維持可能にしている。
P−MOSトランジスタ33は、入力保護回路20のN−MOSトランジスタ23に相当する半導体スイッチング素子で、ソース端子をスイッチ部31の入力Iに、ドレイン端子をスイッチ部31の制御入力Cに、ゲート端子を電源電圧Vddに、それぞれ接続している。電源電圧Vddは、入力パッドPadに入力される信号電圧の最大値Vsig-max(例えば40V)以上の電圧(例えば40V)であることが必要である。そして、このP−MOSトランジスタ33は、そのドレイン−ソース間耐電圧がスイッチ部31のN−MOSトランジスタNの耐電圧VNsd(例えば60V)よりも低く、入力パッドPadに入力される信号電圧の最大値Vsig-max(例えば40V)よりも高いVNsd(例えば45V)になるように、当該P−MOSトランジスタ33を構成する半導体構造(チャネル幅W、チャネル長L)の寸法やNウェルの表面不純物濃度等が設定されている。これにより、当該P−MOSトランジスタ33のドレイン電位によってスイッチ部31のスイッチング制御が可能となる。
即ち、P−MOSトランジスタ33のゲート端子は、常時電源電圧Vddに接続されているため、ゲート電圧は当該トランジスタの閾値電圧Vtを下回ることはなく、通常はスイッチ部31を遮断状態に制御し得ない。しかし、入力パッドPadにP−MOSトランジスタ33のドレイン−ソース間耐電圧VPsdを超える負のサージ電圧(−10kV〜−30kV)が入力された場合には、ソースから侵入したサージ電圧が耐電圧VPsdを超えてドレイン−ソース間の絶縁を破壊してドレイン側に出力されるので、このような場合にはゲート電圧にかかわらず、スイッチ部31のN−MOSトランジスタNのゲート電圧を電源電圧Vddよりも降下させる。これにより、当該N−MOSトランジスタNのゲート電圧が当該トランジスタの閾値電圧未満になると、それまで導通状態を維持していたドレイン−ソース間が遮断状態(オフ状態)に移行することから、負のサージ電圧が入力パッドPadに入力されるような異常時においては、スイッチ部31をオンからオフに移行させるスイッチング制御が可能となる。
ダイオード35は、入力保護回路20のダイオード25に相当するもので、電源電圧Vddから信号ラインSLに向かって逆方向に接続されている。このダイオード35は、通常時においては、電源電圧Vddから信号ラインSLへの電流を阻止し得るように構成されており、逆方向耐電圧がP−MOSトランジスタ33の耐電圧VPsd(例えば45V)よりも高くスイッチ部31のN−MOSトランジスタNの耐電圧VNsd(例えば60V)よりも低いVDbd(例えば50V)となるように、アノード−カソード間距離等が設定されている。これにより、入力パッドPadにこのダイオード35の逆方向耐電圧VDbdよりも高い負のサージ電圧が入力された場合には、スイッチ部31のN−MOSトランジスタNの絶縁が破壊される前に、侵入したサージ電圧をクランプすることが可能となる。
入力保護抵抗37は、入力保護回路20の入力保護抵抗27に相当するポリシリコン抵抗や拡散抵抗等の半導体プロセスにより形成される抵抗で、信号ラインSLに直列で、かつ前述したスイッチ部31と並列に接続されている。この入力保護抵抗37の抵抗値は、例えば10Ω〜1kΩに設定されており、スイッチ部31と電気的に並列に接続されることで、例えば、前述したように、負のサージ電圧が入力パッドPadに入力されたことによって、スイッチ部31が導通状態から遮断状態に移行しても、スイッチ部31のオフの間に、入力パッドPadに入力された信号電圧を通信制御回路50にバイパス可能にするとともに、当該入力保護抵抗37を介して通信制御回路50に侵入しようとする負のサージ電圧を低減可能にしている。
このように入力保護回路30を構成するとともに、スイッチ部31のN−MOSトランジスタNの耐電圧VNsd、P−MOSトランジスタ33の耐電圧VPsd、ダイオード35の逆方向耐電圧Vbdを、VPsd(例えば45V)<VDbd(例えば50V)<VNsd(例えば60V)の関係に設定する。これにより、(イ)通常時においては、スイッチ部31のN−MOSトランジスタNが導通状態を維持することから、入力パッドPadから信号ラインSLを介して入力保護回路30に入力される信号電圧α(最小2V)は、スイッチ部31を介して低オン抵抗で通信制御回路50に入力される。
このため、図5に示すような信号電圧α(最大電圧Vsig-max、最小電圧Vsig-min)を、入力保護抵抗37による電圧降下や電力損失を受けることなく、通信制御回路50に入力することが可能となる(図5に示す(1)の期間)。なお、図5は、縦軸を入力パッドPadの入力電圧Vin、横軸を時間Tとして、入力パッドPadに入力される信号電圧α(Vsig)や負のサージ電圧γの一例を示したものである。
これに対し、図5に示すような負のサージ電圧γが信号ラインSLを介して入力される場合、つまり(ロ)異常時においては、入力保護回路30に入力される負のサージ電圧γがP−MOSトランジスタ33の耐電圧VPsdを超えると、当該P−MOSトランジスタ33のドレイン−ソース間の絶縁破壊によって当該ドレイン−ソース間が導通状態になる。このため、スイッチ部31のN−MOSトランジスタNのゲート電圧は電源電圧Vddよりも降下するので、導通状態を維持していたN−MOSトランジスタNが遮断状態になり、それまでスイッチ部31を介して低オン抵抗で通信制御回路50に入力されていた信号電圧αは、入力保護抵抗37による迂回路を介して通信制御回路50に入力され、また負のサージ電圧γも、入力保護抵抗37を介して通信制御回路50に侵入する。これにより、スイッチ部31が遮断状態であっても、入力パッドPadに入力された信号電圧αを通信制御回路50に伝搬させることが可能となり、またサージ電圧γによる過大電流の流入を抑制することが可能となる(図5に示す(2)の期間)。
そして、負のサージ電圧γがさらに電圧降下してダイオード35の逆方向耐電圧VDbd以下になると、当該ダイオード35のアノード−カソード間の絶縁破壊によってアノード−カソード間が導通状態になる。このため、入力パッドPadに入力されたこのようなサージ電圧γは、ダイオード35によりクランプされるので、それまで入力保護抵抗37を介して通信制御回路50に侵入していた負のサージ電圧γの入力を防止することが可能となる(図5に示す(3)の期間)。これにより、図5に示すように、ダイオード35の逆方向耐電圧VDbdを超える負のサージ電圧γ’が通信制御回路50に侵入することを防止できる。
その後、負のサージ電圧γがピークを超えて電圧上昇しダイオード35の逆方向耐電圧VDbd以下になると、ダイオード35によるクランプが効かなくなるので、サージ電圧γは再び入力保護抵抗37を介して通信制御回路50に侵入するが(図5に示す(4)の期間)、さらにサージ電圧γの電圧が上昇しP−MOSトランジスタ33の耐電圧VPsd以下になることで、P−MOSトランジスタ33が絶縁破壊された状態から正常な状態に復帰するため、スイッチ部31のN−MOSトランジスタNは遮断状態から導通状態に移行する(図5に示す(5)の期間)。これにより、入力パッドPadに入力された信号電圧αを通信制御回路50に伝搬させることが可能となる。
以上説明したように、本実施形態の他の例に係る入力保護回路30によると、入力パッドPadと通信制御回路50との間に介在するスイッチ部31により、入力パッドPadに入力される入力電圧Vinが少なくとも入力を予定する信号電圧α(Vsig)の最小値Vsig-min以上である場合には、入力パッドPadと通信制御回路50との導通を維持するので、入力保護抵抗37等が介在することなく、信号電圧αの降下を抑制することが可能となる。
これにより、例えば、外部の通信バスから供給される電力をこのような信号ラインSLに重畳させて、当該通信用LSI10の駆動電力を当該信号ラインSLから受け取る場合においても、入力保護抵抗37による電圧降下を防止できる。したがって、電力損失を低減することができる。
一方、負のサージ電圧γ等により、入力パッドPadの入力電圧Vinが信号電圧Vsigの最小値Vsig-minを下回るP−MOSトランジスタ33の耐電圧VPsdを超えると、P−MOSトランジスタ33によりスイッチ部31を導通状態から遮断状態に切り替えるので、耐電圧VPsdを下回る電圧が通信制御回路50に侵入することを防止できる。また、通信用LSI10の電源電圧Vddと入力パッドPadとの間に介在するダイオード35により、入力パッドPadに入力される入力電圧VinがP−MOSトランジスタ33の耐電圧VPsdをを下回りかつスイッチ部31のN−MOSトランジスタNの耐電圧VNsdを下回るダイオード35の逆方向耐電圧VDbd以下である場合には、入力パッドPadと電源電圧Vddとの間を導通させるので、当該逆方向耐電圧VDbd以下の電圧が入力パッドPadから侵入したときには、電源電圧Vddと入力パッドPad間で電流が流れるので、内部回路へのサージ侵入(つまり大電流の侵入)を抑制することができる。
これにより、サージ電圧γ等の侵入による通信制御回路50の破壊や損傷を防止することができる。また、逆方向耐電圧VDbdは、スイッチ部31のN−MOSトランジスタNの耐電圧VNsdを下回る電圧であるので、スイッチ部31の絶縁を破壊して入力電圧Vinが通信制御回路50側に侵入することを防止できる。
また、本実施形態の他の例に係る入力保護回路30によると、入力パッドPadと通信制御回路50との間には、スイッチ部31と並列に接続される入力保護抵抗37が存在する。これにより、入力パッドPadにサージ電圧γ等の入力により、スイッチ部31が遮断状態に切り替わってからダイオード35が導通するまでの間は、当該入力保護抵抗37を介して通信制御回路50に接続される電流経路が形成されるので、スイッチ部31が遮断状態であっても、入力パッドPadに入力した信号電圧αを通信制御回路50に伝搬することができる。したがって、サージ電圧γ等の入力があっても、このような信号電圧αを通信制御回路50に継続的に出力することができる。
また、図4の実施例において、電源電圧Vddを入力パッドPadに入力される信号電圧の最大値Vsig-max以上の電圧とすることができない場合には、ダイオード35を入力パッドPad(信号ラインSL)とアース電位Eとの間に接続しても良い。この場合、負のサージ電圧γが侵入したときには、アース電位Eと入力パッドPadとの間で電流が流れることで、内部回路へのサージ侵入(つまり大電流の侵入)を防ぐことでができる。
なお、上述した各例では、入力保護回路20のスイッチ部21を構成するトランジスタや入力保護回路30のスイッチ部31を構成するトランジスタに、いずれもMOSトランジスタを用いたが、スイッチング動作が可能な半導体素子であればこれに限られることはなく、例えば、バイポーラトランジスタをこれらのトランジスタに用いても良い。
例えば、図1に示す入力保護回路20のスイッチ部21のP−MOSトランジスタPの代わりにPNP型のバイポーラトランジスタを、また図4に示す入力保護回路30のスイッチ部31のN−MOSトランジスタNの代わりにNPN型のバイポーラトランジスタを、それぞれ用いることによって、これらのMOSトランジスタの場合と同様の作用・効果を得ることが可能となる。
10…通信用LSI(半導体装置)
20、20’、30…入力保護回路
21、31…スイッチ部(第1スイッチ手段)
23…N−MOSトランジスタ(切替手段)
23’…ダイオード(切替手段)
25、35…ダイオード(第2スイッチ手段)
27、37…入力保護抵抗
33…P−MOSトランジスタ(切替手段)
50…通信制御回路(内部回路)
E…アース電位(所定の基準電位)
N…N−MOSトランジスタ
P…P−MOSトランジスタ
Pad…入力パッド(入力端子)
Rd、Ru…抵抗
SL…信号ライン
VDbd…逆方向耐電圧(所定の第2電圧)
Vdd…電源電圧(所定の基準電位)
Vin…入力電圧
Vsig…信号電圧
Vsig-max…信号電圧
VNsd…ドレイン−ソース間耐電圧(所定の第1電圧)
VPsd…ドレイン−ソース間耐電圧
α…信号電圧
β…正のサージ電圧
γ…負のサージ電圧
20、20’、30…入力保護回路
21、31…スイッチ部(第1スイッチ手段)
23…N−MOSトランジスタ(切替手段)
23’…ダイオード(切替手段)
25、35…ダイオード(第2スイッチ手段)
27、37…入力保護抵抗
33…P−MOSトランジスタ(切替手段)
50…通信制御回路(内部回路)
E…アース電位(所定の基準電位)
N…N−MOSトランジスタ
P…P−MOSトランジスタ
Pad…入力パッド(入力端子)
Rd、Ru…抵抗
SL…信号ライン
VDbd…逆方向耐電圧(所定の第2電圧)
Vdd…電源電圧(所定の基準電位)
Vin…入力電圧
Vsig…信号電圧
Vsig-max…信号電圧
VNsd…ドレイン−ソース間耐電圧(所定の第1電圧)
VPsd…ドレイン−ソース間耐電圧
α…信号電圧
β…正のサージ電圧
γ…負のサージ電圧
Claims (3)
- 半導体装置の入力端子とこの半導体装置に組み込まれた内部回路との間に介在し、前記入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最大値以下である場合には、前記入力端子と前記内部回路との導通を維持する第1スイッチ手段と、
前記入力端子に接続され、前記入力電圧が前記信号電圧の最大値を超える所定の第1電圧になると前記第1スイッチ手段を導通状態から遮断状態に切り替える切替手段と、
前記入力端子と前記半導体装置の所定の基準電位との間に介在し、前記入力電圧が前記所定の第1電圧を超えかつ前記第1スイッチ手段の絶縁耐電圧を下回る所定の第2電圧以上である場合には、前記入力端子と前記所定の基準電位との間を導通させ、前記入力電圧が前記所定の第2電圧を下回る場合には前記入力端子と前記所定の基準電位との間を遮断する第2スイッチ手段と、
を備えることを特徴とする半導体保護回路。 - 半導体装置の入力端子とこの半導体装置に組み込まれた内部回路との間に介在し、前記入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最小値以上である場合には、前記入力端子と前記内部回路との導通を維持する第1スイッチ手段と、
前記入力端子に接続され、前記入力電圧が前記信号電圧の最小値を下回る所定の第1電圧になると前記第1スイッチ手段を導通状態から遮断状態に切り替える切替手段と、
前記入力端子と前記半導体装置の所定の基準電位との間に介在し、前記入力電圧が前記所定の第1電圧を下回りかつ前記第1スイッチ手段の絶縁耐電圧を下回る所定の第2電圧以下である場合には、前記入力端子と前記所定の基準電位との間を導通させ、前記入力電圧が前記所定の第2電圧を超える場合には前記入力端子と前記所定の基準電位との間を遮断する第2スイッチ手段と、
を備えることを特徴とする半導体保護回路。 - 前記入力端子と前記内部回路との間には、前記第1スイッチ手段と並列に接続される抵抗手段が存在することを特徴とする請求項1または2に記載の半導体保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006117709A JP2007294513A (ja) | 2006-04-21 | 2006-04-21 | 半導体保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006117709A JP2007294513A (ja) | 2006-04-21 | 2006-04-21 | 半導体保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294513A true JP2007294513A (ja) | 2007-11-08 |
Family
ID=38764863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006117709A Pending JP2007294513A (ja) | 2006-04-21 | 2006-04-21 | 半導体保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007294513A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238693A (ja) * | 2011-05-11 | 2012-12-06 | Renesas Electronics Corp | 保護回路 |
KR101454766B1 (ko) * | 2012-03-02 | 2014-10-27 | 요코가와 덴키 가부시키가이샤 | 입력 보호 회로 |
JP2017046356A (ja) * | 2013-11-26 | 2017-03-02 | リニアー テクノロジー コーポレイションLinear Technology Corporation | 代替電力源とpdにおけるpse給電通信回路とを有するpdを伴うパワーオーバーデータラインシステム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314783A (ja) * | 1993-04-28 | 1994-11-08 | Nippon Steel Corp | 入出力保護回路 |
JP2000349168A (ja) * | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 半導体集積回路装置 |
JP2002313949A (ja) * | 2001-04-13 | 2002-10-25 | Fuji Electric Co Ltd | 過電圧保護回路 |
JP2006059961A (ja) * | 2004-08-19 | 2006-03-02 | Toshiba Corp | 保護回路 |
-
2006
- 2006-04-21 JP JP2006117709A patent/JP2007294513A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314783A (ja) * | 1993-04-28 | 1994-11-08 | Nippon Steel Corp | 入出力保護回路 |
JP2000349168A (ja) * | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 半導体集積回路装置 |
JP2002313949A (ja) * | 2001-04-13 | 2002-10-25 | Fuji Electric Co Ltd | 過電圧保護回路 |
JP2006059961A (ja) * | 2004-08-19 | 2006-03-02 | Toshiba Corp | 保護回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238693A (ja) * | 2011-05-11 | 2012-12-06 | Renesas Electronics Corp | 保護回路 |
KR101454766B1 (ko) * | 2012-03-02 | 2014-10-27 | 요코가와 덴키 가부시키가이샤 | 입력 보호 회로 |
JP2017046356A (ja) * | 2013-11-26 | 2017-03-02 | リニアー テクノロジー コーポレイションLinear Technology Corporation | 代替電力源とpdにおけるpse給電通信回路とを有するpdを伴うパワーオーバーデータラインシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6680102B2 (ja) | 半導体集積回路装置 | |
JP5266029B2 (ja) | 負荷駆動装置 | |
EP2071724B1 (en) | Power supply control circuit | |
KR100992712B1 (ko) | 집적 회로, 집적 회로 칩 및 그 집적 회로의 적어도 하나의컴포넌트를 보호하기 위한 시스템 | |
US8693149B2 (en) | Transient suppression device and method therefor | |
US20140368958A1 (en) | Electrostatic protection circuit | |
EP2763318B1 (en) | Load driving circuit | |
JP2009010477A (ja) | 半導体装置 | |
KR20120112129A (ko) | 반도체 집적회로의 esd 보호 회로 | |
US20060268478A1 (en) | Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit | |
US10181721B2 (en) | Area-efficient active-FET ESD protection circuit | |
US5909135A (en) | High-side MOSFET gate protection shunt circuit | |
WO2019008817A1 (ja) | 半導体スイッチング素子の短絡保護回路 | |
JP2000012853A (ja) | 半導体装置 | |
JP2006024997A (ja) | 半導体スイッチの制御装置 | |
US7768753B2 (en) | Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges | |
JP2009165114A (ja) | 負荷駆動装置 | |
JP2007294513A (ja) | 半導体保護回路 | |
JPS63229757A (ja) | 半導体装置 | |
JPWO2012043146A1 (ja) | 半導体装置 | |
JP6648895B2 (ja) | 出力回路 | |
JP2009170452A (ja) | 電力スイッチ回路 | |
JP6277151B2 (ja) | センサ装置 | |
US9263882B2 (en) | Output circuits with electrostatic discharge protection | |
JPH0548021A (ja) | 半導体保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111025 |