CN217607483U

CN217607483U - Esd保护电路、mcu芯片及bms芯片

Info

Publication number: CN217607483U
Application number: CN202221308339.4U
Authority: CN
Inventors: 丁励; 徐学迅; 张剑云; 张虚谷; 康泽华
Original assignee: Zhuhai Geehy Semiconductor Co Ltd
Current assignee: Zhuhai Geehy Semiconductor Co Ltd
Priority date: 2022-05-27
Filing date: 2022-05-27
Publication date: 2022-10-18
Anticipated expiration: 2032-05-27

Abstract

本申请公开一种ESD保护电路、MCU芯片及BMS芯片。包括：箝位器件；以及用于与集成电路的电压轨连接，并检测所述电压轨中信号线的瞬变电压的触发电路；所述触发电路连接所述箝位器件，控制所述箝位器件的导电状态以限制所述瞬变电压；所述触发电路包括可变时序电路；所述可变时序电路包括由第一电容和第一电阻构成的第一时序电路，第二电容和第二电阻构成的第二时序电路；其中，所述第一时序电路对应的第一时间常数适用于所述集成电路未上电状态的ESD检测，所述第二时序电路对应的第二时间常数适用于所述集成电路上电状态的ESD检测；所述触发电路还包括控制所述第一时序电路或所述第二时序电路工作的开关电路，以及控制所述开关电路的控制块。

Description

ESD保护电路、MCU芯片及BMS芯片

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种ESD保护电路、MCU芯片及BMS芯片。

背景技术

在电子电路的设计中，通常设计为线路或端子在设定的有限电压范围中进行工作。当端子或线路超出设定的电压范围，常常会损坏器件或电路。这个问题对于集成电路尤其值得注意，其中，集成电路往往有很多外部端子被连接到外部电路中，静电释放(ESD，Electro-Static discharge)引起的电压瞬变，往往会对集成电路造成损坏。

虽然，在现有技术中存在有瞬变电压抑制电路，然而，本申请的发明人在研究中发现，静电释放包括有未上电瞬变和上电瞬变的情况，在这两种情况下，集成电路都可能出现不能正常工作的情况，而现有技术的瞬变电压抑制电路对检测这两种情形的可靠性和效率比较低，从而触发的效率也比较低，故需要设计多路的时序电路以满足不同瞬变电压抑制的情形，还需要满足元器件可靠性的要求，比如电容在瞬变电压抑制电路中的作为时序电路容易损坏的问题。

实用新型内容

本申请实施例提供ESD保护电路、MCU芯片和BMS芯片，可以提高对未上电瞬变和上电瞬变两种情形的静电释放的检测效率，提高保护电路的工作效率和可靠性。

第一方面，本申请提供一种ESD保护电路，包括：

箝位器件；

以及用于与集成电路的电压轨连接，并检测所述电压轨中信号线的瞬变电压的触发电路；所述触发电路连接所述箝位器件，控制所述箝位器件的导电状态以限制所述瞬变电压；

所述触发电路包括可变时序电路；

所述可变时序电路包括由第一电容和第一电阻构成的第一时序电路，第二电容和第二电阻构成的第二时序电路；其中，所述第一时序电路对应的第一时间常数适用于所述集成电路未上电状态的ESD检测，所述第二时序电路对应的第二时间常数适用于所述集成电路上电状态的ESD检测，由多路电阻和电容组成的时序电路满足不同瞬变电压抑制的情形，尤其是独立设计第一时序电路和第二时序电路，解决的只有一个电容和多个电阻在瞬变电压抑制电路中的作为时序电路容易损坏的问题；

所述触发电路还包括控制所述第一时序电路或所述第二时序电路工作的开关电路，以及控制所述开关电路的控制块。

结合第一方面，在一种可行的实现方式中，所述控制块分别连接所述集成电路的上电复位信号线POR，以及静电保护触发信号线TRG。

结合第一方面，在一种可行的实现方式中，在所述静电保护触发信号线TRG无效，且所述上电复位信号线POR有效时，所述控制块控制所述第一时序电路进行工作，以用于未上电状态的ESD检测。

结合第一方面，在一种可行的实现方式中，在所述静电保护触发信号线TRG无效，且所述上电复位信号线POR无效时，所述控制块控制所述第二时序电路进行工作，以用于上电状态的ESD检测。

结合第一方面，在一种可行的实现方式中，所述可变时序电路，还包括第三电容和第三电阻构成的第三时序电路，以及第四电容和第四电阻构成的第四时序电路；其中，所述第三时序电路对应的第三时间常数适用于所述集成电路未上电状态下的瞬变电压的限制，所述第四时序电路对应的第四时间常数适用于所述集成电路上电状态下的瞬变电压的限制。

结合第一方面，在一种可行的实现方式中，在所述静电保护触发信号线TRG有效，且所述上电复位信号线POR有效时，所述控制块控制所述第三时序电路进行工作，以用于未上电状态下的瞬变电压的限制。

结合第一方面，在一种可行的实现方式中，在所述静电保护触发信号线TRG有效，且所述上电复位信号线POR无效时，所述控制块控制所述第四时序电路进行工作，以用于上电状态下的瞬变电压的限制，在此通过设计多路时序电路，以适应不同的POR信号和TRIG信号下的时序需要，使得整个ESD保护电路调节更细致，安全性更高。

结合第一方面，在一种可行的实现方式中，所述开关电路包括选通开关，所述选通开关为场效应管或三极管。

结合第一方面，在一种可行的实现方式中，所述选通开关具体为场效应管；

所述开关电路包括场效应管和配置电阻；所述场效应管的栅极连接所述控制块，源极连接电源，漏极连接所述第一时序电路；所述配置电阻的一端连接所述控制块，另一端连接所述第二时序电路，且所述配置电阻的所述另一端连接所述电源。

所述开关电路包括对应于第一时序电路的第一场效应管，以及对应于第二时序电路的第二场效应管；

所述第一场效应管的栅极连接所述控制块，源极连接电源，漏极连接所述第一时序电路；

所述第二场效应管的栅极连接所述控制块，源极连接电源，漏极连接所述第二时序电路。

结合第一方面，在一种可行的实现方式中，所述选通开关具体为三极管，所述三极管具有第一极、第二极和作为控制极的第三极；

所述开关电路包括对应于第一时序电路的第一三极管，以及对应于第二时序电路的第二三极管；

所述第一三极管的控制极连接所述控制块，第一极连接电源，第二极连接所述第一时序电路；

所述第二三极管的控制极连接所述控制块，第一极连接电源，第二极连接所述第二时序电路。

第二方面，本申请提供一种MCU芯片，包括：与所述MCU芯片的电压轨分别连接的IO模块以及ESD保护电路；

所述ESD保护电路为上述第一方面所述的ESD保护电路。

第三方面，本申请提供一种BMS芯片，包括：与所述BMS芯片的电压轨分别连接的IO模块以及ESD保护电路；

所述ESD保护电路为上述第一方面所述的ESD保护电路。

本申请实施例提供的ESD保护电路，包括箝位器件和触发电路，触发电路可以检测集成电路中的电压轨信号线中的瞬变电压，控制箝位器件对瞬变电压进行限制。并且触发电路中包括可变时序电路，可变时序电路包括由第一电容和第一电阻构成的第一时序电路，第二电容和第二电阻构成的第二时序电路，对应的第一时间常数适用于集成电路未上电状态的ESD检测，第二时间常数适用于集成电路上电状态的ESD检测，通过触发电路中的控制块对开关电路进行控制，选择第一时序电路或第二时序电路进行控制，从而可以准确地对集成电路未上电瞬变和上电瞬变地检测，提高检测的可靠性，也提高保护电路的触发效率。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例中所涉及的一种集成电路的结构示意图；

图2是本申请一个实施例中的ESD保护电路的结构示意图；

图3是本申请实施例中的IO模块的结构示意图；

图4是本申请一个实施例提供的ESD保护电路实现未上电检测的结构示意图；

图5是本申请一个实施例提供的ESD保护电路实现上电检测的结构示意图；

图6是本申请又一实施例提供的ESD保护电路的结构示意图；

图7是本申请一个实施例中的选通开关的结构示意图；

图8是本申请又一个实施例中的选通开关的结构示意图；

图9是本申请一个实施例中的MCU芯片的结构示意图；

图10是本申请一个实施例中的BMS芯片的结构示意图。

具体实施方式

为了更好的理解本实用新型的技术方案，下面结合附图对本实用新型实施例进行详细描述。

应当明确，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

在本实用新型实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本实用新型。在本实用新型实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本申请实施例一方面提供一种ESD保护电路，可以应用在电子线路或器件的外围，对电子电路进行ESD保护。本申请实施例中的ESD保护电路，可以但不限于应用于各种集成电路中，例如可以对芯片的IO模块进行ESD保护，包括对集成电路未上电状态或上电状态下的ESD检测，以及在对应状态下触发保护。

本申请实施例提供的ESD保护电路，包括：

箝位器件；

所述触发电路包括可变时序电路；

所述可变时序电路包括由第一电容和第一电阻构成的第一时序电路，第二电容和第二电阻构成的第二时序电路；其中，所述第一时序电路对应的第一时间常数适用于所述集成电路未上电状态的ESD检测，所述第二时序电路对应的第二RC时间常数适用于所述集成电路上电状态的ESD检测；

下面结合本申请的一些应用场景，对上述ESD保护电路的结构和优点作进一步的说明。

图1是本申请实施例所应用的一种集成电路的示意图。

该集成电路包括静电放电上电复位(ESD POR)模块102、触发电路模块103以及输入输出(IO)模块104。集成电路的电压轨包括正电压轨VDD 118和负电压轨VSS 120、ESD电压轨ESD_BOOST 116、信号总线POR 119和ESD_TRIGGER 117以及瞬变抑制总线ESD_BUS115。正电压轨VDD 118和负电压轨VSS 120给系统组件提供了电源，其中负电压轨VSS 120通常是接地参考电位。信号总线POR 119从ESD POR模块102接收了POR信号并且将该POR信号提供给触发电路103。信号总线ESD_TRIGGER 117从触发电路模块103接收触发信号TRG并且将该触发信号TRG提供给IO模块104。瞬变抑制总线ESD_BUS 115允许产生于瞬变事件抑制的大电流绕过通常电压轨，例如正电压轨VDD118，这就防止了正电压轨VDD118处有大偏差的正电源电压。

ESD POR模块102包括ESD POR电路块105。ESD POR电路块105的正电源极端子被连接到ESD电压轨ESD_BOOST 116。ESD POR电路块105的负电源极端子被连接到电压轨VSS120。ESD POR电路块105的POR输出被连接到信号总线POR 119。触发器电路模块103包括触发电路106。触发电路106包括可变时序电路107。

如图2所示，可变时序电路107包括由第一电容C1和第一电阻R1构成(串联)的第一时序电路，第二电容C2和第二电阻R2构成(串联)的第二时序电路；其中，第一时序电路对应的第一RC时间常数适用于集成电路未上电状态的ESD检测，第二时序电路对应的第二RC时间常数适用于所述集成电路上电状态的ESD检测。

触发电路模块103还包括控制所述第一时序电路或所述第二时序电路工作的开关电路，以及控制开关电路的控制块201。

本申请的ESD保护电路，可以对上述集成电路中的IO模块进行ESD检测。

如图3，为一种IO模块的具体结构示意图。

IO模块104包括IO焊盘108、二极管109、二极管110、二极管111、箝位器件112、正输出驱动器113和负输出驱动器114。IO焊盘108给集成电路的外部端子(例如，插脚、隆起物、接线片等等)提供了导电连接，其中ESD保护电路在其上被制作。根据二极管109、110和111的电流-电压曲线，瞬变抑制总线ESD_BUS 115被二极管109的VDD焊盘单元二极管拉高到至少一个低于正电压轨的电压VDD 118的二极管压降。因此，正电压轨的电压VDD 118在确定瞬变抑制总线ESD_BUS 115的电压中会起重大作用。如果IO在负电压轨VSS 120和正电压轨VDD118之间(例如，在芯片正常操作期间)的范围内转换，瞬变抑制总线ESD_BUS115的电压不应该受到二极管，例如IO模块内的二极管109、110、111，或VDD焊盘单元内其相对物的存在的影响。同样，VDD焊盘单元内的类似于IO模块104的二极管110的二极管有助于在低于正电压轨VDD 118的电压的二极管压降处预调整ESD电压轨ESD_BOOST 116，并且，对于在负电压轨VSS120和正电压轨VDD118之间(例如，在芯片正常操作期间)的范围内的IO转换，ESD电压轨ESD_BOOST 116的电压不应该受到二极管，例如IO模块104内的二极管109、110、111，或VDD焊盘单元内其相对物的存在的影响。当正电压过压事件施加于IO焊盘108时，二极管109在IO焊盘108和瞬变抑制总线ESD_BUS 115之间传递电流。例如，当IO焊盘108处的电压上升到瞬变抑制总线ESD_BUS115的电压之上的大于一个二极管压降时，二极管109将导电。当正电压过压事件在IO焊盘108发生时，二极管110在IO焊盘108和ESD电压轨ESD_BOOST 116之间传递电流。例如，当IO焊盘108处的电压上升到ESD电压轨SD_BOOST 116的电压之上的大于一个二极管压降时，二极管110将导电。在IO焊盘108上有负电压过压事件的事件中，二极管111提供了从负电压轨VSS120到IO焊盘108的电流路径。例如，当IO焊盘108处的电压降到负电压轨VSS 120的电压之下的大于一个二极管压降时，二极管111将导电。箝位器件112，可例如是N-沟道金属氧化物半导体场效应晶体管(MOSFET)，有第一端子(例如，漏极端子)被连接到瞬变抑制总线ESD_BUS 115，第二端子(例如，源极端子)被连接到负电压轨VSS120，控制端子(例如，栅极端子)被连接到信号总线ESD_TRIGGER 117以及体端子被连接到负电压轨VSS 120。正输出驱动器113，可例如是P-沟道MOSFET，有第一端子(例如，源极端子)被连接到正电压轨VDD 118，第二端子(例如，漏极端子)被连接到IO焊盘108，控制端子(例如，栅极端子)被连接到输出驱动电路以用于导致正输出驱动器113将IO焊盘108驱动到高逻辑电平，以及体端子被连接到控制块。控制块保持正输出驱动器113的体端子处于正电压轨VDD 118和IO焊盘108的较高电压处以避免使电流从IO焊盘108注入到正电压轨VDD118。负输出驱动器114，可例如是N-沟道MOSFET，有第一端子(例如，漏极端子)被连接到IO焊盘108，第二端子(例如，源极端子)被连接到负电压轨VSS 120，控制端子(例如，栅极端子)被连接到输出驱动电路以用于导致负输出驱动器114将IO焊盘108驱动到低逻辑电平，以及体端子被连接到负电压轨VSS 120。

如图4所示，本申请实施例中的ESD保护电路，控制块201分别连接上电复位信号线POR，以及静电保护触发信号线TRG。

在静电保护触发信号线TRG无效，例如为低逻辑电平0，且上电复位信号线POR有效，例如为高逻辑电平1，所述控制块201控制第一时序电路进行工作，以用于未上电状态的ESD检测。

具体的，控制块导致开关选择电阻元件和电容元件确定时间值(例如，大约100纳秒)以用于控制ESD电压轨ESD_BOOST 116的瞬变电压增加的速率的检测范围。ESD电压轨ESD_BOOST 116上的电压的相对缓慢增加(例如，正如当电源被应用于集成电路以及ESD电压轨ESD_BOOST 116的电压增加时可能发生的)允许电阻元件提供足够电流以给电容元件充电，并且随着ESD电压轨ESD_BOOST 116上的电压的增加，增加跨过电容元件的电压；

其中该电压保持节点218处的电压相对于负电压轨VSS120的大幅上升。因此，由于ESD电压轨ESD_BOOST116的电压的缓慢增加不足以触发触发电路。

第一驱动块202和第二驱动块203保持不变，以及节点223处的触发信号TRIG保持不变。然而，ESD电压轨ESD_BOOST116上的电压的快速增加(例如，正如在瞬变电压应力事件，例如ESD事件期间可能发生的)导致节点218的电压非常快速被拉高。节点218的电压的非常快速增加了N-沟道MOSFET337的控制端子(例如，栅极端子)处的电压，导致了第一驱动块202和第二驱动块203快速激活节点223处的触发信号TRIG，该触发信号TRIG被提供给箝位器件以激活箝位器件，并且被反馈到控制块以确定箝位器件激活的激活持续时间。

为了提供可例如在集成电路的未上电状态期间被使用的相对短的激活持续时间，POR信号有值1以及触发信号TRIG有值1。控制块控制开关选择电阻元件和的串联组合电容元件确定时间值(例如，大约5微秒)以用于控制箝位器件的激活持续时间。ESD电压轨ESD_BOOST116上的电压然后通过电阻元件和公共电容元件充电。当电容元件被充电到足以降低节点218处的电压以及足以改变第一驱动块202和第二驱动块203的状态的电压时，节点223处的触发信号TRIG被禁用(deactivate)，从而禁用其所控制的任何箝位器件。

如图5所示，在所述静电保护触发信号线TRG无效，且所述上电复位信号线POR无效时，所述控制块控制所述第二时序电路进行工作，以用于上电状态的ESD检测。

具体的，控制块导致开关选择电阻元件和电容元件构成的第一时序电路，确定时间值(例如，大约10微秒)以用于控制ESD电压轨ESD_BOOST 116的瞬变电压增加的速率的检测范围。ESD电压轨ESD_BOOST 116上的电压的缓慢增加允许电阻元件提供足够电流以给电容元件充电，并且随着ESD电压轨ESD_BOOST 116上的电压的增加而增加跨过电容元件的电压；其中该电压保持节点218处的电压相对于负电压轨VSS 120的大幅上升。因此，由于ESD电压轨ESD_BOOST 116的电压的缓慢增加不足以触发触发电路，第一驱动块202和第二驱动块203保持不变，以及节点223处的触发信号TRG保持不变。(正如自身例如在未上电状态与电阻元件的低电阻进行比较)防止了电容元件的充电(从而跨过电容元件的电压)快速变化，ESD电压轨ESD_BOOST 116上的电压的快速增加导致节点218的电压非常快速被拉高与ESD_BOOST电压的变化成比例。节点218的电压增加使N-沟道MOSFET的控制端子(例如，栅极端子)处的电压与ESD_BOOST电压增加大致成比例增加，并被第一驱动块202的反相器213的增益放大。第二驱动块203反相第一驱动块的输出以在节点223处提供触发信号TRIG，该触发信号TRIG被提供给箝位器件以激活箝位器件，并且被反馈到控制块204以确定箝位器件激活的激活持续时间。

为了提供可例如在集成电路的上电状态期间被使用的相对长的激活持续时间，POR信号有值0以及触发信号TRIG有值1，控制块导致开关选择第二时序电路确定时间值(例如，大约30毫秒)以用于控制箝位器件的激活持续时间。ESD电压轨ESD_BOOST 116上的电压然后通过电阻元件给电容元件充电。当电容元件被充电到足以降低节点218处的电压以及足以改变第一驱动块202和第二驱动块203的状态的电压时，节点223处的触发信号TRIG被禁用，从而禁用了其所控制的任何箝位器件。由于在电阻元件低电阻情况下充电时间比较慢，就提供低电阻情况长的激活持续时间。

如图6所示，本申请实施例中的ESD保护电路，可变时序电路，还包括第三电容和第三电阻构成的第三时序电路，以及第四电容和第四电阻构成的第四时序电路；其中，所述第三时序电路对应的第三时间常数适用于所述集成电路未上电状态下的瞬变电压的限制，所述第四时序电路对应的第四时间常数适用于所述集成电路上电状态下的瞬变电压的限制。

本申请实施例中的ESD保护电路，通过第一至第四时序电路，适应不同的POR信号和TRIG信号下的时序需要，对应的RC时间常数，具体如下表：

	TRG＝1，触发	TRG＝0，未触发
			POR＝1，未上电	10微秒	150微秒
POR＝0，上电	30微秒	15微秒

表一

由此通过不同电容和电阻搭配构成的时序电路，可以实现未上电或上电状态下不同的检测和触发(控制箝位器件为导电状态)的时间。

本申请实施例中的开关电路，用于选通第一至第四时序电路进行工作。

如图7所示，为一种选通开关的实现方式。

在本实施例中，开关电路包括场效应管Q1和配置电阻R0。所述场效应管Q1的栅极连接控制块201，源极连接电源VIN，漏极连接第一时序电路；配置电阻R0的一端连接控制块201，另一端连接第二时序电路，且配置电阻R0的另一端连接电源VIN。

当VIN供电电源，Q1的P场效应管栅极电压由VIN通过R0提供，因MOS管是栅极阻抗很高，所以R0电阻阻值可以配置得很大(考虑系统低功耗的话尽量电阻大)。此时，Q1的|VGS|电压差基本为0，|VGS|小于开启门槛电压Vt，所以Q1呈关闭状态，没有电流从Q1的源极S到达漏极D。VIN的电流会通过R2C2流向下一级。第二阶段：控制块输出信号，Q1管的栅极G变为低电平，|VGS|压差变大且大于导通门槛电压Vt，所以Q1 P-MOS管完全导通，源漏极电压基本一致，VIN电流会通过R1C1和R2C2并联流入下一级。

而在图8中，所述选通开关可以具体为场效应管；开关电路包括对应于第一时序电路的第一场效应管Q1，以及对应于第二时序电路的第二场效应管Q2；

所述第一场效应管Q1的栅极连接所述控制块201，源极连接电源VIN，漏极连接所述第一时序电路。

所述第二场效应管Q2的栅极连接所述控制块201，源极连接电源VIN，漏极连接所述第二时序电路。

在本实施例中，控制块通过控制输出到Q1、Q2的栅极电压，进而控制Q1或Q2的导通，实现不同RC电路的接入。

在本申请实施例中，当设计有更多的时序电路时，开关电路中对应可以增加更多的场效应管，以对应于不同的RC电路，以供控制块对不同的RC电路进行选择。

在本申请的其它实施例中，选通开关还可以使用三极管来实现。

例如，参照图8，所述选通开关具体为三极管，所述三极管具有基极、集电极和发射极；

所述开关电路包括对应于第一时序电路的第一三极管Q1，以及对应于第二时序电路的第二三极管Q2；

所述第一三极管Q1的基极连接所述控制块，集电极连接电源，发射极连接所述第一时序电路；

所述第二三极管Q2的基极连接所述控制块，集电极连接电源，发射极连接所述第二时序电路。

在本实施例中，控制块通过控制输出到Q1、Q2的基极的电压，进而控制Q1或Q2的导通，实现不同RC电路的接入。

在本申请实施例中，当设计有更多的时序电路时，开关电路中对应可以增加更多的三极管，以对应于不同的RC电路，以供控制块对不同的RC电路进行选择。

在本申请实施例的第二方面，上述ESD保护电路还可以应用于MCU芯片的设计中。

如图9，提供了一种MCU芯片。

具体的，MCU芯片500包括，与所述MCU芯片的电压轨分别连接的IO模块501以及ESD保护电路502。

其中，ESD保护电路502可以参照前述实施例。

本申请实施例中的MCU芯片，解决解决MCU中的在未上电瞬变情况下(即，这些瞬变事件在集成电路尚未上电以正常运行时发生)和上电瞬变情况下(即，这些瞬变事件发在电源被应用于集成电路以正常运行时发生)不能正常运作的问题。

本申请实施例的ESD保护电路还可以应用于BMS(电池管理系统)芯片中。

如图10，一种BMS芯片600包括：与BMS芯片的电压轨分别连接的IO模块601以及ESD保护电路602。

本实施例的BMS芯片，集成有ESD保护电路，可以解决BMS中的在未上电瞬变情况下(即，这些瞬变事件在集成电路尚未上电以正常运行时发生)和上电瞬变情况下(即，这些瞬变事件发在电源被应用于集成电路以正常运行时发生)都不能正常运作的问题。

以上上述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。

Claims

1.一种ESD保护电路，其特征在于，包括：

箝位器件；

所述触发电路包括可变时序电路；

所述可变时序电路包括由第一电容和第一电阻构成的第一时序电路，第二电容和第二电阻构成的第二时序电路；其中，所述第一时序电路对应的第一时间常数适用于所述集成电路未上电状态的ESD检测，所述第二时序电路对应的第二时间常数适用于所述集成电路上电状态的ESD检测；

2.根据权利要求1所述的ESD保护电路，其特征在于，所述控制块分别连接所述集成电路的上电复位信号线POR，以及静电保护触发信号线TRG。

3.根据权利要求2所述的ESD保护电路，其特征在于，在所述静电保护触发信号线TRG无效，且所述上电复位信号线POR有效时，所述控制块控制所述第一时序电路进行工作，以用于未上电状态的ESD检测。

4.根据权利要求2所述的ESD保护电路，其特征在于，在所述静电保护触发信号线TRG无效，且所述上电复位信号线POR无效时，所述控制块控制所述第二时序电路进行工作，以用于上电状态的ESD检测。

5.根据权利要求2所述的ESD保护电路，其特征在于，所述可变时序电路，还包括第三电容和第三电阻构成的第三时序电路，以及第四电容和第四电阻构成的第四时序电路；其中，所述第三时序电路对应的第三时间常数适用于所述集成电路未上电状态下的瞬变电压的限制，所述第四时序电路对应的第四时间常数适用于所述集成电路上电状态下的瞬变电压的限制。

6.根据权利要求5所述的ESD保护电路，其特征在于，在所述静电保护触发信号线TRG有效，且所述上电复位信号线POR有效时，所述控制块控制所述第三时序电路进行工作，以用于未上电状态下的瞬变电压的限制。

7.根据权利要求5所述的ESD保护电路，其特征在于，在所述静电保护触发信号线TRG有效，且所述上电复位信号线POR无效时，所述控制块控制所述第四时序电路进行工作，以用于上电状态下的瞬变电压的限制。

8.根据权利要求1所述的ESD保护电路，其特征在于，所述开关电路包括选通开关，所述选通开关为场效应管或三极管。

9.根据权利要求8所述的ESD保护电路，其特征在于，所述选通开关具体为场效应管；

10.根据权利要求8所述的ESD保护电路，其特征在于，所述选通开关具体为场效应管；

11.根据权利要求8所述的ESD保护电路，其特征在于，所述选通开关具体为三极管，所述三极管具有集电极、发射极和基极；

所述第一三极管的基极连接所述控制块，集电极连接电源，发射极连接所述第一时序电路；

所述第二三极管的基极连接所述控制块，集电极连接电源，发射极连接所述第二时序电路。

12.一种MCU芯片，其特征在于，包括：与所述MCU芯片包括IO模块以及ESD保护电路；

所述ESD保护电路为权利要求1至11任一项所述的ESD保护电路。

13.一种BMS芯片，其特征在于，包括：与所述BMS芯片包括IO模块以及ESD保护电路；

所述ESD保护电路为权利要求1至11任一项所述的ESD保护电路。