CN220673618U - 防电流倒灌电路、主板和电子设备 - Google Patents

Abstract

本申请提供一种防电流倒灌电路，包括：第一电源输入端、第二电源输入端、电源信号输出端、第一导通单元和第二导通单元；第一导通单元具体包括：第一输入端、第一输出端，以及用于在第一电源输入端接收第一电源信号的情况下，控制第一输入端和第一输出端导通的第一控制端；第二导通单元具体包括：第二输入端、第二输出端，以及用于在第一电源输入端未接收第一电源信号的情况下，控制第二输入端和第二输出端导通的第二控制端；第一电源输入端与第一控制端和第二控制端分别电连接；第一输入端与第一电源输入端电连接，第二输入端与第二电源输入端电连接；电源信号输出端与第一输出端和第二输出端分别电连接。可以避免电流倒灌，提高电源信号质量。

Description

防电流倒灌电路、主板和电子设备

技术领域

本申请实施例涉及集成电路技术领域，特别是涉及一种防电流倒灌电路、主板和电子设备。

背景技术

对于一些可以多组电源切换供电的应用场景，例如对于存在主电源和辅电源两组电源切换供电的多组电源电路结构，多组电源电路之间会存在电流倒灌进其他电源电路的情况，从而对其他电源电路带来干扰。

相关技术中，通常在各电源电路上串联二极管避免电源倒灌的问题，但是，随着后级电路的负载功耗过大，二极管压降及功耗也越大，二极管发热严重寿命缩短，导致电源输出的电源信号质量降低的问题。

实用新型内容

鉴于上述问题，本申请实施例提出了一种防电流倒灌电路、主板和电子设备，以便解决现有的防电流倒灌电路在各电源电路上串联二极管导致电源输出的电源信号质量降低的问题。

第一方面，本申请实施例提供一种防电流倒灌电路，包括：第一电源输入端、第二电源输入端、电源信号输出端、第一导通单元和第二导通单元；

所述第一导通单元具体包括：第一输入端、第一输出端，以及用于在所述第一电源输入端接收第一电源信号的情况下，控制所述第一输入端和第一输出端导通的第一控制端；

所述第二导通单元具体包括：第二输入端、第二输出端，以及用于在所述第一电源输入端未接收所述第一电源信号的情况下，控制所述第二输入端和第二输出端导通的第二控制端；

所述第一电源输入端与所述第一控制端和所述第二控制端分别电连接；

所述第一输入端与所述第一电源输入端电连接，所述第二输入端与所述第二电源输入端电连接；

所述电源信号输出端与所述第一输出端和所述第二输出端分别电连接。

可选的，所述第一导通单元具体还包括：第一晶体管和第二晶体管；

所述第一控制端与所述第一晶体管和所述第二晶体管各自的控制极分别电连接；

所述第一晶体管和所述第二晶体管串联；

所述第一晶体管还与所述第一输入端电连接，所述第二晶体管还与所述第一输出端电连接。

可选的，所述防电流倒灌电路还包括：接地端；所述第一晶体管和所述第二晶体管低电平导通；

所述第一导通单元具体还包括：用于在所述第一电源输入端接收所述第一电源信号的情况下，导通所述第一晶体管和所述第二晶体管各自的控制极与所述接地端连接的开关组件；

所述开关组件设置在所述第一控制端与所述第一晶体管的控制极之间，并设置在所述第一控制端与所述第二晶体管的控制极之间；

所述开关组件与所述第一控制端、所述接地端，以及所述第一晶体管和所述第二晶体管各自的控制极分别电连接。

可选的，所述开关组件具体包括：第五晶体管，所述第五晶体管高电平导通；

所述第五晶体管的控制极与所述第一控制端电连接，所述第五晶体管的第一极与所述第一晶体管和所述第二晶体管各自的控制极分别电连接，所述第五晶体管的第二极与所述接地端电连接。

可选的，所述第二导通单元具体还包括：第三晶体管和第四晶体管；

所述第二控制端与所述第三晶体管和所述第四晶体管各自的控制极分别电连接；

所述第三晶体管和所述第四晶体管串联；

所述第三晶体管还与所述第二输入端电连接，所述第四晶体管还与所述第二输出端电连接。

可选的，所述防电流倒灌电路还包括：分压单元；

所述分压单元设置在所述第一电源输入端与所述第一导通单元之间，并设置在所述第一电源输入端与所述第二导通单元之间；

所述分压单元具体包括：第一电阻组件、第二电阻组件，以及用于在所述第一电源输入端接收所述第一电源信号的情况下，输出第一电源上电信号的上电信号输出端；

所述第一电阻组件与所述第一电源输入端、所述第一输入端、所述第一控制端和所述第二控制端分别电连接；

所述第二电阻组件与所述第一电源输入端和所述上电信号输出端分别电连接。

可选的，所述第二电阻组件具体包括：第一电阻、第二电阻和第一电容；

所述第一电阻与所述第一电源输入端和所述第二电阻分别电连接；

所述第二电阻与所述第一电容并联；

所述第一电阻与所述第二电阻之间引出的导线还与所述上电信号输出端电连接。

可选的，所述防电流倒灌电路还包括：第一滤波单元和第二滤波单元；

所述第一滤波单元设置在所述第一电源输入端和所述第一导通单元之间，与所述第一电源输入端和所述第一导通单元分别电连接；

所述第二滤波单元设置在所述第二电源输入端和所述第二导通单元之间，与所述第二电源输入端和所述第二导通单元分别电连接。

可选的，所述防电流倒灌电路还包括：第一保护单元和第二保护单元；

所述第一保护单元设置在所述第一电源输入端和所述第一导通单元之间，与所述第一电源输入端和所述第一导通单元分别电连接；

所述第二保护单元设置在所述第二电源输入端和所述第二导通单元之间，与所述第二电源输入端和所述第二导通单元分别电连接。

可选的，所述防电流倒灌电路还包括：第三滤波单元；

所述第三滤波单元设置在所述第一输出端和所述电源信号输出端之间，并设置在所述第二输出端与所述电源信号输出端之间；

所述第三滤波单元与所述第一导通单元、所述第二导通单元和所述电源信号输出端分别电连接。

第二方面，本申请实施例提供一种主板，包括如第一方面所述的防电流倒灌电路。

第三方面，本申请实施例提供一种电子设备，包括如第二方面所述的主板。

在本申请实施例中，通过第一控制端在第一电源输入端接收第一电源信号的情况下，控制第一电源输入端和电源信号输出端导通，而第二控制端只有在第一电源输入端未接收第一电源信号的情况下，才控制第二电源输入端和电源信号输出端导通，因此在第一电源输入端输入第一电源信号的情况下，电源信号输出端与第二电源输入端的支路处于断开的状态，可以避免电流倒灌进第二电源输入端所连接的电源电路。在第一电源输入端未接收第一电源信号的情况下，电源信号输出端与第一电源输入端的支路处于断开的状态，可以避免电流倒灌进第一电源输入端所连接的电源电路。因此，可以解决电流倒灌的问题，相比于现有的防电流倒灌电路在各电源线路设置二极管的方式，本申请实施例的防电流倒灌电路，当一路电源供电的时候另一路处于断开的状态，断开的供电支路上没有电流，因此，可以避免由于二极管发热严重寿命缩短，可以提高电源信号质量。

附图说明

图1是本申请实施例提供的一种防电流倒灌电路的电路示意图之一；

图2是本申请实施例提供的第一导通单元的电路结构示意图；

图3是本申请实施例提供的第一导通单元的电路连接示意图之一；

图4是本申请实施例提供的第一导通单元的电路连接示意图之二；

图5是本申请实施例提供的第二导通单元的电路结构示意图；

图6是本申请实施例提供的分压单元的电路连接示意图；

图7是本申请实施例提供的一种防电流倒灌电路的电路示意图之二；

图8是本申请实施例提供的一种防电流倒灌电路的电路示意图之三；

图9是本申请实施例提供的一种主板的结构示意图；

图10是本申请实施例提供的一种电子设备的结构示意图。

附图标记：

第一电源输入端101；第二电源输入端102；电源信号输出端103；第一导通单元104；第一输入端1041；第一输出端1042；第一控制端1043；第一晶体管1044；第二晶体管1045；开关组件1046；第五晶体管10461；第五晶体管10461的控制极10461a；第五晶体管10461的第一极10461b；第五晶体管10461的第二极10461c；第二导通单元105；第二输入端1051；第二输出端1052；第二控制端1053；第三晶体管1054；第四晶体管1055；第一滤波单元106；第二滤波单元107；第三滤波单元108；第一保护单元109；第二保护单元110；接地端111；分压单元112；第一电阻组件1121；第二电阻组件1122；上电信号输出端1123。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。

下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的进行详细地说明。

图1示出了本申请实施例提供的一种防电流倒灌电路的电路示意图，如图1所示，该防电流倒灌电路10，包括：第一电源输入端101、第二电源输入端102、电源信号输出端103、第一导通单元104和第二导通单元105；

第一导通单元104具体包括：第一输入端1041、第一输出端1042，以及用于在第一电源输入端101接收第一电源信号的情况下，控制第一输入端1041和第一输出端1042导通的第一控制端1043；

第二导通单元105具体包括：第二输入端1051、第二输出端1052，以及用于在第一电源输入端101未接收第一电源信号的情况下，控制第二输入端1051和第二输出端1052导通的第二控制端1053；

第一电源输入端101与第一控制端1043和第二控制端1053分别电连接；

第一输入端1041与第一电源输入端101电连接，第二输入端1051与第二电源输入端102电连接；

电源信号输出端103与第一输出端1042和第二输出端1052分别电连接。

本申请实施例中，该防电流倒灌电路10可以应用于多组电源供电的场景，连接在多组电源电路和主系统电路之间，可以将多组电源的电源信号传输至主系统电路，为主系统电路供电，并防止供电电流倒灌进各电源电路，可以提高电源信号的质量。其中，主系统电路可以是由多组电源供电的板卡系统，例如计算机板卡，有主、辅两组5伏(V)电源为板卡系统供电。

本申请实施例中，第一电源输入端101可以与主电源电路连接，用于接收主电源输出的第一电源信号。第二电源输入端102可以与辅助电源电路连接，用于接收辅助电源输出的第二电源信号。其中，辅助电源可以是一个或多个，本申请实施例对此不做限制。电源信号输出端103可以与主系统电路连接，用于将第一电源信号或第二电源信号传输至主系统电路，为主系统电路供电。

本申请实施例中，第一导通单元104用于在第一电源输入端101接收第一电源信号的情况下，导通第一电源输入端101与电源信号输出端103的连接。即主电源电路输出第一电源信号给第一电源输入端101的情况下，第一导通单元104优先导通第一电源输入端101与电源信号输出端103的连接，使得主电源电路为主系统电路供电。

其中，第一导通单元104具体包括：第一输入端1041、第一输出端1042，以及用于在第一电源输入端101接收第一电源信号的情况下，控制第一输入端1041和第一输出端1042导通的第一控制端1043。第一控制端1043与第一电源输入端101电连接，用于接收第一电源信号，并在第一电源信号控制下导通第一输入端1041和第一输出端1042的连接。第一输入端1041与第一电源输入端101电连接，第一输出端1042与电源信号输出端103电连接，在第一输入端1041与第一输出端1042导通的情况下，第一电源输入端101与电源信号输出端103也导通，则第一电源信号可以从第一电源输入端101传输至电源信号输出端103，从而为后级连接的主系统电路供电。

由于第二控制端1053是在第一电源输入端101未接收第一电源信号的情况下，才控制第二输入端1051和第二输出端1052导通，因此，此时第二导通单元105处于断开状态，即第二电源输入端102与电源信号输出端103之间处于断开状态，则第一电源输入端101与电源信号输出端103这一供电支路上的电流不会倒灌进第二电源输入端102所连接的电源电路，可以避免电流倒灌的问题，且第二电源输入端102与电源信号输出端103的支路断开，该支路上的电路元件没有电流流过，因此可以避免电路元件因功耗过大发热而产生损耗的问题，可以提高电路元件的寿命。

本申请实施例中，第二导通单元105用于在第一电源输入端101未接收第一电源信号的情况下，导通第二电源输入端102与电源信号输出端103的连接。即主电源电路没有输出第一电源信号给第一电源输入端101的情况下，第二导通单元105导通第二电源输入端102与电源信号输出端103的连接，使得辅助电源电路为主系统电路供电。

其中，第二导通单元105具体包括：第二输入端1051、第二输出端1052，以及用于在第一电源输入端101未接收第一电源信号的情况下，控制第二输入端1051和第二输出端1052导通的第二控制端1053。第二控制端1053与第一电源输入端101电连接，用于在第一电源输入端101未接收第一电源信号的情况下，导通第二输入端1051和第二输出端1052的连接。第二输入端1051与第二电源输入端102电连接，第二输出端1052与电源信号输出端103电连接，在第二输入端1051与第二输出端1052导通的情况下，第二电源输入端102与电源信号输出端103也导通，则第二电源信号可以从第二电源输入端102传输至电源信号输出端103，从而为后级连接的主系统电路供电。

由于第一控制端1043是在第一电源输入端101接收第一电源信号的情况下，才控制第一输入端1041和第一输出端1042导通，因此，此时第一导通单元104处于断开状态，即第一电源输入端101与电源信号输出端103之间处于断开状态，则第二电源输入端102与电源信号输出端103这一供电支路上的电流不会倒灌进第一电源输入端101所连接的主电源电路，可以避免电流倒灌的问题，且第一电源输入端101与电源信号输出端103的支路断开，该支路上的电路元件没有电流流过，因此可以避免电路元件因功耗过大发热而产生损耗的问题，可以提高电路元件的寿命。

在本申请实施例中，通过第一控制端1043在第一电源输入端101接收第一电源信号的情况下，控制第一电源输入端101和电源信号输出端103导通，而第二控制端1053只有在第一电源输入端101未接收第一电源信号的情况下，才控制第二电源输入端102和电源信号输出端103导通，因此在第一电源输入端101输入第一电源信号的情况下，电源信号输出端103与第二电源输入端102的支路处于断开的状态，可以避免电流倒灌进第二电源输入端102所连接的电源电路。在第一电源输入端101未接收第一电源信号的情况下，电源信号输出端103与第一电源输入端101的支路处于断开的状态，可以避免电流倒灌进第一电源输入端101所连接的电源电路。因此，可以解决电流倒灌的问题，相比于现有的防电流倒灌电路10在各电源线路设置二极管的方式，本申请实施例的防电流倒灌电路10，当一路电源供电的时候另一路处于断开的状态，断开的供电支路上没有电流，因此，可以避免由于二极管发热严重寿命缩短，可以提高电源信号质量。

可选的，参见图2，第一导通单元104具体还包括：第一晶体管1044和第二晶体管1045；

第一控制端1043与第一晶体管1044和第二晶体管1045各自的控制极分别电连接；

第一晶体管1044和第二晶体管1045串联；

第一晶体管1044还与第一输入端1041电连接，第二晶体管1045还与第一输出端1042电连接。

本申请实施例中，第一晶体管1044和第二晶体管1045可以是金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，例如N沟道MOS管或P沟道MOS管，即NMOS或PMOS。第一晶体管1044和第二晶体管1045各自的控制极可以是MOS管的栅极，并分别与第一控制端1043电连接，可以接收第一控制端1043传输的第一电源信号。

本申请实施例中，第一晶体管1044与第二晶体管1045各自的第一极相互电连接，即第一晶体管1044和第二晶体管1045串联。第一晶体管1044的第二极还与第一输入端1041电连接，第二晶体管1045的第二极还与第一输出端1042电连接。其中，第一晶体管1044或第二晶体管1045的第一极可以是MOS管的漏极或源极，相应的第一晶体管1044或第二晶体管1045的第二极可以是MOS管的源极或漏极。

例如，第一晶体管1044和第二晶体管1045均为NMOS，NMOS高电平导通，第一电源信号为高电平信号，则当第一电源信号传输至NMOS的栅极，NMOS的源极和漏极导通，则第一输入端1041和第一输出端1042之间导通，第一电源输入端101接收的第一电源信号可以传输至第一输出端1042。

在本申请实施例中，由于第一控制端1043与第一晶体管1044和第二晶体管1045各自的控制极分别电连接，因此可以通过第一控制端1043同时控制第一晶体管1044和第二晶体管1045的通断，由于第一晶体管1044和第二晶体管1045串联，第二晶体管1045可以起到反向截止的作用，避免电路中只有第一晶体管1044的情况下，第一输出端1042的电流串扰到第一电源输入端101，因此，可以减少串扰效应，提高电源信号的稳定性，从而提升电源信号的质量。

可选的，参见图3，防电流倒灌电路10还包括：接地端111；第一晶体管1044和第二晶体管1045低电平导通；

第一导通单元104具体还包括：用于在第一电源输入端101接收第一电源信号的情况下，导通第一晶体管1044和第二晶体管1045各自的控制极与接地端111连接的开关组件1046；

开关组件1046设置在第一控制端1043与第一晶体管1044的控制极之间，并设置在第一控制端1043与第二晶体管1045的控制极之间；

开关组件1046与第一控制端1043、接地端111，以及第一晶体管1044和第二晶体管1045各自的控制极分别电连接。

本申请实施例中，第一晶体管1044和第二晶体管1045可以均是PMOS，PMOS低电平导通。而第一电源信号为高电平信号，可以在第一控制端1043与第一晶体管1044和第二晶体管1045各自的控制极之间设置开关组件1046，通过开关组件1046将高电平信号转换为低电平信号输入到第一晶体管1044和第二晶体管1045各自的控制极，使得第一晶体管1044和第二晶体管1045导通。具体的，开关组件1046与第一控制端1043、接地端111，以及第一晶体管1044和第二晶体管1045各自的控制极分别电连接，第一电源输入端101接收第一电源信号的情况下，第一电源信号通过第一控制端1043传输到开关组件1046，开关组件1046可以在第一电源信号的控制下，导通第一晶体管1044和第二晶体管1045各自的控制极与接地端111的连接，使得第一晶体管1044和第二晶体管1045各自的控制极被拉低，可以使得第一晶体管1044和第二晶体管1045导通。

在本申请实施例中，第一晶体管1044和第二晶体管1045低电平导通，而第一电源信号相对于第一晶体管1044和第二晶体管1045为高电平信号，可以通过开关组件1046在第一电源输入端101接收第一电源信号的情况下，导通第一晶体管1044和第二晶体管1045各自的控制极与接地端111的连接，使得第一晶体管1044和第二晶体管1045各自的控制极被拉低，达到导通条件，从而导通第一输入端1041和第一输出端1042的连接，使得第一电源信号可以通过第一导通单元104传输至电源信号输出端103，第一晶体管1044和第二晶体管1045在导通时可以使得电源的负极与接地端111等电势，避免接地差导致输出误差，从而可以提高电源信号的质量。

可选的，参见图4，开关组件1046具体包括：第五晶体管10461，第五晶体管10461高电平导通；

第五晶体管10461的控制极10461a与第一控制端1043电连接，第五晶体管10461的第一极10461b与第一晶体管1044和第二晶体管1045各自的控制极分别电连接，第五晶体管10461的第二极10461c与接地端111电连接。

本申请实施例中，第五晶体管10461可以是NMOS，NMOS高电平导通，第五晶体管10461的控制极可以是NMOS的栅极，第五晶体管10461的第一极10461b可以是NMOS的源极，第五晶体管10461的第二极10461c可以是NMOS的漏极。在第一电源输入端101接收第一电源信号的情况下，第一电源信号通过第一控制端1043传输至NMOS的栅极，使得NMOS的源极和漏极导通，第一晶体管1044和第二晶体管1045各自的控制极与接地端111导通，使得第一晶体管1044和第二晶体管1045各自的控制极被拉低，第一晶体管1044和第二晶体管1045均导通，从而第一电源信号可以通过第一导通单元104传输至电源信号输出端103。

在本申请实施例中，由于第五晶体管10461高电平导通，因此，在第一电源输入端101接收到第一电源信号的情况下，第一电源信号传输到第五晶体管10461的控制极，使得第五晶体管10461的第一极10461b和第二极10461c导通，从而导通第一晶体管1044和第二晶体管1045，所需的电路元件数量少，可以降低电路面积开销，减少电路硬件成本。

可选的，参见图5，第二导通单元105具体还包括：第三晶体管1054和第四晶体管1055；

第二控制端1053与第三晶体管1054和第四晶体管1055各自的控制极分别电连接；

第三晶体管1054和第四晶体管1055串联；

第三晶体管1054还与第二输入端1051电连接，第四晶体管1055还与第二输出端1052电连接。

本申请实施例中，第三晶体管1054和第四晶体管1055可以是MOS管，例如NMOS或PMOS。第三晶体管1054和第四晶体管1055各自的控制极可以是MOS管的栅极，并分别与第二控制端1053电连接，可以接收第二控制端1053传输的第一电源信号。

本申请实施例中，第三晶体管1054和第四晶体管1055各自的第一极相互电连接，即第三晶体管1054和第四晶体管1055串联。第三晶体管1054的第二极还与第二输入端1051电连接，第四晶体管1055的第二极还与第二输出端1052电连接。其中，第三晶体管1054或第四晶体管1055的第一极可以是MOS管的漏极或源极，相应的第三晶体管1054或第四晶体管1055的第二极可以是MOS管的源极或漏极。

例如，第三晶体管1054和第四晶体管1055均为PMOS，第二控制端1053还与接地端111电连接，PMOS低电平导通，第一电源信号为高电平信号，则当第一电源信号传输至PMOS的栅极，PMOS截止，PMOS的源极和漏极断开，则第二输入端1051和第二输出端1052之间断开。在第一电源输入端101未接收到第一电源信号的情况下，第三晶体管1054和第四晶体管1055即PMOS的控制极均被拉低，PMOS的源极和漏极导通，第二输入端1051和第二输出端1052之间导通，第二电源输入端102接收的第二电源信号可以传输至第二输出端1052。

在本申请实施例中，由于第二控制端1053与第三晶体管1054和第四晶体管1055各自的控制极分别电连接，因此可以通过第二控制端1053同时控制第三晶体管1054和第四晶体管1055的通断，由于第三晶体管1054和第四晶体管1055串联，第四晶体管1055可以起到反向截止的作用，避免电路中只有第三晶体管1054的情况下，第二输出端1052的电流串扰到第二电源输入端102，因此，可以减少串扰效应，提高电源信号的稳定性，从而提升电源信号的质量。

可选的，参见图6，防电流倒灌电路10还包括：分压单元112；

分压单元112设置在第一电源输入端101与第一导通单元104之间，并设置在第一电源输入端101与第二导通单元105之间；

分压单元112具体包括：第一电阻组件1121、第二电阻组件1122，以及用于在第一电源输入端101接收第一电源信号的情况下，输出第一电源上电信号的上电信号输出端1123；

第一电阻组件1121与第一电源输入端101、第一输入端1041、第一控制端1043和第二控制端1053分别电连接；

第二电阻组件1122与第一电源输入端101和上电信号输出端1123分别电连接。

相关技术中，当多组电源为主系统电路供电时，由于电流倒灌的问题，主系统电路无法判断各组电源是否掉电。例如，由主、辅电源为计算机板卡供电，当主电源切换到辅电源供电，板卡系统无法判定主电源是否掉电。需要说明的是，对于计算机板卡，主电源的输出电流不大于3安(A)，辅电源的输出电流不大于0.5A。在主电源供电的情况下，板卡系统上所有功能均正常运行，整板功耗控制在15W以内，而在辅电源供电的情况下，因电源输出功率的限制，板卡上仅有部分功能可正常工作，大部分外设均处于非工作状态。这就需要板卡系统可以准确的判断供电电源，从而运行不同的应用程序。

本申请实施例中，可以通过上电信号输出端1123向后级连接的主系统电路输出第一电源上电信号，该第一电源上电信号用于指示主系统电路第一电源输入端101所连接的电源电路输入了第一电源信号。

本申请实施例中，第一电阻组件1121可以具体包括第三电阻和第四电阻；第三电阻的一端与第一电源输入端101、第一输入端1041和第一控制端1043分别电连接，第三电阻的另一端与第四电阻和第二控制端1053分别电连接，第四电阻的另一端还与该防电流倒灌电路10的接地端111电连接。第三晶体管1054和第四晶体管1055可以低电平导通，例如第三晶体管1054和第四晶体管1055均为PMOS，第三电阻和第四电阻之间引出的导线可以与第三晶体管1054和第四晶体管1055各自的控制极分别电连接。当第一电源输入端101接收第一电源信号的情况下，第三晶体管1054和第四晶体管1055各自的控制极被拉高，则第三晶体管1054和第四晶体管1055被截止，即第二电源输入端102与电源信号输出端103的供电支路被断开，从而避免电流倒灌的问题。

本申请实施例中，第二电阻组件1122可以包括至少一个电阻，第二电阻组件1122与第一电源输入端101和上电信号输出端1123分别电连接，在第一电源输入端101接收第一电源信号的情况下，可以输出电压信号作为第一电源上电信号至上电信号输出端1123。

在本申请实施例中，通过分压单元112的第一电阻组件1121可以将第一电源输入端101接收的第一电源信号传输至第一输入端1041、第一控制端1043和第二控制端1053，通过第二电阻组件1122可以在第一电源输入端101接收第一电源信号的情况下，给到上电信号输出端1123电压信号，作为第一电源上电信号输出，这样，可以方便后级电路获知由第一电源输入端101所连接的电源电路供电，可以提高电路的实用性。

可选的，第二电阻组件1122具体包括：第一电阻、第二电阻和第一电容；

第一电阻与第一电源输入端101和第二电阻分别电连接；

第二电阻与第一电容并联，并与上电信号输出端1123电连接。

本申请实施例中，上电信号输出端1123输出的第一电源上电信号也可以作为后续主系统电路中的电源转换电路的使能信号和/或供电信号。可以根据电源转换电路的输入电压要求通过第一电阻和第二电阻对第一电源信号进行分压，得到符合后级电路的输入电压要求的第一电源上电信号，第一电阻和第二电阻的阻值可以根据实际需求确定，本申请实施例对此不做限制。可以在第二电阻上并联第一电容，通过第一电容对输出的第一电源上电信号进行滤波，提高信号质量。

在本申请实施例中，通过第一电阻和第二电阻可以对第一电源信号进行分压，获得符合后级电路的输入电压要求的第一电源上电信号，通过第一电容进行滤波，提高第一电源上电信号的信号质量。

图7是本申请实施例提供的一种防电流倒灌电路的电路示意图之二，如图7所示，第一晶体管1044为PMOS(Q3A)，第二晶体管1045为PMOS(Q3B)，第三晶体管1054为PMOS(Q2A)，第四晶体管1055为PMOS(Q2B)，第五晶体管10461为NMOS(Q1)。PMOS(Q3A)和PMOS(Q3B)各自具有两个漏极(D)的引脚，将PMOS(Q3A)和PMOS(Q3B)的漏极引脚(D)分别连接，连接的导线为可以走大电流的导线，比如将主板上的走线的线宽加宽，实际应用中，第一电源输入端101连接的电源可以是5V3A的主电源，而第二电源输入端102连接的电源可以是5V0.5A的辅助电源，则主电源这一支路的电流为大电流，由于辅助电源这一支路电流小，PMOS(Q2A)和PMOS(Q2B)无需选用大电流器件，可以降低电路成本。PMOS(Q3A)和PMOS(Q3B)的漏极(D)电连接，即第一晶体管1044和第二晶体管1045串联，PMOS(Q3A)的源极(S)与第一输入端1041电连接，PMOS(Q3B)的源极(S)与第一输出端1042电连接，PMOS(Q3A)和PMOS(Q3B)各自的栅极(G)与第五晶体管10461即NMOS(Q1)的漏极电连接。NMOS(Q1)的栅极通过电阻R4与第一控制端1043电连接，NMOS(Q1)的源极与接地端111电连接。

图7中，PMOS(Q2A)和PMOS(Q2B)的漏极(D)电连接，即第三晶体管1054和第四晶体管1055串联，PMOS(Q2A)的源极(S)与第二输入端1051电连接，PMOS(Q2B)的源极(S)与第二输出端1052电连接，PMOS(Q2A)和PMOS(Q2B)各自的栅极(G)与第二控制端1053电连接，第二控制端1053与第二电阻R5的一端电连接，第二电阻R5的另一端与接地端111电连接。PMOS(Q2B)的源极(S)还通过电阻R6与PMOS(Q3A)和PMOS(Q3B)各自的栅极(G)，以及NMOS(Q1)的漏极分别电连接。第二输入端1051还与第二电源输入端102电连接，第一输出端1042和第二输出端1052还与电源信号输出端103电连接。第一电阻组件1121包括第一电阻R3与第二电阻R5，第一电阻R3与第二电阻R5串联，第一电阻R3的另一端与第一电源输入端101、第一输入端1041和第一控制端1043分别电连接。第二电阻组件1122包括：第三电阻R2、第四电阻R1和第一电容C1，第三电阻R2的一端与第一电源输入端101电连接，第三电阻R2的另一端与第四电阻R1分别电连接，第四电阻R1与第一电容C1并联，第四电阻R1还与接地端111电连接，第三电阻R2和第四电阻R1之间引出的导线还与上电信号输出端1123电连接。

如图7所示，在第一电源输入端101接收到第一电源信号的情况下，NMOS(Q1)的栅极，通过电阻R4上拉至第一电源信号，NMOS(Q1)的源极接地，NMOS(Q1)的栅源间电压VGS＞0V，NMOS(Q1)导通，此时PMOS(Q3A)和PMOS(Q3B)各自的栅极被拉至接地端111，PMOS(Q3A)和PMOS(Q3B)各自的栅源间电压VGS＜-2.5V，PMOS(Q3A)和PMOS(Q3B)导通，第一电源信号可以通过电源信号输出端103输出。即使供电电流流入PMOS(Q2B)的源极，由于PMOS(Q2A)和PMOS(Q2B)完全关断，因此无电流流入第二电源输入端102所连接的电源电路，可以避免电流倒灌的问题。其中，第四电阻R1、第三电阻R2及第一电容C1组成的第二电阻组件1122可以产生一个电压信号，作为第一电源上电指示信号，该第一电源上电指示信号可以通过上电信号输出端1123输出到后级电路，例如，可以连接到后级电源转换电路的使能管脚，控制后级电源转换电路的输出。

如图7所示，在第一电源输入端101未接收第一电源信号，且第二电源输入端102接收第二电源信号的情况下，PMOS(Q2A)和PMOS(Q2B)各自的栅极通过第二电阻R5下拉至接地端111，此时PMOS(Q2A)和PMOS(Q2B)各自的栅源极间电压VGS＜-2.5V，PMOS(Q2A)和PMOS(Q2B)完全导通，因MOS管导通阻抗非常小，所以Q2B的源极电压和第二电源信号对应的电压值基本相等。此时，PMOS(Q3A)和PMOS(Q3B)不导通，PMOS(Q3A)和PMOS(Q3B)各自的栅极通过电阻R6上拉至第二电源输入端102，栅源极间电压VGS＞0V，PMOS(Q3A)和PMOS(Q3B)完全断开，无电流流入第一电源输入端101所连接的电源电路，此时第一电源上电指示信号为0V。

如图7所示，在第一电源输入端101接收第一电源信号，且第二电源输入端102也接收第二电源信号的情况下，即多组电源电路同时接入的情况下，由第一电阻R3和第二电阻R5分压产生的电压信号会使PMOS(Q2A)和PMOS(Q2B)自动关断，电路只保留第一电源输入端101和电源信号输出端103这一供电支路工作，从而可以避免电流倒灌问题。

可选的，防电流倒灌电路10还包括：第一滤波单元106和第二滤波单元107；

第一滤波单元106设置在第一电源输入端101和第一导通单元104之间，与第一电源输入端101和第一导通单元104分别电连接；

第二滤波单元107设置在第二电源输入端102和第二导通单元105之间，与第二电源输入端102和第二导通单元105分别电连接。

本申请实施例中，可以在电源信号输入侧通过第一滤波单元106和第二滤波单元107分别对第一电源输入端101接收的第一电源信号，以及第二电源输入端102接收的第二电源信号进行滤波，消除电源信号的纹波，提高电源信号质量。具体的，第一滤波单元106和第二滤波单元107可以至少包括一个滤波电容，通过滤波电容对第一电源信号和第二电源信号进行滤波。

在本申请实施例中，通过第一滤波单元106和第二滤波单元107可以分别对第一电源输入端101和第二电源输入端102接收的电源信号进行滤波，且第一滤波单元106和第二滤波单元107相互独立，在第一电源输入端101对应的供电支路工作时，只有第一滤波单元106工作，在第二电源输入端102对应的供电支路工作时，只有第二滤波单元107工作，第一滤波单元106和第二滤波单元107不会相互干扰，可以提高滤波效果，从而提高电源信号输出端103输出的电源信号的信号质量。

可选的，防电流倒灌电路10还包括：第一保护单元109和第二保护单元110；

第一保护单元109设置在第一电源输入端101和第一导通单元104之间，与第一电源输入端101和第一导通单元104分别电连接；

第二保护单元110设置在第二电源输入端102和第二导通单元105之间，与第二电源输入端102和第二导通单元105分别电连接。

本申请实施例中，可以通过第一保护单元109吸收第一电源输入端101所连接的电源电路引入的干扰信号，保护防电流倒灌电路10中其他电路元件不受干扰信号破坏。可以通过第二保护单元110吸收第二电源输入端102所连接的电源电路引入的干扰信号，保护防电流倒灌电路10中其他电路元件不受干扰信号破坏。其中，第一保护单元109和第二保护单元110可以是二极管，二极管的正极与接地端111电连接，二极管的负极与第一电源输入端101或第二电源输入端102电连接。例如，二极管可以是瞬变电压抑制二极管(TRANSIENTVOLTAGE SUPPRESSOR，TVS)，TVS管两端经受瞬间的高能量冲击时，能以极高的速度使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。

在本申请实施例中，通过第一保护单元109和第二保护单元110可以分别对第一电源输入端101和第二电源输入端102对应的供电支路进行保护，防止第一电源输入端101和第二电源输入端102所连接的电源电路引入干扰信号对电路中的其他元件造成破坏，可以提高防电流倒灌电路10的抗干扰能力，提高电路元件寿命。

可选的，防电流倒灌电路10还包括：第三滤波单元108；

第三滤波单元108设置在第一输出端1042和电源信号输出端103之间，并设置在第二输出端1052与电源信号输出端103之间；

第三滤波单元108与第一导通单元104、第二导通单元105和电源信号输出端103分别电连接。

本申请实施例中，可以在电源信号输出侧通过第三滤波单元108对电源信号进行滤波，消除电源信号的纹波，提高电源信号质量。具体的，第三滤波单元108可以至少包括一个滤波电容，通过滤波电容对电源信号进行滤波。

在本申请实施例中，可以在电源信号输出侧通过第三滤波单元108对第一电源信号和第二电源信号分别进行滤波，消除电源信号的纹波，提高电源信号质量。

图8是本申请实施例提供的一种防电流倒灌电路的电路示意图之三，如图8所示，该防电流倒灌电路10还包括第一滤波单元106、第二滤波单元107、第三滤波单元108、第一保护单元109和第二保护单元110。其中，第一滤波单元106包括：电感L1、电容C2和电容C3，电感L1的两端与第一电源输入端101、第一输入端1041分别电连接，电感L1的两端还与电容C2和电容C3分别电连接，电容C2和电容C3还与接地端111电连接，电感L1、电容C2和电容C3组成的滤波电路可以对第一电源输入端101接收的第一电源信号进行滤波，提高电源信号的质量。第二滤波单元107包括电容C7和电容C8，电容C7和电容C8分别与第二电源输入端102、第二输入端1051和接地端111分别电连接。电容C7和电容C8组成的滤波电路可以对第二电源输入端102接收的第二电源信号进行滤波，提高电源信号的质量。第三滤波单元108包括电容C4、电容C5和电容C6，电容C4、电容C5和电容C6分别与第一输出端1042、第二输出端1052和电源信号输出端103分别电连接。电容C4、电容C5和电容C6组成的滤波电路可以在输出侧对电源信号进行滤波，提高电源信号的质量。第一保护单元109为TVS管D1，第二保护单元110为TVS管D2，TVS管D1与第一电源输入端101和第一输入端1041分别电连接，TVS管D2与第二电源输入端102和第二输入端1051分别电连接，通过TVS管D1和TVS管D2可以吸收电源电路引入的干扰信号，避免干扰信号破坏电路元件，可以提高电路元件的寿命。

相关技术中，通过多套电源系统来解决多组电源相互之间电流倒灌的问题，其中，多套电源系统是指一组电源电路连接一组电源转换电路，但是这样会导致电路面积开销增大，并且电路的硬件成本升高。而本申请实施例提高的防电流倒灌电路，电源信号输出端可以连接一组电源转换电路，在解决电流倒灌问题的同时可以降低电路面积开销和降低电路硬件成本。

本申请实施例提供一种主板，如图9所示，该主板20包括如前述实施例所述的防电流倒灌电路10。

本申请实施例中，主板20可以是计算机主板，本申请实施例提供的防电流倒灌电路10可以与计算机主板的多组输入电源连接，解决计算机主板上多组输入电源之间电流倒灌的问题。

本申请实施例提供一种电子设备，如图10所示，该电子设备30包括如前述实施例所述的主板20。

本申请实施例中，电子设备30可以是笔记本、台式机、服务器等计算机设备，电子设备中包括主板20，主板20上具有前述实施例所述的防电流倒灌电路10。或者，电子设备30可以直接包括防电流倒灌电路10。此处仅是举例说明，本申请实施例对此不做限制。

以上对本实用新型所提供的防电流倒灌电路进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (12)

1.一种防电流倒灌电路，其特征在于，包括：第一电源输入端、第二电源输入端、电源信号输出端、第一导通单元和第二导通单元；

所述第一导通单元具体包括：第一输入端、第一输出端，以及用于在所述第一电源输入端接收第一电源信号的情况下，控制所述第一输入端和第一输出端导通的第一控制端；

所述第二导通单元具体包括：第二输入端、第二输出端，以及用于在所述第一电源输入端未接收所述第一电源信号的情况下，控制所述第二输入端和第二输出端导通的第二控制端；

所述第一电源输入端与所述第一控制端和所述第二控制端分别电连接；

所述第一输入端与所述第一电源输入端电连接，所述第二输入端与所述第二电源输入端电连接；

所述电源信号输出端与所述第一输出端和所述第二输出端分别电连接。

2.根据权利要求1所述的防电流倒灌电路，其特征在于，所述第一导通单元具体还包括：第一晶体管和第二晶体管；

所述第一控制端与所述第一晶体管和所述第二晶体管各自的控制极分别电连接；

所述第一晶体管和所述第二晶体管串联；

所述第一晶体管还与所述第一输入端电连接，所述第二晶体管还与所述第一输出端电连接。

3.根据权利要求2所述的防电流倒灌电路，其特征在于，所述防电流倒灌电路还包括：接地端；所述第一晶体管和所述第二晶体管低电平导通；

所述第一导通单元具体还包括：用于在所述第一电源输入端接收所述第一电源信号的情况下，导通所述第一晶体管和所述第二晶体管各自的控制极与所述接地端连接的开关组件；

所述开关组件设置在所述第一控制端与所述第一晶体管的控制极之间，并设置在所述第一控制端与所述第二晶体管的控制极之间；

所述开关组件与所述第一控制端、所述接地端，以及所述第一晶体管和所述第二晶体管各自的控制极分别电连接。

4.根据权利要求3所述的防电流倒灌电路，其特征在于，所述开关组件具体包括：第五晶体管，所述第五晶体管高电平导通；

所述第五晶体管的控制极与所述第一控制端电连接，所述第五晶体管的第一极与所述第一晶体管和所述第二晶体管各自的控制极分别电连接，所述第五晶体管的第二极与所述接地端电连接。

5.根据权利要求1所述的防电流倒灌电路，其特征在于，所述第二导通单元具体还包括：第三晶体管和第四晶体管；

所述第二控制端与所述第三晶体管和所述第四晶体管各自的控制极分别电连接；

所述第三晶体管和所述第四晶体管串联；

所述第三晶体管还与所述第二输入端电连接，所述第四晶体管还与所述第二输出端电连接。

6.根据权利要求1所述的防电流倒灌电路，其特征在于，所述防电流倒灌电路还包括：分压单元；

所述分压单元设置在所述第一电源输入端与所述第一导通单元之间，并设置在所述第一电源输入端与所述第二导通单元之间；

所述分压单元具体包括：第一电阻组件、第二电阻组件，以及用于在所述第一电源输入端接收所述第一电源信号的情况下，输出第一电源上电信号的上电信号输出端；

所述第一电阻组件与所述第一电源输入端、所述第一输入端、所述第一控制端和所述第二控制端分别电连接；

所述第二电阻组件与所述第一电源输入端和所述上电信号输出端分别电连接。

7.根据权利要求6所述的防电流倒灌电路，其特征在于，所述第二电阻组件具体包括：第一电阻、第二电阻和第一电容；

所述第一电阻与所述第一电源输入端和所述第二电阻分别电连接；

所述第二电阻与所述第一电容并联；

所述第一电阻与所述第二电阻之间引出的导线还与所述上电信号输出端电连接。

8.根据权利要求1所述的防电流倒灌电路，其特征在于，所述防电流倒灌电路还包括：第一滤波单元和第二滤波单元；

所述第一滤波单元设置在所述第一电源输入端和所述第一导通单元之间，与所述第一电源输入端和所述第一导通单元分别电连接；

所述第二滤波单元设置在所述第二电源输入端和所述第二导通单元之间，与所述第二电源输入端和所述第二导通单元分别电连接。

9.根据权利要求1-8任一项所述的防电流倒灌电路，其特征在于，所述防电流倒灌电路还包括：第一保护单元和第二保护单元；

所述第一保护单元设置在所述第一电源输入端和所述第一导通单元之间，与所述第一电源输入端和所述第一导通单元分别电连接；

所述第二保护单元设置在所述第二电源输入端和所述第二导通单元之间，与所述第二电源输入端和所述第二导通单元分别电连接。

10.根据权利要求1-8任一项所述的防电流倒灌电路，其特征在于，所述防电流倒灌电路还包括：第三滤波单元；

所述第三滤波单元设置在所述第一输出端和所述电源信号输出端之间，并设置在所述第二输出端与所述电源信号输出端之间；

所述第三滤波单元与所述第一导通单元、所述第二导通单元和所述电源信号输出端分别电连接。

11.一种主板，其特征在于，包括如权利要求1至10中任一所述的防电流倒灌电路。

12.一种电子设备，其特征在于，包括如权利要求11所述的主板。