CN112817807A

CN112817807A - 芯片检测方法、装置和存储介质

Info

Publication number: CN112817807A
Application number: CN202110171836.8A
Authority: CN
Inventors: 李太东; 张程龙
Original assignee: Calterah Semiconductor Technology Shanghai Co Ltd
Current assignee: Calterah Semiconductor Technology Shanghai Co Ltd
Priority date: 2020-02-28
Filing date: 2021-02-08
Publication date: 2021-05-18
Anticipated expiration: 2041-02-08
Also published as: CN112817807B

Abstract

本申请提供一种芯片检测方法、装置和存储介质，通过在芯片检测时间获取逻辑内建自测试模块产生的扫描数据，将此扫描数据输入待测逻辑模块进行处理，获取待测逻辑模块输出的检测结果，与获取的同一扫描数据对应的标准检测结果进行比较，得到比较结果，并根据此比较结果判断芯片的工作状态正常与否，实现了对芯片状态的检测，且检测结果更为全面、准确。

Description

芯片检测方法、装置和存储介质

本申请要求于2020年02月28日提交中国专利局、申请号为202010131574.8、发明名称为“芯片检测方法、装置和存储介质”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及数字芯片技术，尤其涉及一种芯片检测方法、装置和存储介质。

背景技术

在数字芯片工作过程中，系统运行环境异常、芯片本身故障等因素都可能造成芯片工作状态异常，若不能及时发现，可能会造成严重影响。

相关技术中，一般通过实时监测某个固定的信号状态判断芯片工作状态，尽管实现了实时监测，但某个信号的状态也只能表征芯片某一种或某几种工作状态正常与否，造成检测到的芯片的状态不够准确。

发明内容

本申请提供一种芯片检测方法、装置和存储介质，实时且全面地监测芯片状态，以确保其正常工作。

第一方面，本申请提供一种芯片检测方法，包括：

检测当前时间到达芯片检测时间，获取逻辑内建自测试模块产生的扫描数据；

将所述扫描数据输入至待测逻辑模块，并获取所述待测逻辑模块输出的检测结果，所述待测逻辑模块用于对所述扫描数据进行相应地逻辑处理获得检测结果；

获取所述扫描数据对应的标准检测结果；

将所述检测结果与所述扫描数据对应的标准检测结果进行比较，获得比较结果；

根据所述比较结果确定芯片是否处于正常工作状态。

可选的，检测当前时间到达芯片检测时间，包括：

检测当前时间是否到达预设的检测时间；

若到达，则确定当前时间到达芯片检测时间。

可选的，检测当前时间到达芯片检测时间，包括：

检测当前时间是否到达芯片的数据帧的结束时刻；

若到达，则确定当前时间到达芯片检测时间。

可选的，所述获取逻辑内建自测试模块产生的扫描数据，包括：

获取逻辑内建自测试模块根据伪随机数据样本产生的扫描数据。

可选的，所述根据所述比较结果确定芯片是否处于正常工作状态，包括：

若所述检测结果与所述扫描数据对应的标准检测结果相同，则确定芯片处于正常工作状态；

若所述检测结果与所述扫描数据对应的标准检测结果不相同，则确定芯片处于异常工作状态。

可选的，还包括：

若确定芯片处于异常工作状态，则输出告警信息。

第二方面，本申请提供一种芯片检测装置，包括：

获取模块，用于检测当前时间到达芯片检测时间，获取逻辑内建自测试模块产生的扫描数据；

检测模块，用于将所述扫描数据输入至待测逻辑模块，并获取所述待测逻辑模块输出的检测结果，所述待测逻辑模块用于对所述扫描数据进行相应地逻辑处理获得检测结果；

所述获取模块，还用于获取所述扫描数据对应的标准检测结果；

比较模块，用于将所述检测结果与所述扫描数据对应的标准检测结果进行比较，获得比较结果；

状态确定模块，用于根据所述比较结果确定芯片是否处于正常工作状态。

可选的，所述获取模块在检测当前时间到达芯片检测时间时，具体用于：

检测当前时间是否到达预设的检测时间；

若到达，则确定当前时间到达芯片检测时间。

检测当前时间是否到达芯片的数据帧的结束时刻；

若到达，则确定当前时间到达芯片检测时间。

可选的，所述逻辑内建自测试模块在产生扫描数据时，具体用于：

根据伪随机数据样本产生的扫描数据；

所述获取模块在获取逻辑内建自测试模块产生的扫描数据时，具体用于：

可选的，所述状态确定模块在根据所述比较结果确定芯片是否处于正常工作状态时，具体用于：

可选的，所述芯片检测装置，还包括：

告警模块，用于若确定芯片处于异常工作状态，则输出告警信息。

第三方面，本申请提供一种芯片检测装置，包括：处理器、逻辑内建自测试模块、待测逻辑模块；

所述处理器，用于检测当前时间到达芯片检测时间，获取逻辑内建自测试模块产生的扫描数据；将所述扫描数据输入至待测逻辑模块，并获取所述待测逻辑模块输出的检测结果；获取所述扫描数据对应的标准检测结果；将所述检测结果与所述扫描数据对应的标准检测结果进行比较，获得比较结果；根据所述比较结果确定芯片是否处于正常工作状态；

所述逻辑内建自测试模块，用于产生扫描数据；

所述待测逻辑模块，用于对所述扫描数据进行相应地逻辑处理获得检测结果。

可选的，所述处理器在检测当前时间到达芯片检测时间时，具体用于：

检测当前时间是否到达预设的检测时间；

若到达，则确定当前时间到达芯片检测时间。

检测当前时间是否到达芯片的数据帧的结束时刻；

若到达，则确定当前时间到达芯片检测时间。

根据伪随机数据样本产生的扫描数据；

所述处理器在获取逻辑内建自测试模块产生的扫描数据时，具体用于：

可选的，所述处理器在根据所述比较结果确定芯片是否处于正常工作状态时，具体用于：

可选的，所述装置还包括：

输出装置，用于若所述处理器确定芯片处于异常工作状态，则输出告警信息。

第四方面，本申请提供一种自测试的方法，应用于对接收信号逐帧进行数字信号处理的集成电路中，且相邻帧之间具有帧间隙，所述方法包括：

在运行期间，所述集成电路于所述帧间隙内完成至少一次逻辑内建自测试。

可选的，所述集成电路于各所述帧间隙内均完成一次逻辑内建自测试。

可选的，所述方法还包括：

预设间隔时间；

其中，所述集成电路每隔一所述间隔时间，在一所述帧间隙内完成一次逻辑内建自测试。

可选的，所述方法还包括：

每次所述逻辑内建自测试的结果控制所述集成电路的运行状态；

其中，若所述逻辑内建自测试的输出结果为异常，则输出警报和/或停止所述集成电路的运行。

第五方面，本申请提供一种集成电路，包括：

处理模块，用于对所述集成电路的接收信号逐帧进行数字信号处理；以及

自测试模块，用于在所述处理模块进行所述数字信号处理的帧间隙内，实现对所述集成电路的逻辑内建自测试。

可选的，所述方法还包括：

控制单元，用于控制所述自测试模块在所述帧间隙内对所述集成电路进行所述逻辑内建自测试。

可选的，所述处理模块包括所述控制单元。

可选的，所述控制单元为CPU、MCU或DSP。

可选的，所述集成电路为FMCW雷达芯片。

第六方面，本申请提供一种无线电器件，包括：

承载体；

如第五方面所述的集成电路，设置在所述承载体上；

天线，设置在所述承载体上，或者与所述集成电路集成为一体器件设置在所述承载体上；

其中，所述集成电路与所述天线连接，用于发收无线电信号。

第七方面，本申请提供一种设备，包括：

设备本体；以及

设置于所述设备本体上的如第六方面所述的无线电器件；

其中，所述无线电器件用于目标检测和/或通信。

第八方面，本申请提供一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时，实现如上任一项所述的方法。

第九方面，本申请提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现如第一方面或第四方面所述的方法。

本申请提供了一种芯片检测方法、装置和存储介质，通过在芯片检测时间获取逻辑内建自测试模块产生的扫描数据，将此扫描数据输入待测逻辑模块进行处理，获取待测逻辑模块输出的检测结果，与获取的同一扫描数据对应的标准检测结果进行比较，得到比较结果，并根据此比较结果判断芯片的工作状态正常与否，实现了对芯片状态的检测，且检测结果更为全面、准确。

附图说明

为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的芯片检测方法的流程图；

图2为本申请另一实施例提供的芯片检测方法的流程图；

图3a为本申请一实施例提供的数据帧与数据帧间隙关系示意图；

图3b为本申请一实施例提供的芯片检测过程的示意图；

图4为本申请一实施例提供的芯片检测装置的结构示意图；

图5为本申请另一实施例提供的芯片检测装置的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

基于此，本申请提出一种通过模拟芯片中模块运行过程实现芯片状态检测的方法，以实现对芯片更加全面的检测。

图1为本申请一实施例提供的芯片检测方法的流程图，应用于芯片，例如雷达芯片、红外芯片中，如图1所示，本实施例的方法可以包括：

S101、检测当前时间到达芯片检测时间，获取逻辑内建自测试模块产生的扫描数据。

当检测到当前时刻为指示进行芯片检测的时间，则获取逻辑内建自测试模块产生的扫描数据，以利用此扫描数据进行芯片检测。

S102、将扫描数据输入至待测逻辑模块，并获取待测逻辑模块输出的检测结果，待测逻辑模块用于对扫描数据进行相应地逻辑处理获得检测结果。

待测逻辑模块是芯片中需要进行检测的逻辑电路的统称，本申请旨在通过模拟工作过程的方式对此待测逻辑模块进行检测，通过检测结果分析工作状态，故将获取的扫描数据输入待测逻辑模块，并获取此待测逻辑模块运行得到的结果。由于待测逻辑模块会对扫描数据进行基于此待测逻辑模块自身逻辑计算功能的处理并得到处理结果，因此此处理结果可以反映待测逻辑模块的工作状态正常与否。

S103、获取扫描数据对应的标准检测结果。

标准检测结果指待测逻辑模块正常工作状态下，以此扫描数据为输入，对应的输出结果。因特定芯片内特定待测逻辑模块，例如计算机芯片中的计数器，内部的计算逻辑是可获知的，因而，特定输入对应的特定输出，即扫描数据对应的标准检测结果也是可获知的。

S104、将检测结果与扫描数据对应的标准检测结果进行比较，获得比较结果。

获取扫描数据对应的标准检测结果，并与待测逻辑模块输出的检测结果进行比较，以判断检测结果是否与待测逻辑模块正常状态下的理想结果一致。

S105、根据比较结果确定芯片是否处于正常工作状态。

根据比较结果即可确定待测逻辑模块的工作状态是否正常，因为芯片就是逻辑电路的组合，即各待测逻辑模块的集合，因此各待测逻辑模块的工作状态即可代表芯片的工作状态。

本实施例提供的芯片检测方法，通过在芯片检测时间获取逻辑内建自测试模块产生的扫描数据，将此扫描数据输入待测逻辑模块进行处理，获取待测逻辑模块输出的检测结果，与获取的同一扫描数据对应的标准检测结果进行比较，得到比较结果，并根据此比较结果判断芯片的工作状态正常与否，实现了对芯片状态的检测，且检测结果更为全面、准确。

下面采用几个具体的实施例，对图1所示方法实施例的技术方案进行详细说明。

在一些实施方式中，可以设定固定的时间点或时间周期对芯片进行检测，即通过判断当前时间是否到达预设的检测时间，来检测当前时间是否到达芯片检测时间，若当前时间到达预设的检测时间，则确定当前时间到达芯片检测时间，可以获取逻辑内建自测试模块产生的扫描数据，并进一步执行S102-S105的检测步骤。检测完成后返回被检测中断的工作，继续执行，直至到达下一个检测的时间点，进行下一次检测。

芯片的工作时以数据帧的形式进行的，数据帧与数据帧之间存在10ms左右的时间间隔，称为数据帧间隙，而实施例1中的检测方法实际耗时大约只有2ms，因此，可以在数据帧间隙完成检测，而完全不影响芯片的正常运行。故而，在另一些实施方式中，可以设定在每个或某个数据帧间隙对芯片进行检测，即通过判断当前时间是否到达芯片的数据帧的结束时刻，来检测当前时间是否到达芯片检测时间，若当前时间到达数据帧的结束时刻，则确定当前时间到达芯片检测时间，获取逻辑内建自测试模块产生的扫描数据，并进一步执行S102-S105的检测步骤。检测完成后返回继续进行下一数据帧的工作，直至到达下一个数据帧结束，进行下一次检测。

在一些可能的实现方式中，上述获取逻辑内建自测试模块产生的扫描数据可以为：获取逻辑内建自测试模块根据伪随机数据样本产生的扫描数据。

逻辑内建自测试模块具体的可以是伪随机序列发生器(pseudo-random patterngenerator,PRPG)

在一些可能的实现方式中，上述根据比较结果确定芯片是否处于正常工作状态，可以通过判断检测结果与标准结果是否相同来确定芯片的工作状态，若检测结果与扫描数据对应的标准检测结果相同，则确定芯片处于正常工作状态，若检测结果与扫描数据对应的标准检测结果不相同，则确定芯片处于异常工作状态。

具体的，当芯片检测时间为上电检测，即接收到上电复位(Power-On Reset,POR)信号进行检测时，若检测结果与扫描数据对应的标准检测结果不同，可以进一步确定芯片的电路结构异常。一般，芯片工作电压为0.99～1.21V，当工作电压达到最低值0.99V时，会触发POR信号，而此时芯片尚未进入工作状态，所以，若此时检测到芯片处于异常工作状态，可以确定芯片的电路结构异常。

图2为本申请另一实施例提供的芯片检测方法的流程图，如图2所示，本实施例的方法可以包括：

S201、检测当前时间到达芯片检测时间，获取逻辑内建自测试模块产生的扫描数据。

S202、将扫描数据输入至待测逻辑模块，并获取待测逻辑模块输出的检测结果，待测逻辑模块用于对扫描数据进行相应地逻辑处理获得检测结果。

S203、获取扫描数据对应的标准检测结果。

S204、将检测结果与扫描数据对应的标准检测结果进行比较，获得比较结果。

S205、根据比较结果确定芯片是否处于正常工作状态。

本实施例中，步骤S201-S205的具体实现过程可以参见图1所示实施例的相关描述，此处不再赘述。

S206、若确定芯片处于异常工作状态，则输出告警信息。

当芯片工作状态异常时，需要输出告警信息，以便使用户知晓，来避免造成更大的损失。

本实施例提供的芯片检测方法，在检测到芯片状态异常时，还会进行相应的告警，在全面检测芯片状态的基础上，进一步保障了芯片的安全。

在S205中，芯片的工作状态包括有正常和异常两种结果，相对应的，在一些实施方式中，当S201-S205执行完毕，结果显示芯片工作正常，则无需再执行S206；在另一些实施方式中，当S201-S205执行完毕，结果显示芯片工作异常，则继续执行S206，输出告警信息，以提醒用户注意芯片的异常状态。

在一个具体的实施例中，对一数字芯片进行检测，在每个数据帧间隙开始检测，图3a为本申请一实施例提供的数据帧与数据帧间隙关系示意图，数据帧间隙如图3a所示，因此首先判断数据帧是否结束，数据帧结束后开始对芯片进行检测。获取逻辑内建自测试模块通过伪随机数据样本产生的扫描数据，将此扫描数据输入待测逻辑模块，此待测逻辑模块会对扫描数据进行计算并输出一个检测结果，获取此检测结果后，继续获取上述扫描数据对应的标准检测结果，并将检测结果与标准检测结果进行比较，得到比较结构，根据此比较结果确定芯片处于正常工作状态，于是芯片继续进行下一数据帧的工作，在下一数据帧结束时，再次进行同样的检测。若下一次检测，根据得到的比较结果确定芯片处于异常工作状态，则发出告警。图3b为本申请一实施例提供的芯片检索过程的示意图，具体的执行流程如图3b所示。

在一些实施例中，将以上实施例中所描述的芯片检测方法概括为逻辑内建自测试，可应用于对接收信号逐帧进行数字信号处理的集成电路中，且相邻帧之间具有帧间隙，在集成电路系统运行期间，在帧间隙内完成至少一次逻辑内建自测试。

在一些实现方式中，可以在每个帧间隙内均完成至少一次逻辑内建自测试。

在另一些实现方式中，可以预设间隔时间；每隔一个预设的间隔时间，在一个帧间隙内完成至少一次逻辑内建自测试。

在一些实现方式中，还可以根据每次逻辑内建自测试的结果控制集成电路的运行状态。例如，若逻辑内建自测试的输出结果为异常，则输出警报和/或停止集成电路的运行。

为实现上述的实施例中的功能，集成电路的结构可被设计为包括处理模块和自测试模块。其中，处理模块，用于对集成电路的接收信号逐帧进行数字信号处理；自测试模块，用于在处理模块进行数字信号处理的帧间隙内，实现对集成电路的逻辑内建自测试。

在一些实现方式中，上述的集成电路，还可以包括：控制单元，用于控制自测试模块在帧间隙内对集成电路进行逻辑内建自测试。

在一些实现方式中，上述的控制单元可以被包括在上述的处理模块中。

在一些实现方式中，上述的控制单元可以为CPU、MCU或DSP等。

在一些实现方式中，上述的集成电路，具体可以为FMCW雷达芯片等。

上述实施例中的集成电路可以应用在无线电器件中，无线电器件的具体结构还可以包括：承载体；集成电路可以被设置在承载体上；天线，设置在承载体上，或者与集成电路集成为一体器件设置在承载体上；其中，集成电路与天线连接，用于发收无线电信号。

本申请还提供一种设备，包括：设备本体；以及设置于设备本体上的如上述实施例中的无线电器件；其中，无线电器件用于目标检测和/或通信。

图4为本申请一实施例提供的芯片检测装置的结构示意图，如图4所示，本实施例的装置可以包括：获取模块401、检测模块402、比较模块403和状态确定模块404。

其中，获取模块401，用于检测当前时间到达芯片检测时间，获取逻辑内建自测试模块产生的扫描数据；

检测模块402，用于将扫描数据输入至待测逻辑模块，并获取待测逻辑模块输出的检测结果，待测逻辑模块用于对扫描数据进行相应地逻辑处理获得检测结果；

获取模块401，还用于获取扫描数据对应的标准检测结果；

比较模块403，用于将检测结果与扫描数据对应的标准检测结果进行比较，获得比较结果；

状态确定模块404，用于根据比较结果确定芯片是否处于正常工作状态。

可选的，获取模块401在检测当前时间到达芯片检测时间时，具体用于：

检测当前时间是否到达预设的检测时间；

若到达，则确定当前时间到达芯片检测时间。

检测当前时间是否到达芯片的数据帧的结束时刻；

若到达，则确定当前时间到达芯片检测时间。

可选的，获取模块401在获取逻辑内建自测试模块产生的扫描数据时，具体用于：

可选的，状态确定模块404在根据比较结果确定芯片是否处于正常工作状态时，具体用于：

若检测结果与扫描数据对应的标准检测结果相同，则确定芯片处于正常工作状态；

若检测结果与扫描数据对应的标准检测结果不相同，则确定芯片处于异常工作状态。

可选的，芯片检测装置，还包括：

告警模块405，用于若确定芯片处于异常工作状态，则输出告警信息。

本实施例的装置，可以用于执行上述任一实施例的方法，其实现原理和技术效果类似，此处不再赘述。

图5为本申请另一实施例提供的芯片检测装置的结构示意图，如图5所示，本实施例的装置可以包括：处理器501、逻辑内建自测试模块502、待测逻辑模块503；

处理器501，用于检测当前时间到达芯片检测时间，获取逻辑内建自测试模块产生的扫描数据；将扫描数据输入至待测逻辑模块，并获取待测逻辑模块输出的检测结果；获取扫描数据对应的标准检测结果；将检测结果与扫描数据对应的标准检测结果进行比较，获得比较结果；根据比较结果确定芯片是否处于正常工作状态；

逻辑内建自测试模块502，用于产生扫描数据；

待测逻辑模块503，用于对扫描数据进行相应地逻辑处理获得检测结果。

可选的，处理器501在检测当前时间到达芯片检测时间时，具体用于：

检测当前时间是否到达预设的检测时间；

若到达，则确定当前时间到达芯片检测时间。

检测当前时间是否到达芯片的数据帧的结束时刻；

若到达，则确定当前时间到达芯片检测时间。

可选的，逻辑内建自测试模块502在产生扫描数据时，具体用于：

根据伪随机数据样本产生扫描数据；

处理器501在获取逻辑内建自测试模块502产生的扫描数据时，具体用于：

获取逻辑内建自测试模块502根据伪随机数据样本产生的扫描数据。

可选的，处理器501在根据比较结果确定芯片是否处于正常工作状态时，具体用于：

可选的，芯片检测装置还包括：

输出装置504，用于若处理器501确定芯片处于异常工作状态，则输出告警信息。

本申请还提供了一种计算机可读存储介质，存储介质存储有计算机程序，计算机程序被处理器执行时，实现如上任一项的方法。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims

1.一种芯片检测方法，其特征在于，包括：

获取所述扫描数据对应的标准检测结果；

根据所述比较结果确定芯片是否处于正常工作状态。

2.根据权利要求1所述的方法，其特征在于，检测当前时间到达芯片检测时间，包括：

检测当前时间是否到达预设的检测时间；

若到达，则确定当前时间到达芯片检测时间。

3.根据权利要求1所述的方法，其特征在于，检测当前时间到达芯片检测时间，包括：

检测当前时间是否到达芯片的数据帧的结束时刻；

若到达，则确定当前时间到达芯片检测时间。

4.根据权利要求1所述的方法，其特征在于，所述获取逻辑内建自测试模块产生的扫描数据，包括：

5.根据权利要求1所述的方法，其特征在于，所述根据所述比较结果确定芯片是否处于正常工作状态，包括：

6.根据权利要求5所述的方法，其特征在于，还包括：

若确定芯片处于异常工作状态，则输出告警信息。

7.一种芯片检测装置，其特征在于，包括：

8.一种芯片检测装置，其特征在于，包括：处理器、逻辑内建自测试模块、待测逻辑模块；

所述逻辑内建自测试模块，用于产生扫描数据；

9.根据权利要求8所述的装置，其特征在于，还包括：

10.一种自测试的方法，其特征在于，应用于对接收信号逐帧进行数字信号处理的集成电路中，且相邻帧之间具有帧间隙，所述方法包括：

11.根据权利要求10所述的方法，其特征在于，所述集成电路于各所述帧间隙内均完成一次逻辑内建自测试。

12.根据权利要求10所述的方法，其特征在于，所述方法还包括：

预设间隔时间；

13.根据权利要求10-12中任意一项所述的方法，其特征在于，所述方法还包括：

每次所述逻辑内建自测试的结果用于控制所述集成电路的运行状态；

14.一种集成电路，其特征在于，包括：

15.根据权利要求14所述的集成电路，其特征在于，还包括：

16.根据权利要求15所述的集成电路，其特征在于，所述处理模块包括所述控制单元。

17.根据权利要求15或16所述的集成电路，其特征在于，所述控制单元为CPU、MCU或DSP；和/或

所述集成电路为FMCW雷达芯片。

18.一种无线电器件，其特征在于，包括：

承载体；

如权利要求14-17中任一项所述的集成电路，设置在所述承载体上；

19.一种设备，其特征在于，包括：

设备本体；以及

设置于所述设备本体上的如权利要求18所述的无线电器件；

其中，所述无线电器件用于目标检测和/或通信。

20.一种计算机可读存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时，实现如权利要求1-6任一项所述的方法或权利要求10-13中任一项所述的方法。