CN113627109A - 一种soc芯片系统老化实验方法 - Google Patents

一种soc芯片系统老化实验方法 Download PDF

Info

Publication number
CN113627109A
CN113627109A CN202110777194.6A CN202110777194A CN113627109A CN 113627109 A CN113627109 A CN 113627109A CN 202110777194 A CN202110777194 A CN 202110777194A CN 113627109 A CN113627109 A CN 113627109A
Authority
CN
China
Prior art keywords
chip
test
output
aging
ldo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110777194.6A
Other languages
English (en)
Other versions
CN113627109B (zh
Inventor
马卫东
张鸿
王帅
何建兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cisco Microelectronics Co Ltd
Original Assignee
Chengdu Cisco Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cisco Microelectronics Co Ltd filed Critical Chengdu Cisco Microelectronics Co Ltd
Priority to CN202110777194.6A priority Critical patent/CN113627109B/zh
Publication of CN113627109A publication Critical patent/CN113627109A/zh
Application granted granted Critical
Publication of CN113627109B publication Critical patent/CN113627109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种SOC芯片系统老化实验方法，通过LDO控制寄存器提高一档位输出和DCDC控制寄存器提高一档位输出的设置，使得本实验方法能够考验电路对此种变化的承受性能，从而避免在实验过程中电路发生故障，需要花费更多的时间，进一步使得本实验方法花费时间短；通过将芯片的倍频时钟频率、GIPO输入输出属性的设置配置到一个最适合芯片系统老化测试进行的状态，能够最大强度的让芯片发生老化，从而使得试验数据更加稳定。

Description

一种SOC芯片系统老化实验方法
技术领域
本发明涉及SOC芯片技术领域，具体为一种SOC芯片系统老化实验方法。
背景技术
SOC芯片是一种集成电路的芯片，可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式，为了使芯片产品在交付用户之前渡过其失效率“浴盆曲线”的早期失效阶段，需要对芯片系统进行老化测试，现有的SOC芯片老化试验方法往往比较简单，将芯片经过回流焊贴焊在PCB电路板上，然后让其运行于正常工作的状态下，运行比较长的时间，可能几天也可能十几天，对于温度和电压的要求不都不一定，这无疑需要花费时间较长，而忽略了其电路的承受性能，还有就是在对芯片进行初始化时，其初始化的频率不够，导致其无法最大程度上让芯片发生老化，从而对芯片的系统老化试验造成影响，所以这里提出一种SOC芯片系统老化实验方法。
发明内容
本发明解决的技术问题在于克服现有技术的试验时间过长和试验不稳定等缺陷，提供一种SOC芯片系统老化实验方法。所述一种SOC芯片系统老化实验方法具有试验时间短和试验稳定特点。
为实现上述目的，本发明提供如下技术方案：一种SOC芯片系统老化实验方法，包括以下步骤：
S1：芯片状态初始化，设定芯片老化测试的基础参数值；
S2：初始化完成后，进入芯片基础参数值工作状态测试，得到芯片是否正常；是，进入S3，否，判定该芯片损坏，更换芯片，返回S1；
S3：对芯片进行变压老化测试，将DCDC档位控制寄存器调至“0”后，通过LDO控制寄存器，使LDO升高一档位输出，完成LDO输出档位提升后，调整DCDC控制寄存器，使DCDC升高一档位输出，完成老化电压调节；
S4：完成老化电压调节后，通过寄存器配置数字通道输出间隔为“0”和“1”；
S5：完成数字通道输出间隔配置后，将芯片老化系统的USB配置为自环回传输状态；
S6：USB进入自环回传输状态后，配置ROM和RAM的BIST初始化和使能，完成测试芯片内建自测试的寄存器配置，得到芯片在不同电压的状态变量；
S7：得到芯片在不同电压的状态变量后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知芯片老化性能，老化测试结束。
作为本发明的进一步方案，S1中的初始状态是将芯片的倍频时钟频率、GPIO输入输出属性的设置配置到一个最适合老化测试进行的状态。
作为本发明的进一步方案，S3中目的是不断的对LDO的输出档位进行变换,其中，LDO的输出档位初始为3.3伏特，程序写入LDO控制寄存器，使档位升高一级，LDO电压随之也升高一级，可以模拟在使用过程中上电之后LDO输出由初始档位变到高一档的过程，测试倚靠LDO输出供电时，芯片此种变化的承受性能。
作为本发明的进一步方案，S3中在完成LDO升高一档位输出后才能进行DCDC升高一档位输出，其中，DCDC档位控制寄存器调至“0”，使得DCDC的输出值在不停跳变，测试更为苛刻。
作为本发明的进一步方案，S4中为了考验与Flash进行数据交换的数字通道的能力，设定数字通道进行间隔为“0”和“1”输出，使芯片每个管脚它最临近的管脚的输出值是完全相反，对芯片管脚间潜在漏电进行检测，其中，本步骤中通过寄存器的值来决定每个管脚的输出值，配置的数字通道进行间隔值通过寄存器写入，使输出值保持到检测之后的状态恢复。
作为本发明的进一步方案，S5中为模拟芯片老化系统为CR2511，且该步骤中是模拟芯片老化系统一直进行数据传输的过程，将USB配置进入自己发送数据，自己传输的状态，该步骤中只打开传输的动作，不对收到的数据是否有错误进行判断，将真正判断的环节放到测试机上进行，本步骤中只让芯片老化系统进行不停的工作。
作为本发明的进一步方案，S6中ROM是通过内建自测试的方法来进行测试，本步骤中，在ROM的接口处增加了自测试电路，自测试电路在芯片正常工作时是处于关闭的状态，不影响芯片对ROM信息的读取；RAM负责直接与微处理器进行数据交互,本步骤中利用芯片自己搭载的测试激励发生器对芯片的ROM进行读取比较，对RAM进行MarchC+算法遍历，既完成了反复的写入也完成了读取比较，通过一段时间延时之后，自测试电路会将测试是否完成、测试是否通过这两个信息存到寄存器中，程序去读取这个数值，进行判断工作，为了实现反复读写存储单元的效果，每次循环开始之初，需要清空上一次的自测试结果，然后重新开启内建自测试的寄存器配置。
作为本发明的进一步方案，S6中的RAM包括用于读写及芯片使能的写驱动器，分别与写驱动器连接的数据寄存器和存储器单元阵列，分别与数据寄存器和存储器单元阵列连接的放大器，以及分别与存储器单元阵列连接的列解码器和行解码器。
作为本发明的进一步方案，S7中在程序中需要设置一个状态变量，这个值会直接赋值给老化系统，控制相连接的指示LED的发光和熄灭，来显示芯片的程序运行标志，在配置结束后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知测试结果。
与现有技术相比，本发明的有益效果是：
1、本发明在使用时，通过LDO控制寄存器提高一档位输出和DCDC控制寄存器提高一档位输出的设置，使得本实验方法能够考验电路对此种变化的承受性能，从而避免在实验过程中电路发生故障，需要花费更多的时间，进一步使得本实验方法花费时间短；
2、本发明在使用时，通过将芯片的倍频时钟频率、GIPO输入输出属性的设置配置到一个最适合芯片系统老化测试进行的状态，能够最大强度的让芯片发生老化，从而使得试验数据更加稳定。
附图说明
图1为本发明流程图；
图2为本发明RAM结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，本发明提供一种技术方案：一种SOC芯片系统老化实验方法，包括以下步骤：
S1：芯片状态初始化，设定芯片老化测试的基础参数值。具体的，该步骤中的初始状态是将芯片的倍频时钟频率、GPIO输入输出属性的设置配置到一个最适合老化测试进行的状态，从而能够最大强度的让芯片发生老化。
S2：初始化完成后，进入芯片基础参数值工作状态测试，得到芯片是否正常；是，进入S3，否，判定该芯片损坏，更换芯片，返回S1。具体的，该步骤是用于对芯片在老化测试前的好坏进行判定，即确保所老化的芯片为工作正常的芯片，以确保测试的有效性。
S3：对芯片进行变压老化测试，将DCDC档位控制寄存器调至“0”后，通过LDO控制寄存器，使LDO升高一档位输出，完成LDO输出档位提升后，调整DCDC控制寄存器，使DCDC升高一档位输出，完成老化电压调节。具体的，该步骤S3中目的是不断的对LDO的输出档位进行变换,其中，LDO的输出档位初始为3.3伏特，程序写入LDO控制寄存器，使档位升高一级，LDO电压随之也升高一级，可以模拟在使用过程中上电之后LDO输出由初始档位变到高一档的过程，测试倚靠LDO输出供电时，芯片此种变化的承受性能。该步骤中在完成LDO升高一档位输出后才能进行DCDC升高一档位输出，因为DCDC的供电是LDO的输出，实际应用中也是先对LDO进行操作，然后改变DCDC的档位，遵循这个循序更能模拟实际情况，DCDC档位控制寄存器在写入之后会一直保持，如果想要它恢复默认状态，需要通过程序控制方能实现，因此在每个循环开始前DCDC档位控制寄存器调至“0”，使得DCDC的输出值在不停跳变，测试更为苛刻。
S4：完成老化电压调节后，通过寄存器配置数字通道输出间隔为“0”和“1”。该步骤中为了考验与Flash进行数据交换的数字通道的能力，设定数字通道进行间隔为“0”和“1”输出，使芯片每个管脚它最临近的管脚的输出值是完全相反，对芯片管脚间潜在漏电进行检测，其中，本步骤中通过寄存器的值来决定每个管脚的输出值，配置的数字通道进行间隔值通过寄存器写入，使输出值保持到检测之后的状态恢复。
S5：完成数字通道输出间隔配置后，将芯片老化系统的USB配置为自环回传输状态。该步骤中为模拟芯片老化系统为CR2511，且该步骤中是模拟芯片老化系统一直进行数据传输的过程，将USB配置进入自己发送数据，自己传输的状态，该步骤中只打开传输的动作，不对收到的数据是否有错误进行判断，将真正判断的环节放到测试机上进行，本步骤中只让芯片老化系统进行不停的工作。
S6：USB进入自环回传输状态后，配置ROM和RAM的BIST初始化和使能，完成测试芯片内建自测试的寄存器配置，得到芯片在不同电压的状态变量。该步骤中ROM是通过内建自测试的方法来进行测试，本步骤中，在ROM的接口处增加了自测试电路，自测试电路在芯片正常工作时是处于关闭的状态，不影响芯片对ROM信息的读取；RAM负责直接与微处理器进行数据交互,本步骤中利用芯片自己搭载的测试激励发生器对芯片的ROM进行读取比较，对RAM进行MarchC+算法遍历，既完成了反复的写入也完成了读取比较，通过一段时间延时之后，自测试电路会将测试是否完成、测试是否通过这两个信息存到寄存器中，程序去读取这个数值，进行判断工作，为了实现反复读写存储单元的效果，每次循环开始之初，需要清空上一次的自测试结果，然后重新开启内建自测试的寄存器配置。
其中，S6中的RAM包括用于读写及芯片使能的写驱动器，分别与写驱动器连接的数据寄存器和存储器单元阵列，分别与数据寄存器和存储器单元阵列连接的放大器，以及分别与存储器单元阵列连接的列解码器和行解码器。
S7：得到芯片在不同电压的状态变量后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知芯片老化性能，老化测试结束。该步骤中在程序中需要设置一个状态变量，这个值会直接赋值给老化系统，控制相连接的指示LED的发光和熄灭，来显示芯片的程序运行标志，在配置结束后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知测试结果。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (9)

1.一种SOC芯片系统老化实验方法，包括以下步骤，其特征在于：
S1：芯片状态初始化，设定芯片老化测试的基础参数值；
S2：初始化完成后，进入芯片基础参数值工作状态测试，得到芯片是否正常；是，进入S3，否，判定该芯片损坏，更换芯片，返回S1；
S3：对芯片进行变压老化测试，将DCDC档位控制寄存器调至“0”后，通过LDO控制寄存器，使LDO升高一档位输出，完成LDO输出档位提升后，调整DCDC控制寄存器，使DCDC升高一档位输出，完成老化电压调节；
S4：完成老化电压调节后，通过寄存器配置数字通道输出间隔为“0”和“1”；
S5：完成数字通道输出间隔配置后，将芯片老化系统的USB配置为自环回传输状态；
S6：USB进入自环回传输状态后，配置ROM和RAM的BIST初始化和使能，完成测试芯片内建自测试的寄存器配置，得到芯片在不同电压的状态变量；
S7：得到芯片在不同电压的状态变量后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知芯片老化性能，老化测试结束。
2.根据权利要求1所述的一种SOC芯片系统老化实验方法，其特征在于：S1中的初始状态是将芯片的倍频时钟频率、GPIO输入输出属性的设置配置到一个最适合老化测试进行的状态。
3.根据权利要求2所述的一种SOC芯片系统老化实验方法，其特征在于：S3中目的是不断的对LDO的输出档位进行变换,其中，LDO的输出档位初始为3.3伏特，程序写入LDO控制寄存器，使档位升高一级，LDO电压随之也升高一级，可以模拟在使用过程中上电之后LDO输出由初始档位变到高一档的过程，测试倚靠LDO输出供电时，芯片此种变化的承受性能。
4.根据权利要求3所述的一种SOC芯片系统老化实验方法，其特征在于：S3中在完成LDO升高一档位输出后才能进行DCDC升高一档位输出，其中，DCDC档位控制寄存器调至“0”，使得DCDC的输出值在不停跳变，测试更为苛刻。
5.根据权利要求4所述的一种SOC芯片系统老化实验方法，其特征在于：S4中为了考验与Flash进行数据交换的数字通道的能力，设定数字通道进行间隔为“0”和“1”输出，使芯片每个管脚它最临近的管脚的输出值是完全相反，对芯片管脚间潜在漏电进行检测，其中，本步骤中通过寄存器的值来决定每个管脚的输出值，配置的数字通道进行间隔值通过寄存器写入，使输出值保持到检测之后的状态恢复。
6.根据权利要求5所述的一种SOC芯片系统老化实验方法，其特征在于：S5中为模拟芯片老化系统为CR2511，且该步骤中是模拟芯片老化系统一直进行数据传输的过程，将USB配置进入自己发送数据，自己传输的状态，该步骤中只打开传输的动作，不对收到的数据是否有错误进行判断，将真正判断的环节放到测试机上进行，本步骤中只让芯片老化系统进行不停的工作。
7.根据权利要求6所述的一种SOC芯片系统老化实验方法，其特征在于：S6中ROM是通过内建自测试的方法来进行测试，本步骤中，在ROM的接口处增加了自测试电路，自测试电路在芯片正常工作时是处于关闭的状态，不影响芯片对ROM信息的读取；RAM负责直接与微处理器进行数据交互,本步骤中利用芯片自己搭载的测试激励发生器对芯片的ROM进行读取比较，对RAM进行MarchC+算法遍历，既完成了反复的写入也完成了读取比较，通过一段时间延时之后，自测试电路会将测试是否完成、测试是否通过这两个信息存到寄存器中，程序去读取这个数值，进行判断工作，为了实现反复读写存储单元的效果，每次循环开始之初，需要清空上一次的自测试结果，然后重新开启内建自测试的寄存器配置。
8.根据权利要求7所述的一种SOC芯片系统老化实验方法，其特征在于：S6中的RAM包括用于读写及芯片使能的写驱动器，分别与写驱动器连接的数据寄存器和存储器单元阵列，分别与数据寄存器和存储器单元阵列连接的放大器，以及分别与存储器单元阵列连接的列解码器和行解码器。
9.根据权利要求8所述的一种SOC芯片系统老化实验方法，其特征在于：S7中在程序中需要设置一个状态变量，这个值会直接赋值给老化系统，控制相连接的指示LED的发光和熄灭，来显示芯片的程序运行标志，在配置结束后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知测试结果。
CN202110777194.6A 2021-07-09 2021-07-09 一种soc芯片系统老化实验方法 Active CN113627109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110777194.6A CN113627109B (zh) 2021-07-09 2021-07-09 一种soc芯片系统老化实验方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110777194.6A CN113627109B (zh) 2021-07-09 2021-07-09 一种soc芯片系统老化实验方法

Publications (2)

Publication Number Publication Date
CN113627109A true CN113627109A (zh) 2021-11-09
CN113627109B CN113627109B (zh) 2023-07-07

Family

ID=78379344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110777194.6A Active CN113627109B (zh) 2021-07-09 2021-07-09 一种soc芯片系统老化实验方法

Country Status (1)

Country Link
CN (1) CN113627109B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114637539A (zh) * 2022-02-25 2022-06-17 中电科申泰信息科技有限公司 一种核心安全启动平台及方法
CN117521588A (zh) * 2024-01-08 2024-02-06 深圳中安辰鸿技术有限公司 预防集成电路的非均匀老化的控制方法及装置和处理芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471429A (en) * 1993-11-26 1995-11-28 Samsung Electronics Co., Ltd. Burn-in circuit and method therefor of semiconductor memory device
US6119064A (en) * 1997-05-15 2000-09-12 Nissan Motor Co., Ltd. Vehicular control apparatus arranged for undergoing initial failure test after burn-in and method arranged therefor
US6352868B1 (en) * 2000-01-09 2002-03-05 Wen-Kun Yang Method and apparatus for wafer level burn-in
JP2002357644A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd バーンインテスト方法
US6574763B1 (en) * 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
US20040019838A1 (en) * 2002-07-29 2004-01-29 Marr Kenneth W. Method, circuit and system for determining burn-in reliability from wafer level burn-in
US20050195675A1 (en) * 2004-03-05 2005-09-08 Denso Corporation Semiconductor device having one-chip microcomputer and over-voltage application testing method
CN108226751A (zh) * 2017-12-14 2018-06-29 芯海科技（深圳）股份有限公司 一种多处理器协同芯片性能评估系统及方法
US20190383883A1 (en) * 2018-06-15 2019-12-19 Nxp B.V. Apparatuses and methods involving self-testing voltage regulation circuits

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471429A (en) * 1993-11-26 1995-11-28 Samsung Electronics Co., Ltd. Burn-in circuit and method therefor of semiconductor memory device
US6119064A (en) * 1997-05-15 2000-09-12 Nissan Motor Co., Ltd. Vehicular control apparatus arranged for undergoing initial failure test after burn-in and method arranged therefor
US6574763B1 (en) * 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
US6352868B1 (en) * 2000-01-09 2002-03-05 Wen-Kun Yang Method and apparatus for wafer level burn-in
JP2002357644A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd バーンインテスト方法
US20040019838A1 (en) * 2002-07-29 2004-01-29 Marr Kenneth W. Method, circuit and system for determining burn-in reliability from wafer level burn-in
US20050195675A1 (en) * 2004-03-05 2005-09-08 Denso Corporation Semiconductor device having one-chip microcomputer and over-voltage application testing method
CN108226751A (zh) * 2017-12-14 2018-06-29 芯海科技（深圳）股份有限公司 一种多处理器协同芯片性能评估系统及方法
US20190383883A1 (en) * 2018-06-15 2019-12-19 Nxp B.V. Apparatuses and methods involving self-testing voltage regulation circuits

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
毛娅婕;周雒维;杜雄;孙鹏菊;: "IGBT加速老化实验研究", 电源技术, no. 12, pages 2383 - 2385 *
胡明明;王小力;: "SoC芯片可测试性设计策略的实现研究", 电路与系统学报, no. 02, pages 56 - 61 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114637539A (zh) * 2022-02-25 2022-06-17 中电科申泰信息科技有限公司 一种核心安全启动平台及方法
CN114637539B (zh) * 2022-02-25 2024-02-13 中电科申泰信息科技有限公司 一种核心安全启动平台及方法
CN117521588A (zh) * 2024-01-08 2024-02-06 深圳中安辰鸿技术有限公司 预防集成电路的非均匀老化的控制方法及装置和处理芯片
CN117521588B (zh) * 2024-01-08 2024-05-10 深圳中安辰鸿技术有限公司 预防集成电路的非均匀老化的控制方法及装置和处理芯片

Also Published As

Publication number Publication date
CN113627109B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
CN113627109A (zh) 一种soc芯片系统老化实验方法
CN101859606B (zh) 一种调整参考单元阈值参数的方法、装置和一种测试系统
CN108804264B (zh) 基于fct测试程序对单片机进行测试的方法
CN113641545B (zh) 一种数字测试向量自动学习方法及系统
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
CN107479918A (zh) 一种可重构的mcu烧录的fpga模型
JP2000187999A (ja) ストレス用電圧を用いてメモリをテストする機能を有する集積回路及びそのメモリテスト方法
KR20060019607A (ko) 반도체 시험 장치 및 그 제어 방법
KR100545440B1 (ko) 반도체 시험장치
JP2843006B2 (ja) エミュレーション手段を有するプログラマブル集積回路メモリ
CN114839505B (zh) Mcu芯片、集成电路芯片的老化测试装置
KR100274710B1 (ko) 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법
CN111462810A (zh) 一种存储器老炼测试的电路板及方法
US7284168B2 (en) Method and system for testing RAM redundant integrated circuits
CN114220472A (zh) 一种基于SOC通用测试平台的Nand Flash测试方法
CN110716833B (zh) 用于测量ssd单次进入ps4状态时所造成的nand flash写入量的方法
JPH0823016A (ja) 半導体メモリのテスト方法
JPH10300812A (ja) 半導体試験装置
KR20000017075A (ko) 테스트 기능이 향상된 ｅｅｐｒｏｍ 내장형 원칩 마이크로컴퓨터
JP2002357644A (ja) バーンインテスト方法
JP2002237505A (ja) 半導体装置のテストシステムおよびテスト方法
KR100568852B1 (ko) 반도체 메모리 장치의 병렬 테스트 시스템
CN118522335B (zh) 一种引脚复用的智能熔丝修调电路
CN110334417B (zh) 一种otp单片机量产可测试性集成电路及其设计方法
CN216818279U (zh) 一种带有测试电路的集成芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant