CN110441667B - 芯片测试方法、装置及电子设备 - Google Patents

芯片测试方法、装置及电子设备 Download PDF

Info

Publication number
CN110441667B
CN110441667B CN201910610101.3A CN201910610101A CN110441667B CN 110441667 B CN110441667 B CN 110441667B CN 201910610101 A CN201910610101 A CN 201910610101A CN 110441667 B CN110441667 B CN 110441667B
Authority
CN
China
Prior art keywords
chip
gear
voltage
test
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910610101.3A
Other languages
English (en)
Other versions
CN110441667A (zh
Inventor
张君宇
刘璟
吕杭炳
张锋
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910610101.3A priority Critical patent/CN110441667B/zh
Publication of CN110441667A publication Critical patent/CN110441667A/zh
Application granted granted Critical
Publication of CN110441667B publication Critical patent/CN110441667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明实施例涉及芯片测试技术领域，具体而言，涉及一种芯片测试方法、装置及电子设备。该方法能够以最小时间档位和最小电压档位为基准对芯片进行测试，若芯片在最小时间档位和最小电压档位下能够通过测试，则根据最小时间档位和最小电压档位确定芯片的操作条件，如此，能够在保证芯片通过测试的前提下避免时间档位和电压档位过大对芯片造成的损伤，从而保证了芯片的寿命。

Description

芯片测试方法、装置及电子设备
技术领域
本发明涉及芯片测试技术领域，具体而言，涉及一种芯片测试方法、装置及电子设备。
背景技术
随着半导体芯片技术的发展，为了验证设计和测试程序的正确性以确定芯片是否符合设计规范，需要对芯片进行一系列的测试。
常见的芯片测试方法是并行芯片测试，但是现有技术在对芯片进行并行测试时会对芯片造成不同程度的损伤，从而影响芯片的寿命。
发明内容
为了至少克服现有技术中的上述不足，本发明的目的之一在于提供芯片测试方法、装置及电子设备。
本发明实施例提供了一种芯片测试方法，包括：
从芯片的多个预置时间档位中确定出最小时间档位；
从所述芯片的多个预置电压档位中确定出最小电压档位；
基于所述最小时间档位和所述最小电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；若所述芯片通过测试，根据所述最小时间档位和所述最小电压档位确定所述芯片的操作条件。
可选地，所述方法还包括：
若所述芯片没有通过测试，按照设定顺序从所述多个预置电压档位中确定出所述最小电压档位的下一个电压档位；其中，所述设定顺序为由小到大的顺序；
基于所述最小时间档位和所述下一个电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；
若所述芯片通过测试，根据所述最小时间档位和所述下一个电压档位确定所述芯片的操作条件；否则，按照所述设定顺序从所述多个预置电压档位中确定出所述下一个电压档位的后一个电压档位；
基于所述最小时间档位和所述后一个电压档位，继续对所述芯片进行测试。
可选地，所述方法还包括：
若基于所述最小时间档位和所述多个预置电压档位中的最大电压档位对所述芯片进行测试且所述芯片没有通过测试，按照所述设定顺序从所述多个预置时间档位中确定出所述最小时间档位的下一个时间档位；
基于所述下一个时间档位和所述最小电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；
若所述芯片通过测试，根据所述下一个时间档位和所述最小电压档位确定所述芯片的操作条件。
可选地，所述方法还包括：
若所述芯片没有通过测试，基于所述下一个时间档位和所述下一个电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；
若所述芯片通过测试，根据所述下一个时间档位和所述下一个电压档位确定所述芯片的操作条件；否则，基于所述下一个时间档位和所述后一个电压档位，继续对所述芯片进行测试。
可选地，所述方法还包括：
若基于所述多个预置时间档位中的最大时间档位和所述多个预置电压档位中的最大电压档位对所述芯片进行测试，且所述芯片没有通过测试，将所述芯片归属至测试不通过的类别中。
可选地，所述根据所述最小时间档位和所述最小电压档位确定所述芯片的操作条件，包括：
将所述最小时间档位对应的时长值和所述最小电压档位对应的电压值确定为所述芯片的操作条件；其中，所述电压值为在测试过程中施加到所述芯片上的电压值，所述时长值为在测试过程中施加到所述芯片上的电压值的持续时长。
可选地，所述方法还包括：
将所述时长和所述电压写入所述芯片的只读存储区域中。
本发明实施例还提供了一种芯片测试装置，包括：
时间档位确定模块，用于从芯片的多个预置时间档位中确定出最小时间档位；
电压档位确定模块，用于从所述芯片的多个预置电压档位中确定出最小电压档位；
芯片测试模块，用于基于所述最小时间档位和所述最小电压档位，对所述芯片进行测试；
操作条件确定模块，用于判断所述芯片是否通过测试；若所述芯片通过测试，根据所述最小时间档位和所述最小电压档位确定所述芯片的操作条件。
本发明实施例还提供了一种电子设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述芯片测试方法。
本发明实施例还提供了一种计算机可读存储介质，所述可读存储介质包括计算机程序，所述计算机程序运行时控制所述可读存储介质所在仿真模拟器执行上述芯片测试方法。
本发明实施例所提供的芯片测试方法、装置及电子设备，能够从芯片的多个预置时间档位中确定出最小时间档位，从芯片的多个预置电压档位中确定出最小电压档位，基于最小时间档位和最小电压档位对芯片进行测试，判断芯片是否通过测试，若芯片通过测试，根据最小时间档位和最小电压档位确定芯片的操作条件，如此，能够以最小时间档位和最小电压档位为基准对芯片进行测试，若芯片在最小时间档位和最小电压档位下能够通过测试，则根据最小时间档位和最小电压档位确定芯片的操作条件，能够在保证芯片通过测试的前提下避免时间档位和电压档位过大对芯片造成的损伤，从而保证了芯片的寿命。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例所提供的一种芯片测试方法的流程图。
图2为本发明实施例所提供的一种芯片测试装置的功能模块框图。
图标：
20-芯片测试装置；21-时间档位确定模块；22-电压档位确定模块；23-芯片测试模块；24-操作条件确定模块。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
发明人经调查发现，在并行芯片测试中，确定操作条件是常见的测试任务，常见的确定操作条件的方法是在芯片进行量产测试过程中，对芯片进行测量并统一进行配置，即在测试过程中，通过反复测试，找到一个能满足大部分芯片正常工作的操作条件，并将这些操作条件的配置信息固化到这些芯片中。通常情况下，量产芯片的测试都是多片并行进行，这样，芯片的操作条件都是统一的，也即对于一批并行测试的芯片，其配置的操作条件是完全相同的。
虽然常见的确定操作条件的方法具有测试流程简单的优点。然而，由于芯片生产工艺的波动性，生产出来的不同芯片在各项参数上难免存在一定的离散性，也即，并行测试的多颗存储器芯片在性能上很难做到一致，这样，完全相同的操作条件对于每颗芯片来说不一定是最优的。例如，在阻变存储器芯片的测试和使用过程中，芯片的置位(SET)/复位(RESET)操作都会用到操作条件，如果操作条件适于芯片，则上述SET/RESET操作将会在满足操作速度的要求下尽可能地减少对芯片中存储单元的影响，以及尽可能小地减少芯片性能退化的速度，从而增加芯片的可靠性，反之，如果操作条件不适于芯片，则容易造成芯片损坏，增加芯片性能退化的速度，从而降低芯片的可靠性。
基于上述分析，发明人还发现，常见的操作条件确定技术是基于可变的施加电压对每颗芯片进行测试，但是仅采用可变的施加电压对每颗芯片进行测试并不能够实现对芯片的准确、可靠测试，由于常见的操作条件确定技术没有考虑施加电压的持续时间，也没有考虑施加电压与持续时间的关系，如此，会导致施加电压过大或持续时间过长，从而导致芯片的损坏，减少芯片的寿命。
有鉴于此，本发明实施例提供了一种芯片测试方法、装置及电子设备，能够在保证芯片通过测试的前提下避免时间档位和电压档位过大对芯片造成的损伤，从而保证了芯片的寿命。
图1示出了本发明实施例所提供的一种芯片测试方法的流程图，下面对图1所示的步骤进行详细说明：
在本申请实施例中，可以对多个芯片进行并行测试，在并行测试时，多个芯片安装在探针台中，通过探针卡与测试机台相连，由测试机台通过执行测试指令完成对每个芯片的测试过程，其中，探针卡的探针与存储芯片的引脚一一连接。
为便于说明，下面以一个芯片为例进行芯片测试流程的说明：
S21，从芯片的多个预置时间档位中确定出最小时间档位，从芯片的多个预置电压档位中确定出最小电压档位。
在本申请实施例中，芯片的多个预置时间档位和多个预置电压档位可于芯片设计阶段在芯片内部预置得到，预置的原则可以根据生产工艺的波动实现，例如，根据实际生产工艺的波动，可以设置n个预置时间档位和n个预置电压档位，其中，n为正整数。
可以理解，在确定芯片的操作条件时，时间档位是一个更为重要的参数，若时间档位过大，表明施加电压的持续时间过长，可能导致芯片的损坏，而常见的技术仅考虑了可变的电压档位，却忽视了更为重要的时间档位，更没有考虑时间档位和电压档位之间的协同对芯片性能、质量乃至寿命的影响，为此，本申请实施例在进行芯片测试时，首先确定出了最小时间档位和最小电压档位，以便于后续的芯片测试。
可以理解，时间档位过大或电压档位过大都会严重影响芯片的质量和寿命，由于工艺波动，一些芯片可能在较小的时间档位和较小的电压档位下也能够通过测试，因此，为了避免在芯片测试过程中出现“过度测试”，本申请实施例以最小时间档位和最小电压档位基准，对芯片进行测试。
在本申请实施例中，时间档位对应的时长值是在测试过程中施加到芯片上的电压值的持续时长，电压档位对应的电压值是在测试过程中施加到芯片上的电压值。例如，时长值的标准值为t，时长值的波动值为t0，电压值的标准值为v，电压值的波动值为v0。更为具体地，n个预置时间档位中每个预置时间档位所对应时长值位于[t-t0，t+t0]这一区间内，n个预置电压档位中每个预置电压档位所对应电压值位于[v-v0，v+v0]这一区间内，更为具体地，若按照由小到大的顺序对n个预置时间档位进行排序，相邻两个预置时间档位之间的时长值的差值为2t0/n，若按照由小到大的顺序对n个预置电压档位进行排序，相邻两个预置电压档位之间的电压值的差值为2v0/n。可以理解，n的取值可以根据实际芯片测试精度需求进行调整，n的取值越大，芯片测试精度越大，n的取值越小，芯片测试精度越小。
S22，基于最小时间档位和最小电压档位，对芯片进行测试。
在本申请实施例中，可以根据最小时间档位所对应的时长值以及最小电压档位所对应的电压值对芯片进行测试。
例如，最小时间档位所对应的时长值为(t-t0)，最小电压档位所对应的电压值为(v-v0)。
又例如，对芯片施加(v-v0)大小的电压值，并持续(t-t0)大小的时长，获得测试结果。
S23，判断芯片是否通过测试。
在本申请实施例中，可以根据测试结果判断芯片是否通过测试。
例如，判断芯片是否能够正常工作，判断芯片的各项工作指标是否满足要求。
在具体实施过程中，可以通过以下两种方法来判断芯片是否通过测试，当然，在具体实施过程中，并不限于以下两种方法：
第一种，判断芯片在最小时间档位和最小电压档位的工况下是否达到设定操作状态，若达到，判定芯片通过测试，否则，判定芯片没有通过测试。
例如，预设操作状态可以为：为芯片内部进行块擦除。
又例如，若在最小时间档位和最小电压档位的工况下对芯片进行块擦除测试之后，芯片内部的擦除状态的理想擦除状态，则判定芯片通过测试，否则，判定芯片没有通过测试；其中，理想擦除状态可以是反复试验测试出来的最优状态，其可以作为判断芯片是否通过测试的有效依据。
第二种，根据电压脉冲数目判断芯片是否通过测试。
例如，可以判断芯片在最小时间档位和最小电压档位的工况下结束时是否产生了预设电压脉冲数目，若是，判定芯片没有通过测试，否则，判定芯片通过测试。
可以理解，芯片中的各种操作是通过各种电压脉冲实现的，每次电压脉冲均有一个固定的时间，而预设电压脉冲数目可以标识每次操作所需的最大电压脉冲数目。其中，预设电压脉冲数目可以在芯片外部进行配置。
在实际应用中，在操作结束时，可以在芯片外部读取芯片内部的电压脉冲数目，并将电压脉冲数目与预设电压脉冲数目进行比较。
又例如，若10个电压脉冲数目是测试目标要求，则预设电压脉冲数目可以设置为5，如此，在擦除结束时，读取芯片内部的电压脉冲数目，若达到预设电压脉冲数目5，表明在当前工况下的操作速度太慢，无法达到测试要求，因此会判定芯片没有通过测试。
进一步地，若芯片通过测试，转向S29，否则，转向S24。
S24，对最小电压档位进行调整，继续对芯片进行测试。
可以理解，若芯片没有通过测试，表明最小时间挡位和最小电压挡位不是芯片所适应的操作条件，在这种情况下，可以对最小电压挡位进行调整，然后继续对芯片进行测试。
在本申请实施例中，对最小电压档位进行调整，具体通过以下方式实现：
按照设定顺序从多个预置电压挡位中确定出最小电压挡位的下一个电压挡位，其中，设定顺序为由小到大的顺序。
例如，最小电压挡位为第1挡电压挡位，则确定出的下一个电压挡位为第2挡电压挡位，可以理解，第2档电压挡位所对应的电压值为(v-v0+2v0/n)。
进一步地，确定出下一个电压挡位后，基于最小时间挡位(第1档时间挡位)和下一个电压挡位(第2档电压挡位)，继续对芯片进行测试，获得测试结果。
S25，判断芯片是否通过测试。
可以理解，判断芯片在最小时间挡位(第1档时间挡位)和下一个电压挡位(第2档电压挡位)的工况下是否通过测试的方法和S23的方法类似，因此在此不作更多说明。
可以理解，若芯片在最小时间挡位(第1档时间挡位)和下一个电压挡位(第2档电压挡位)的工况下通过测试，转向S29。否则，继续对下一个电压挡位(第2档电压挡位)进行调整。
具体地，对下一个电压挡位(第2档电压挡位)进行调整，可以通过以下方式实现：
按照设定顺序从多个预置电压档位中确定出下一个电压档位的后一个电压档位。例如，后一个电压档位为第3档电压挡位。
进一步地，基于基于最小时间挡位(第1档时间挡位)和后一个电压挡位(第3档电压挡位)，继续对芯片进行测试，获得测试结果。
然后根据测试结果判断芯片是否通过测试。
可以理解，若芯片在最小时间挡位(第1档时间挡位)下与n个预置电压挡位中的每个预置电压挡位进行组合之后形成的工况下均没有通过测试，表明最小时间挡位(第1档时间挡位)不符合条件，此时，需要对最小时间挡位进行调整，因此，在这种情况下，可以转向S26。
具体地，若基于最小时间档位和多个预置电压档位中的最大电压档位对芯片进行测试且芯片没有通过测试，则对最小时间挡位进行调整。
S26，对最小时间档位进行调整，继续对芯片进行测试。
可以理解，若芯片在最小时间档位和最大电压挡位的工况下没有通过测试，表明最小时间挡位不是芯片所适应的操作条件，在这种情况下，可以对最小时间挡位进行调整，然后继续对芯片进行测试。
在本申请实施例中，对最小时间档位进行调整，具体通过以下方式实现：
按照设定顺序从多个预置时间挡位中确定出最小时间挡位的下一个时间挡位。
例如，最小时间挡位为第1挡时间挡位，则确定出的下一个时间挡位为第2挡时间挡位，可以理解，第2档时间挡位所对应的时长值为(t-t0+2t0/n)。
进一步地，确定出下一个时间挡位后，基于下一个时间挡位(第2档时间挡位)和最小电压挡位(第1档电压挡位)，继续对芯片进行测试，获得测试结果。
S27，判断芯片是否通过测试。
可以理解，判断芯片在下一个时间挡位(第2档时间挡位)和最小电压挡位(第1档电压挡位)的工况下是否通过测试的方法和S23的方法类似，因此在此不作更多说明。
可以理解，若芯片在下一个时间挡位(第2档时间挡位)和最小电压挡位(第1档电压挡位)的工况下通过测试，转向S29。否则，对最小电压挡位(第1档电压挡位)进行调整。
进一步地，基于下一个时间挡位(第2档时间挡位)和下一个电压挡位(第2档电压挡位)，继续对芯片进行测试，获得测试结果。
然后根据测试结果判断芯片是否通过测试。
可以理解，若芯片在下一个时间挡位(第2档时间挡位)下与n个预置电压挡位中的每个预置电压挡位进行组合之后形成的工况下均没有通过测试，表明下一个时间挡位(第2档时间挡位)也不符合条件，此时，继续对需要对下一个时间挡位(第2档时间挡位)进行调整，得到后一个时间挡位(第3档时间挡位)，然后在后一个时间挡位(第3档时间挡位)下，重新从最小电压挡位(第1档电压挡位)开始，对芯片进行测试。
可以理解，若芯片在最大时间挡位(第n档时间挡位)和最大电压挡位(第n档电压挡位)的工况下仍然没有通过测试，则转向S28。
S28，将芯片归属至测试不通过的类别中。
可以理解，若芯片在最大时间挡位(第n档时间挡位)和最大电压挡位(第n档电压挡位)的工况下仍然没有通过测试，将芯片归属至测试不同过的类别中。
S29，确定芯片的操作条件。
在本申请实施例中，确定芯片的操作条件，具体通过以下方式实现：
针对使得芯片通过测试的每种工况，获取该工况下的时间挡位对应的时长值和该工况下的电压挡位对应的电压值，将该时长值和该电压值确定为芯片的操作条件，并将该时长值和该电压值写入芯片的只读存储区域中。
例如，若芯片在最小时间档位(第1档时间挡位)和最小电压档位(第1档电压挡位)的工况下通过测试，则将最小时间档位(第1档时间挡位)对应的时长值和最小电压档位(第1档电压挡位)对应的电压值确定为芯片的操作条件，然后将最小时间档位(第1档时间挡位)对应的时长值和最小电压档位(第1档电压挡位)对应的电压值写入芯片的只读存储区域中。
又例如，若芯片在最小时间档位(第1档时间挡位)和下一个电压档位(第2档电压挡位)的工况下通过测试，则将最小时间档位(第1档时间挡位)对应的时长值和下一个电压档位(第2档电压挡位)对应的电压值确定为芯片的操作条件，然后将最小时间档位(第1档时间挡位)对应的时长值和下一个电压档位(第2档电压挡位)对应的电压值写入芯片的只读存储区域中。
再例如，若芯片在下一个时间档位(第2档时间挡位)和最小电压档位(第1档电压挡位)的工况下通过测试，则将下一个时间档位(第2档时间挡位)对应的时长值和最小电压档位(第1档电压挡位)对应的电压值确定为芯片的操作条件，然后将下一个时间档位(第2档时间挡位)对应的时长值和最小电压档位(第1档电压挡位)对应的电压值写入芯片的只读存储区域中。
可选地，还可以基于不同的时间挡位对通过测试芯片进行分类，例如，将同一时间挡位下通过测试的芯片归属为同一类。具体地，将最小时间挡位(第1档时间挡位)下通过测试的芯片归属为T-1类，将下一个时间挡位(第2档时间挡位)下通过测试的芯片归属为T-2类。
可选地，还可以基于不同的电压挡位对通过测试芯片进行分类，例如，将同一电压挡位下通过测试的芯片归属为同一类。具体地，将最小电压挡位(第1档电压挡位)下通过测试的芯片归属为V-1类，将下一个电压挡位(第2档电压挡位)下通过测试的芯片归属为V-2类。
可以理解，本申请实施例所提供的芯片测试方法，在对芯片进行测试时是以最小时间挡位和最小电压挡位为基准的，当芯片在当前工况下没有通过测试时，会逐渐增大电压挡位，然后继续进行测试，当电压挡位达到最大电压挡位时芯片仍然没有通过测试，可以逐渐增大时间挡位，然后以最小电压挡位为基准，在逐渐增大电压挡位的工况下对芯片进行测试，如此，能够保证芯片通过测试时的工况(时间挡位和电压挡位)是“最小”的，从而保证确定出的芯片的操作条件不会对芯片造成损伤，保证了芯片的寿命。
可以理解，本申请实施例所提供的芯片测试方法，能够将时间挡位和电压挡位之间的协同考虑在内，在保证芯片通过测试的前提下避免时间档位和电压档位过大对芯片造成的损伤，从而保证了芯片的寿命。
在上述基础上，请结合参阅图2，本申请实施例还提供了一种芯片测试装置20，包括时间档位确定模块21、电压档位确定模块22、芯片测试模块23和操作条件确定模块24。
时间档位确定模块21，用于从芯片的多个预置时间档位中确定出最小时间档位。
电压档位确定模块22，用于从所述芯片的多个预置电压档位中确定出最小电压档位。
芯片测试模块23，用于基于所述最小时间档位和所述最小电压档位，对所述芯片进行测试。
操作条件确定模块24，用于判断所述芯片是否通过测试；若所述芯片通过测试，根据所述最小时间档位和所述最小电压档位确定所述芯片的操作条件。
本发明实施例还提供了一种电子设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述芯片测试方法。
本发明实施例还提供了一种计算机可读存储介质，所述可读存储介质包括计算机程序，所述计算机程序运行时控制所述可读存储介质所在仿真模拟器执行上述芯片测试方法。
综上，本发明实施例所提供的芯片测试方法、装置及电子设备，能够从芯片的多个预置时间档位中确定出最小时间档位，从芯片的多个预置电压档位中确定出最小电压档位，基于最小时间档位和最小电压档位对芯片进行测试，判断芯片是否通过测试，若芯片通过测试，根据最小时间档位和最小电压档位确定芯片的操作条件，如此，能够以最小时间档位和最小电压档位为基准对芯片进行测试，若芯片在最小时间档位和最小电压档位下能够通过测试，则根据最小时间档位和最小电压档位确定芯片的操作条件，能够将时间挡位和电压挡位之间的协同考虑在内，在保证芯片通过测试的前提下避免时间档位和电压档位过大对芯片造成的损伤，从而保证了芯片的寿命。
以上所述，仅为本发明的各种实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种芯片测试方法，其特征在于，包括：
从芯片的多个预置时间档位中确定出最小时间档位；
从所述芯片的多个预置电压档位中确定出最小电压档位；
基于所述最小时间档位和所述最小电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；若所述芯片通过测试，根据所述最小时间档位和所述最小电压档位确定所述芯片的操作条件；
若所述芯片没有通过测试，按照设定顺序从所述多个预置电压档位中确定出所述最小电压档位的下一个电压档位；其中，所述设定顺序为由小到大的顺序；
基于所述最小时间档位和所述下一个电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；
若所述芯片通过测试，根据所述最小时间档位和所述下一个电压档位确定所述芯片的操作条件；否则，按照所述设定顺序从所述多个预置电压档位中确定出所述下一个电压档位的后一个电压档位；
基于所述最小时间档位和所述后一个电压档位，继续对所述芯片进行测试；
若基于所述最小时间档位和所述多个预置电压档位中的最大电压档位对所述芯片进行测试且所述芯片没有通过测试，按照所述设定顺序从所述多个预置时间档位中确定出所述最小时间档位的下一个时间档位；
基于所述下一个时间档位和所述最小电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；
若所述芯片通过测试，根据所述下一个时间档位和所述最小电压档位确定所述芯片的操作条件。
2.根据权利要求1所述的芯片测试方法，其特征在于，基于所述下一个时间档位和所述最小电压档位，对所述芯片进行测试，判断所述芯片是否通过测试之后，所述方法还包括：
若所述芯片没有通过测试，基于所述下一个时间档位和所述下一个电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；
若所述芯片通过测试，根据所述下一个时间档位和所述下一个电压档位确定所述芯片的操作条件；否则，基于所述下一个时间档位和所述后一个电压档位，继续对所述芯片进行测试。
3.根据权利要求2所述的芯片测试方法，其特征在于，所述方法还包括：
若基于所述多个预置时间档位中的最大时间档位和所述多个预置电压档位中的最大电压档位对所述芯片进行测试，且所述芯片没有通过测试，将所述芯片归属至测试不通过的类别中。
4.根据权利要求1所述的芯片测试方法，其特征在于，所述根据所述最小时间档位和所述最小电压档位确定所述芯片的操作条件，包括：
将所述最小时间档位对应的时长值和所述最小电压档位对应的电压值确定为所述芯片的操作条件；其中，所述电压值为在测试过程中施加到所述芯片上的电压值，所述时长值为在测试过程中施加到所述芯片上的电压值的持续时长。
5.根据权利要求4所述的芯片测试方法，其特征在于，所述方法还包括：
将所述时长和所述电压写入所述芯片的只读存储区域中。
6.一种芯片测试装置，其特征在于，包括：
时间档位确定模块，用于从芯片的多个预置时间档位中确定出最小时间档位；
电压档位确定模块，用于从所述芯片的多个预置电压档位中确定出最小电压档位；
芯片测试模块，用于基于所述最小时间档位和所述最小电压档位，对所述芯片进行测试；
操作条件确定模块，用于判断所述芯片是否通过测试；若所述芯片通过测试，根据所述最小时间档位和所述最小电压档位确定所述芯片的操作条件；
若所述芯片没有通过测试，按照设定顺序从所述多个预置电压档位中确定出所述最小电压档位的下一个电压档位；其中，所述设定顺序为由小到大的顺序；
基于所述最小时间档位和所述下一个电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；
若所述芯片通过测试，根据所述最小时间档位和所述下一个电压档位确定所述芯片的操作条件；否则，按照所述设定顺序从所述多个预置电压档位中确定出所述下一个电压档位的后一个电压档位；
基于所述最小时间档位和所述后一个电压档位，继续对所述芯片进行测试；
若基于所述最小时间档位和所述多个预置电压档位中的最大电压档位对所述芯片进行测试且所述芯片没有通过测试，按照所述设定顺序从所述多个预置时间档位中确定出所述最小时间档位的下一个时间档位；
基于所述下一个时间档位和所述最小电压档位，对所述芯片进行测试；
判断所述芯片是否通过测试；
若所述芯片通过测试，根据所述下一个时间档位和所述最小电压档位确定所述芯片的操作条件。
7.一种电子设备，其特征在于，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述权利要求1-5任意一项所述的芯片测试方法。
8.一种计算机可读存储介质，其特征在于，所述可读存储介质包括计算机程序，所述计算机程序运行时控制所述可读存储介质所在仿真模拟器执行上述权利要求1-5任意一项所述的芯片测试方法。
CN201910610101.3A 2019-07-08 2019-07-08 芯片测试方法、装置及电子设备 Active CN110441667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910610101.3A CN110441667B (zh) 2019-07-08 2019-07-08 芯片测试方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910610101.3A CN110441667B (zh) 2019-07-08 2019-07-08 芯片测试方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN110441667A CN110441667A (zh) 2019-11-12
CN110441667B true CN110441667B (zh) 2021-10-08

Family

ID=68429600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910610101.3A Active CN110441667B (zh) 2019-07-08 2019-07-08 芯片测试方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN110441667B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1424752A (zh) * 2003-01-07 2003-06-18 威盛电子股份有限公司 适用于集成电路芯片的信号检测方法
CN102288890A (zh) * 2011-08-12 2011-12-21 福建星网锐捷网络有限公司 一种芯片故障检测方法及装置
CN103185853A (zh) * 2011-12-28 2013-07-03 上海腾怡半导体有限公司 一种霍尔传感器芯片的测试方法
JP2016045042A (ja) * 2014-08-21 2016-04-04 シャープ株式会社 半導体トランジスタのテスト方法
CN105489247A (zh) * 2014-09-16 2016-04-13 北京兆易创新科技股份有限公司 一种存储器芯片的测试方法和装置
CN105676105A (zh) * 2014-11-19 2016-06-15 比亚迪股份有限公司 芯片测试方法及芯片测试机
CN106019111A (zh) * 2016-05-17 2016-10-12 杰华特微电子（杭州）有限公司 芯片测试方法
CN206292356U (zh) * 2016-12-02 2017-06-30 河南中烟工业有限责任公司 一种集成电路在线测试装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1424752A (zh) * 2003-01-07 2003-06-18 威盛电子股份有限公司 适用于集成电路芯片的信号检测方法
CN102288890A (zh) * 2011-08-12 2011-12-21 福建星网锐捷网络有限公司 一种芯片故障检测方法及装置
CN103185853A (zh) * 2011-12-28 2013-07-03 上海腾怡半导体有限公司 一种霍尔传感器芯片的测试方法
JP2016045042A (ja) * 2014-08-21 2016-04-04 シャープ株式会社 半導体トランジスタのテスト方法
CN105489247A (zh) * 2014-09-16 2016-04-13 北京兆易创新科技股份有限公司 一种存储器芯片的测试方法和装置
CN105676105A (zh) * 2014-11-19 2016-06-15 比亚迪股份有限公司 芯片测试方法及芯片测试机
CN106019111A (zh) * 2016-05-17 2016-10-12 杰华特微电子（杭州）有限公司 芯片测试方法
CN206292356U (zh) * 2016-12-02 2017-06-30 河南中烟工业有限责任公司 一种集成电路在线测试装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Test Bench for full Characterization of the DIALOG Chip;Sandro Cadeddu等;《2005 IEEE Nuclear Science Symposium Conference Record》;20051231;665-669 *
一种恒温晶振专用控温芯片设计;高加亭等;《微处理机》;20151031(第5期);4-8 *

Also Published As

Publication number Publication date
CN110441667A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
CN101859606B (zh) 一种调整参考单元阈值参数的方法、装置和一种测试系统
CN103187102B (zh) 半导体存储器测试方法和半导体存储器
CN112967942B (zh) 晶圆测试方法和装置、计算机存储介质及计算机设备
CN104681102B (zh) 快闪存储器位线间缺陷的检测方法
CN108345752B (zh) 晶圆级非易失性存储器的寿命特性评估方法
CN112345982B (zh) 电路元件焊接情况检测方法及装置
CN102841831A (zh) 服务器的内存测试系统及方法
CN112649719A (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
CN112416670A (zh) 硬盘测试方法、装置、服务器和存储介质
CN116362176A (zh) 电路仿真验证方法、验证装置、电子设备和可读存储介质
CN113488401B (zh) 一种芯片测试方法及装置
CN110441667B (zh) 芯片测试方法、装置及电子设备
EP2312329B1 (en) Reliability test with monitoring of the results
CN101154468A (zh) 内嵌存储器芯片测试方法
CN103091617A (zh) 一种半导体测试方法
CN109308162B (zh) 闪存的优化装置、优化方法及设备
CN113835016B (zh) Ddr芯片极限性能测试方法、测试装置、设备及存储介质
US6476631B1 (en) Defect screening using delta VDD
CN115376599A (zh) 闪存芯片的数据保持性能的筛选方法、装置及电子设备
CN104637541A (zh) 存储器测试方法
CN114550798A (zh) 一种硬盘压力测试方法、系统、设备以及介质
CN111948507A (zh) 一种不同写操作下相变存储芯片热稳定性预测方法
CN108573736B (zh) 一种存储器芯片初始操作电压配置方法及装置
KR20170060297A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
CN109390016A (zh) Nor型闪存的擦除方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant