CN116362176A - 电路仿真验证方法、验证装置、电子设备和可读存储介质 - Google Patents

Abstract

本公开提供了一种电路仿真验证方法、验证装置、电子设备和可读存储介质，涉及存储器技术领域。其中，电路仿真验证方法包括：获取待验证芯片电路的仿真激励信息，仿真激励信息包括待验证芯片的输入激励、待测输出信号和仿真期望结果；基于输入激励对待验证芯片电路执行时序仿真，得到待验证芯片的时序仿真结果；基于多组时序采样时刻对时序仿真结果进行采样，得到待测输出信号的多组仿真采样结果；将仿真期望结果和多组仿真采样结果分别进行比较，生成多个验证结果记录文件；基于多个验证结果记录文件对待验证芯片电路进行优化调整。通过本公开的技术方案，使得到的验证结果具有更高的验证精度。

Description

电路仿真验证方法、验证装置、电子设备和可读存储介质

技术领域

本公开涉及存储器技术领域，尤其涉及一种电路仿真验证方法、一种电路仿真验证装置、一种电子设备和一种计算机可读存储介质。

背景技术

使用仿真软件进行存储器芯片的时序仿真验证，存储器芯片的内存控制器能够将大量的测试用例转化为仿真激励，将激励输入到存储器芯片的待验证电路DUT(designunder test)中，并捕捉DUT输出的响应，通过将捕捉到的响应电平数据与理想参考模型golden model输出的预期电平数据在半时钟周期的中心点进行比较，以比较电平是否一致，从而能够基于比较结果得到仿真验证结果，但是该方案由于采样点的限制导致比较结果中存在较大概率的假错现象，因此使输出的仿真验证结果的精度不高。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种电路仿真验证方法、验证装置、电子设备和可读存储介质，至少在一定程度上克服由于相关技术中输出的仿真验证结果的精度不高的问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种电路仿真验证方法，包括：获取待验证芯片电路的仿真激励信息，所述仿真激励信息包括待验证芯片的输入激励、待测输出信号和仿真期望结果；基于所述输入激励对所述待验证芯片电路执行时序仿真，得到所述待验证芯片的时序仿真结果；基于多组采样时刻序列对所述时序仿真结果进行采样，得到所述待测输出信号的多组仿真采样结果；将所述仿真期望结果和所述多组仿真采样结果分别进行比较，生成多个验证结果记录文件；基于所述多个验证结果记录文件对所述待验证芯片电路进行优化调整。

在本公开的一个实施例中，所述仿真激励信息还包括基准时钟信号，在基于多组采样时刻序列对所述时序仿真结果进行采样之前，还包括：基于所述基准时钟信号确定所述多组采样时刻序列，其中，所述多组采样时刻序列的采样周期相同，并且所述采样周期与所述基准时钟信号的周期相关；所述基于多组采样时刻序列对所述时序仿真结果进行采样，包括：在所述基准时钟信号的每个采样窗口内分别基于每组所述采样时刻序列中的一个采样时刻对所述时序仿真结果进行采样，其中，多个所述采样时刻之间的采样间隔相等，所述采样窗口的时长与所述采样周期的时长相等。

在本公开的一个实施例中，所述将所述仿真期望结果和所述多组仿真采样结果分别进行比较，生成多个验证结果记录文件，包括：获取所述待验证芯片的仿真参数；基于所述仿真参数确定所述时序仿真结果的高低电平分界值；基于所述高低电平分界值确定所述多组仿真采样结果对应的多组仿真采样值序列，并获取所述仿真期望结果对应的仿真期望值序列；将所述仿真期望值序列和所述多组仿真采样值序列分别进行比较，生成所述多个验证结果记录文件，其中，在所述验证结果记录文件中，将所述仿真期望结果和所述多组仿真采样结果的比较结果和所述仿真参数对应设置。

在本公开的一个实施例中，所述多组采样时刻序列包括第一采样时刻序列，第二采样时刻序列和第三采样时刻序列，所述第一采样时刻序列中的采样时刻记为第一采样时刻，所述第一采样时刻与所述采样窗口的中心对齐，所述第二采样时刻序列中的采样时刻记为第二采样时刻，所述第二采样时刻相对所述采样窗口的中心左偏，所述第三采样时刻序列中的采样时刻记为第三采样时刻，所述第三采样时刻相对所述采样窗口的中心右偏，其中，相对左偏或相对右偏的偏移量基于多轮测试的调整结果确定，或基于所述仿真参数确定所述偏移量。

在本公开的一个实施例中，所述将所述仿真期望值序列和所述多组仿真采样值序列分别进行比较，生成所述多个验证结果记录文件，包括：分别比较每个所述第一采样时刻的第一仿真期望值和对应的第一仿真采样值、每个所述第二采样时刻的第二仿真期望值和对应的第二仿真采样值以及每个所述第三采样时刻的第三仿真期望值和对应的第三仿真采样值，得到所述多个验证结果记录文件；其中，若比较结果一致，在对应的所述验证结果记录文件中记录验证通过，若比较结果不一致，在对应的所述验证结果记录文件中记录验证失败。

在本公开的一个实施例中，所述基于所述多个验证结果记录文件对所述待验证芯片电路进行优化调整，包括：从所述多个验证结果记录文件中确定目标验证结果记录文件，所述目标验证结果记录文件为具有最少验证失败记录的所述验证结果记录文件；基于所述目标验证结果记录文件对所述电路进行优化调整。

在本公开的一个实施例中，还包括：所述仿真参数包括工艺角数据、PVT参数、工作频率和工作模式；基于采样周期和所述采样时刻序列的组数确定所述采样间隔，或基于所述采样时刻序列的组数和标准规范文件中的误差范围确定所述采样间隔，或基于所述工艺角数据、所述PVT参数和所述工作频率中的至少一个确定所述采样间隔；以及基于所述工作模式确定所述待测输出信号的输出引脚。

根据本公开的另一个方面，提供一种电路仿真验证装置，包括：获取模块，用于获取待验证芯片电路的仿真激励信息，所述仿真激励信息包括待验证芯片的输入激励、待测输出信号和仿真期望结果；仿真模块，用于基于所述输入激励对所述待验证芯片电路执行时序仿真，得到所述待验证芯片的时序仿真结果；采样模块，用于基于多组采样时刻序列对所述时序仿真结果进行采样，得到所述待测输出信号的多组仿真采样结果；比较模块，用于将所述仿真期望结果和所述多组仿真采样结果分别进行比较，生成多个验证结果记录文件；优化模块，用于基于所述多个验证结果记录文件对所述待验证芯片电路进行优化调整。

根据本公开的再一个方面，提供一种电子设备，包括：处理器；以及存储器，用于存储处理器的可执行指令；其中，处理器配置为经由执行可执行指令来执行上述任意一项所述的电路仿真验证方法。

根据本公开的又一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任意一项所述的电路仿真验证方法。

本公开的实施例所提供的电路仿真验证方案，通过获取待验证芯片的仿真激励信息，以基于仿真激励信息对待验证芯片进行对时序仿真，得到时序仿真结果，通过配置至少三组采样时刻序列，以基于这些采样时刻序列分别对时序仿真结果进行采样，得到对应的多组仿真采样结果，分别将每组仿真采样结果和仿真期望结果进行比较，以得到多个验证结果记录文件，进而基于这些验证结果记录文件进行待验证芯片电路优化，多组采样时刻序列的配置能够使采样时刻尽量覆盖一个时钟周期内的不同时刻，使采样结果能够兼顾不同的输出工况，进而有利于提升采样操作的可靠性，相应地，有利于降低仿真结果中出现假错的概率，通过比较仿真采样结果和仿真期望结果，使得到的验证结果具有更高的验证精度，从而在基于验证结果记录文件进行电路优化调整时，使调整操作的效率更高，使调整结果的可靠性更高。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出本公开一个实施例提供的电路仿真验证方法的示意流程图；

图2示出本公开另一个实施例提供的电路仿真验证方法的示意流程图；

图3示出本公开再一个实施例提供的电路仿真验证方法的示意流程图；

图4示出本公开实施例中的对仿真曲线在第一采样时刻进行采样的示意图；

图5示出本公开实施例中的对仿真曲线在第二采样时刻进行采样的示意图；

图6示出本公开实施例中的对仿真曲线在第三采样时刻进行采样的示意图；

图7示出本公开实施例中比较窗口的示意图；

图8示出本公开又一个实施例提供的电路仿真验证方法的示意流程图；

图9为本公开的一个实施例提供的电路仿真验证装置的示意框图；

图10为本公开的一个实施例提供的适于用来实现本公开实施例的电子设备的计算机系统的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

如图1所示，根据本公开的一个实施例的电路仿真验证方法，包括：

步骤S102，获取待验证芯片电路的仿真激励信息，仿真激励信息包括待验证芯片的输入激励、待测输出信号和仿真期望结果。

其中，收集测试用例，以通过测试用例得到仿真激励信息，仿真期望结果通过将测试用例输入标准模型golden model产生，待测输出信号对应于待测输出引脚，待测输出信号可以有多个，相应地，仿真期望结果包括每个待测输出信号对应的期望值序列。

另外，仿真激励信息还包括作为仿真条件的输入激励，基准时钟信号CLK等。

本领域的技术人员能够理解的是，仿真期望结果与外部时钟信号CLK在时序上对齐，或有固定的延迟。

步骤S104，基于输入激励对待验证芯片电路执行时序仿真，得到待验证芯片的时序仿真结果。

其中，采用Fine sim进行时序仿真验证，时序仿真结果包括待测试的输出引脚的待测输出信号的时序仿真结果文件。

步骤S106，基于多组采样时刻序列对时序仿真结果进行采样，得到待测输出信号的多组仿真采样结果。

其中，待测输出信号包括但不限于待验证芯片的数据选通引脚输出的数据选通信号DQS(data strobe signal)和待验证芯片的数据输出端口输出的读出数据信号DQ(datasignal)。

多组采样时刻序列具体为至少三组采样时刻序列。

每个待测输出信号的仿真采样结果是与采样时刻序列对应的一组电压值，通过设置电压的0/1分界点将一组电压值转换为一组数值，即仿真采样值序列。

由于时钟信号和标准模型输出的期望结果的时序关系是固定的，因此用于对比的仿真预期值不需要进行采样。

步骤S108，将仿真期望结果和多组仿真采样结果分别进行比较，生成多个验证结果记录文件。

其中，针对多组仿真采样结果，需要配置多个比较器checker，每个比较器用于比较一组仿真采样结果和仿真期望结果。

步骤S110，基于多个验证结果记录文件对待验证芯片电路进行优化调整。

其中，基于多个验证结果记录文件对待验证芯片电路进行优化调整，具体为选择出目标验证结果记录文件，以基于目标验证结果记录文件进行电路的优化调整。

在该实施例中，通过获取待验证芯片的仿真激励信息，以基于仿真激励信息对待验证芯片进行对时序仿真，得到时序仿真结果，通过配置至少三组采样时刻序列，以基于这些采样时刻序列分别对时序仿真结果进行采样，得到对应的多组仿真采样结果，分别将每组仿真采样结果和仿真期望结果进行比较，以得到多个验证结果记录文件，进而基于这些验证结果记录文件进行待验证芯片电路优化，多组采样时刻序列的配置能够使采样时刻尽量覆盖一个时钟周期内的不同时刻，使采样结果能够兼顾不同的输出工况，进而有利于提升采样操作的可靠性，相应地，有利于降低仿真结果中出现假错的概率，通过比较仿真采样结果和仿真期望结果，使得到的验证结果具有更高的验证精度，从而在基于验证结果记录文件进行电路优化调整时，使调整操作的效率更高，使调整结果的可靠性更高。

如图2所示，在本公开的一个实施例中，仿真激励信息还包括基准时钟信号。

步骤S202，基于输入激励对待测输出信号执行时序仿真，得到待验证芯片的时序仿真结果。

步骤S204，基于基准时钟信号确定多组采样时刻序列，其中，多组采样时刻序列的采样周期相同，并且采样周期与基准时钟信号的周期相关。

其中，且采样周期与基准时钟信号的周期相关，具体为采样周期和基准时钟信号之间的呈比例关系，具体地，采样周期与基准时钟信号之间的比值可以为0.5、1和2等，具体取值基于实际电路中DQ数据传输与CLK之间的关系确定，例如，每半个CLK周期采样一个DQ数据，比值为0.5，每一个CLK周期采样一个DQ数据，比值为1。

步骤S206，在基准时钟信号的每个采样窗口内分别基于每组采样时刻序列中的一个采样时刻对时序仿真结果进行采样，得到待测输出信号的多组仿真采样结果。

其中，多个采样时刻之间的采样间隔相等，采样窗口的时长与采样周期的时长相等。

具体地，假设有三组采样时刻序列，在一个采样周期内，即在一个采样窗口内，包括三个采样时刻，这三个采样时刻两两之间的间隔相等。

步骤S208，将仿真期望结果和多组仿真采样结果分别进行比较，生成多个验证结果记录文件。

步骤S210，基于多个验证结果记录文件对待验证芯片电路进行优化调整。

在该实施例中，通过基于基准时钟信号确定多组采样时刻序列，以保证这多组采样时刻序列中的采样时刻与基准时钟信号的周期相关，进一步实现多个采样时刻能够均布在一个时钟周期内，以进一步基于多个采样时刻对待测输出信号进行采样，对采样结果的进一步筛选，能够得到假错量最少的采样结果，作为目标验证结果记录文件，以保证优化调整操作的有效性。

如图3所示，在本公开的一个实施例中，步骤S208中，将仿真期望结果和多组仿真采样结果分别进行比较，生成多个验证结果记录文件的一种具体实现方式，包括：

步骤S302，获取待验证芯片的仿真参数，其中，仿真参数包括工艺角数据、PVT参数、工作频率和工作模式等。

具体地，仿真参数从测试用例中获取。

其中，针对芯片等半导体器件，在设计时需要保证器件的性能在所要求的范围内，这个范围以“工艺角”的形式给出，提到的工艺角有5种：TT、FF、SS、FS、SF，其中T指Typical，F指Fast，S指Slow，两个字母分别代表NMOS管和PMOS管的驱动电流，如FS指NMOS管为驱动电流为最大值，PMOS管驱动电流为最小值。

PVT(process，voltage，temperature)参数包括P、V和T三个参数，其中，P是指工艺波动参数，V指待验证芯片的电压参数，T是待验证芯片的工作温度。

工作频率具体可以为芯片的CPU内核工作的时钟频率。

工作模式包括x4/x8/x16等。

步骤S304，基于仿真参数确定时序仿真结果的高低电平分界值。

步骤S306，基于高低电平分界值确定多组仿真采样结果对应的多组仿真采样值序列，并获取仿真期望结果对应的仿真期望值序列。

具体地，仿真期望结果具体为一组采样电压值，若采样电压值大于或等于高低电平分界值，则将采样电压值视为高电平1，若采样电压值小于高低电平分界值，则将采样电压值视为低电平0，通过这种处理操作，则可得到多组仿真采样值序列，相应地，得到仿真期望值序列。

步骤S308，将仿真期望值序列和多组仿真采样值序列分别进行比较，生成多个验证结果记录文件，其中，在验证结果记录文件中，将仿真期望结果和多组仿真采样结果的比较结果和仿真参数对应设置。

在该实施例中，通过基于仿真参数确定时序仿真结果的高低电平分界值，以基于高低电平分界值，将多组表征电压值的时序仿真结果转换为多组01数值，以及将仿真期望结果转换为一组01数值，通过比较同一采样时刻的数值是否一致，得到多个验证结果记录文件。

在本公开的一个实施例中，多组采样时刻序列包括第一采样时刻序列，第二采样时刻序列和第三采样时刻序列，第一采样时刻序列中的采样时刻记为第一采样时刻，第一采样时刻与采样窗口的中心对齐，第二采样时刻序列中的采样时刻记为第二采样时刻，第二采样时刻相对采样窗口的中心左偏，第三采样时刻序列中的采样时刻记为第三采样时刻，第三采样时刻相对采样窗口的中心右偏。

其中，相对左偏或相对右偏的偏移量基于多轮测试的调整结果确定，或基于仿真参数确定偏移量。

在该实施例中，多组时序采样时刻具体为三组，即第一采样时刻序列、第二采样时刻序列和第三采样时刻序列，将第一组采样时刻视为基准采样时刻序列，第二采样时刻序列相对于第一采样时刻序列左偏，第三采样时刻序列相对于第一采样时刻序列右偏，在采样窗口中，第一采样时刻序列中的第一采样时刻处于中心位置，第二采样时刻序列中的第二采样时刻处于中心偏左，第三采样时刻序列中的第三采样时刻处于中心偏右，其中，左偏的偏移量和右偏的偏移量相等。

进一步地，左偏/右偏的时间偏移量可在多伦测试中逐步调整，即从最大的范围，即采样窗口时长的一半，到标准规范文件要求的范围，再逐渐减小到更小的范围，以满足芯片产品良率和出厂的要求。

具体地，采用Tck表示基准时钟信号的时钟周期，以基于基准时钟信号确定多组采样时刻序列，多组采样时刻序列包括第一采样时刻序列Ta，第二采样时刻序列和第三采样时刻序列，另外，基于获取到的包括工艺角数据、PVT参数、工作频率和工作模式等仿真参数，确定高低电平分界值。

图4示出了第一采样时刻序列的时序图，采样周期，即相邻的两个采样时刻之间的采样间隔为1/2Tck，并将1/2个Tck确定为一个采样窗口，若待测输出信号DQ/DQS的时序仿真结果和仿真期望结果之间在时序上相对对齐或偏差较小，则可以将每个基准时钟信号的0.25Tck位置和0.75Tck位置作为第一采样时刻，如ta1、ta2、ta3、ta4、……、tai等，构成第一采样时刻序列Ta。

基于第一采样时刻序列Ta对待测输出信号DQ/DQS的时序仿真结果进行采样，得到第一组仿真采样结果为[0.7V，0.6V，0.68V，0.55V，……，0.68V]，高低电平分界值＝0.5V，则基于高低电平分界值确定第一组仿真采样结果对应的第一组仿真采样值序列为[1，1，1，1，……，1]，结合仿真期望结果对应的仿真期望值序列为[1，0，1，0，……，0]，则最终基于第一采样时刻采集到的仿真采样结果生成目标验证结果记录文件。

图5示出了第二采样时刻序列的时序图，相邻的两个采样时刻之间的采样间隔为0.5Tck，并将1/2个Tck确定为一个采样窗口，若待测输出信号DQ/DQS的时序仿真结果相对仿真期望结果之间在时序上左偏，则可以基于偏移量确定多个第二采样时刻，其中，最大的左偏范围为0.25Tck，例如将每个基准时钟信号的0.0Tck位置和0.50Tck位置作为第二采样时刻，如tb1、tb2、tb3、tb4、……、tbi等，构成第二采样时刻序列Tb。

基于第二采样时刻序列Tb对时序仿真结果进行采样，得到第二组仿真采样结果为[0.6V，0.7V，0.58V，0.75V，……，0.85V]，高低电平分界值＝0.5V，则基于高低电平分界值确定第二组仿真采样结果对应的第二组仿真采样值序列为[1，1，1，1，……，1]，结合仿真期望结果对应的仿真期望值序列为[1，1，1，1，……，1]，此时若待测输出信号DQ/DQS的时序仿真结果与仿真期望结果之间相对对齐，则最终基于第二采样时刻采集到的仿真采样结果生成目标验证结果记录文件。

图6示出了第三采样时刻序列的时序图，相邻的两个采样时刻之间的采样间隔为0.5Tck，并将1/2个Tck确定为一个采样窗口，若待测输出信号DQ/DQS的时序仿真结果相对仿真期望结果之间在时序上右偏，则可以基于偏移量确定多个第二采样时刻，其中，最大的右偏范围为0.25Tck，例如将每个基准时钟信号的0.49tCK或0.99tCK作为第三采样时刻，如tc1、tc2、tc3、tc4、……、tci等，构成第二采样时刻序列Tc。

基于第三采样时刻序列Tc对时序仿真结果进行采样，得到第三组仿真采样结果为[0.72V，0.55V，0.7V，0.54V，……，0.6V]，高低电平分界值＝0.5V，则基于高低电平分界值确定第一组仿真采样结果对应的第一组仿真采样值序列为[1，1，1，1，……，1]，结合仿真期望结果对应的仿真期望值序列为[1，0，1，0，……，0]，此时若待测输出信号DQ/DQS的时序仿真结果与仿真期望结果之间相对对齐，则最终基于第三采样时刻采集到的仿真采样结果生成目标验证结果记录文件。

表1示出了基于任一采样时刻序列对仿真采样结果进行采样得到的仿真采样值序列和对应的仿真期望值之间的比较结果。

表1

表2示出了将不同的仿真参数进行组合作为输入激励对应得到的验证结果记录文件，其中，F指Fast，S指Slow，P指Pmos，FAIL指验证结果记录文件中具有仿真期望结果和仿真采样结果不一致的比较结果，PASS指验证结果记录文件中没有有仿真期望结果和仿真采样结果不一致的比较结果。

表2

在该实施例中，通过对时序仿真结果和仿真期望结果分别进行采样，得到对应的第一采样点和第二采样点，并通过对比第一采样点和第二采样点得到待测输出信号的时序仿真结果的时序偏移量，通过对时序偏移量进行检测，确定仿真结果的状态是成功还是失败，通过基于时序仿真结果相对时钟信号的预估位置关系在半时钟周期内配置多个采样时刻分别对时序仿真结果和仿真期望结果进行采样，使得到的采样点基于预估位置关系能够覆盖不同的输出工况，以提升采样操作的可靠性，有利于降低仿真结果中出现假错的概率，进而能够提升仿真结果的精度以及电路调试的效率。

在本公开的一个实施例中，步骤S308中，将仿真期望值序列和多组仿真采样值序列分别进行比较，生成多个验证结果记录文件的一种具体实现方式，包括：

分别比较每个第一采样时刻的第一仿真期望值和对应的第一仿真采样值、每个第二采样时刻的第二仿真期望值和对应的第二仿真采样值以及每个第三采样时刻的第三仿真期望值和对应的第三仿真采样值，得到多个验证结果记录文件，其中，若比较结果一致，在对应的验证结果记录文件中记录验证通过，若比较结果不一致，在对应的验证结果记录文件中记录验证失败。

在该实施例中，对于任意一组多组仿真采样值序列，将其和仿真期望值序列进行比较，即针对同一采样时刻，检测对应的仿真采样值和仿真期望值是否一致，如果一致，即表明实际的仿真结果和期望的仿真结果一致，确定该点的仿真结果通过，如果不一致，即表明实际的仿真结果和期望的仿真结果不一致，确定该点的仿真结果不通过，即记录验证失败，基于记录结果对应生成的验证结果记录文件，以进一步基于多组验证结果记录文件进行电路的优化调整。

在本公开的一个实施例中，基于多个验证结果记录文件对待验证芯片电路进行优化调整，包括：

从多个验证结果记录文件中确定目标验证结果记录文件，目标验证结果记录文件为具有最少验证失败记录的验证结果记录文件，基于目标验证结果记录文件对电路进行优化调整。

其中，具有最少的验证失败数量的验证结果记录文件，即采用对应的采样时刻序列进行采样得到的仿真采样结果，和仿真期望结果相比，产生的假错数量更少，因此将该采样时刻序列生成的验证结果记录文件作为目标验证结果记录文件，以基于目标验证结果记录文件对电路进行优化调整，保证优化调整操作的准确性。

具体地，将3种采样时刻序列的统计结果分别打印，如果其中一个采样时刻没有报出fail点，即没有失败记录，认为仿真结果PASS，当3组采样仿真结果都报出fail点时，会将fail数较少的采样时刻的结果输出到文件0.err0.Real中。

其中，基于验证记录调整电路，即通过fail点确定对应的Corner与speed等参数，通过对这些参数进行调整，实现对电路的调整。

在该实施例中，当进行Finesim时序仿真验证时，会有大量的测试用例，当完成仿真或在仿真期间，对应于不同的采样时刻序列产生一个MATRIX表格来记录该条件下DUT输出的PASS/FAIL状态，作为验证结果记录文件，根据这个验证结果记录文件，可以进行修改和优化电路，结合通过用更多的时钟去采样，可以覆盖更多的可能性。本方案可以更有效筛选出假错。

在本公开的一个实施例中，仿真参数包括工艺角数据、PVT参数、工作频率和工作模式。

采样间隔，即一个采样周期内相邻两个采样时刻之间的时间间隔，其确定方式包括但不限于以下几种。

第一种，基于采样周期和采样时刻序列的组数确定采样间隔。

具体地，假设采样周期的长度为1/2个基准时钟信号的长度，即1/2T，采样时刻序列的组数为3组，那么可以将时间间隔设置为0.24T。

第二种，基于采样时刻序列的组数和标准规范文件中的误差范围确定采样间隔。

第三种，基于工艺角数据、PVT参数和工作频率中的至少一个确定采样间隔。

另外，为了得到待测输出信号，还需要确定待测输出信号的输出引脚，基于工作模式确定待测输出信号的输出引脚。

具体地，芯片输出引脚包括数据选通引脚LDQS(Low DQS)和UDQS(Up DQS)，其中，LDQS和LDQS#对应低字节DQ0至DQ7，读的时候是输出，写的时候为输入，UDQS和UDQS#对应高字节DQ8～DQ15，读的时候是输出，写的时候为输入。

在本公开的一个实施例中，基于目标验证结果记录文件对电路进行优化调整，还包括：基于目标验证结果记录文件确定芯片引脚中的失效引脚，以基于失效引脚调式对应的电路。

在该实施例中，通过确定用于接收仿真激励的芯片引脚，在输出验证记录后，针对失效引脚，即可对相连的电路进行修改和优化，进而有利于提升修改和优化的效率。

在本公开的一个实施例中，在比较窗口内比较对应的第一采样点相对第二采样点的时序偏移量，还包括：检测芯片引脚的工作状态，在工作状态为数据输出状态时确定比较窗口。

具体地，数据输出状态具体为数据读取状态。

如图7所示，在比较窗口内，用于输出时序仿真结果的芯片引脚处于输出状态，以将时序仿真结果和仿真期望结果进行比较。

以Fine sim时序仿真验证为例，为了进行时序仿真验证需要大量的测试用例，其中，一个测试用例包括PVT组合的工艺角数据、芯片频率以及模式等。

将在不同工艺角corner和频率speed下生成的测试用例转化为激励输入到待验证芯片DUT中进行仿真操作，生成时序仿真结果，并基于时序仿真结果相对期望波形之间的时序偏移量的统计结果，确定仿真状态(即有效或失效)记录，从而只需要对失效的测试用例进行调试和优化。

具体地，如图8所示，基于时序仿真结果相对期望波形之间的时序偏移量的统计结果，确定仿真状态的过程包括：

步骤S802，根据待验证芯片对应的标准规范文件中规定的时序延迟范围，将半个时钟周期确定为一个采样周期，以在一个采样周期内配置多个时序采样时刻。

其中，在一个时钟周期内可以设置三个采样时刻，与时钟信号CKT相比，待测输出信号DQ/DQS右偏时，使用0.49tCK/0.99tCK作为采样时刻，待测输出信号DQ/DQS左偏时，使用0.0tCK/0.50tCK作为采样时刻，待测输出信号DQ/DQS与时钟信号对齐时，使用0.25tCK/0.75tCK作为采样时刻。

步骤S804，基于待验证芯片的仿真参数确定高低电平分界值。

其中，仿真参数包括工艺角数据、PVT参数、工作频率、工作模式，工作频率可以根据外部设定的基准时钟信号的频率确定。

步骤S806，基于仿真工具结合输入激励对待验证芯片电路执行时序仿真，得到待验证芯片的时序仿真结果。

步骤S808，在采样周期内对时序仿真结果和仿真期望结果在多个采样时刻进行采样，得到待测输出信号的多组仿真采样结果。

步骤S810，基于高低电平分界值确定仿真期望结果对应的仿真期望值序列和多组仿真采样结果对应的多组仿真采样值序列。

步骤S812，将仿真期望值序列和多组仿真采样值序列分别进行比较，以比较同一采样时刻的采样值和期望值是否一致，并生成多个验证结果记录文件。

其中，由于不同工艺角下的时序延迟范围不同，因此输出的采样点也不同。

步骤S814，从多个验证结果记录文件中确定目标验证结果记录文件，目标验证结果记录文件具有最少的验证失败数量。

步骤S816，基于目标验证结果记录文件对电路进行优化调整。

具体地，在检测时序偏移量是否处于时序延迟范围内之后，仿真激励包含在不同时刻下的期望值，通过实时与待测输出信号进行比较，针对与CKT相比DQS/DQ左偏，右偏和中间三种情况，提出三种采样时刻，只要其中一个时刻的验证通过，则认为仿真验证通过。

在该实施例中，通过用更多的时钟去采样，可以覆盖更多的可能性，进而可以更有效筛选出假错，为提升debug效率，需要总结出每个测试用例状态的表，设计验证人员会针对失效用例对芯片电路进行优化和调试。

需要注意的是，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。

下面参照图9来描述根据本发明的这种实施方式的电路仿真验证装置900。图9所示的电路仿真验证装置900仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

电路仿真验证装置900以硬件模块的形式表现。电路仿真验证装置900的组件可以包括但不限于：获取模块902，用于获取待验证芯片电路的仿真激励信息，仿真激励信息包括待验证芯片的输入激励、待测输出信号和仿真期望结果；仿真模块904，用于基于输入激励对待测输出信号执行时序仿真，得到待验证芯片的时序仿真结果；采样模块906，用于基于多组采样时刻序列对时序仿真结果进行采样，得到待测输出信号的多组仿真采样结果；比较模块908，用于将仿真期望结果和多组仿真采样结果分别进行比较，生成多个验证结果记录文件；优化模块910，用于基于多个验证结果记录文件对待验证芯片电路进行优化调整。

下面参考图10，其示出了适于用来实现本公开实施例的电子设备的计算机系统1000的结构示意图。图10示出的电子设备的计算机系统1000仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。

如图10所示，计算机系统1000包括中央处理单元(CPU)1001，其可以根据存储在只读存储器(ROM)1002中的程序或者从存储部分1008加载到随机访问存储器(RAM)1003中的程序而执行各种适当的动作和处理。在RAM 1003中，还存储有系统操作所需的各种程序和数据。CPU 1001、ROM 1002以及RAM 1003通过总线1004彼此相连。输入/输出(I/O)接口10010也连接至总线1004。

以下部件连接至I/O接口1005：包括键盘、鼠标等的输入部分1006；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分1007；包括硬盘等的存储部分1008；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1009。通信部分1009经由诸如因特网的网络执行通信处理。驱动器1010也根据需要连接至I/O接口1005。可拆卸介质1013，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1010上，以便于从其上读出的计算机程序根据需要被安装入存储部分1008。

作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中的缺陷评估方法。

例如，电子设备可以实现如图1中所示的：步骤S102，获取待验证芯片电路的仿真激励信息，所述仿真激励信息包括待验证芯片的输入激励、待测输出信号和仿真期望结果；步骤S104，基于所述输入激励对所述待测输出信号执行时序仿真，得到所述待验证芯片的时序仿真结果；步骤S106，基于多组采样时刻序列对所述时序仿真结果进行采样，得到所述待测输出信号的多组仿真采样结果；步骤S108，将所述仿真期望结果和所述多组仿真采样结果分别进行比较，生成多个验证结果记录文件；步骤S110，基于所述多个验证结果记录文件对所述待验证芯片电路进行优化调整。

特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分从网络上被下载和安装，和/或从可拆卸介质被安装。在该计算机程序被中央处理单元(CPU)执行时，执行本申请的系统中限定的上述功能。

需要说明的是，本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。

附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的单元也可以设置在处理器中。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种电路仿真验证方法，其特征在于，包括：

获取待验证芯片电路的仿真激励信息，所述仿真激励信息包括待验证芯片的输入激励、待测输出信号和仿真期望结果；

基于所述输入激励对所述待验证芯片电路执行时序仿真，得到所述待验证芯片的时序仿真结果；

基于多组采样时刻序列对所述时序仿真结果进行采样，得到所述待测输出信号的多组仿真采样结果；

将所述仿真期望结果和所述多组仿真采样结果分别进行比较，生成多个验证结果记录文件；

基于所述多个验证结果记录文件对所述待验证芯片电路进行优化调整。

2.根据权利要求1所述的电路仿真验证方法，其特征在于，所述仿真激励信息还包括基准时钟信号，

在基于多组采样时刻序列对所述时序仿真结果进行采样之前，还包括：

基于所述基准时钟信号确定所述多组采样时刻序列，其中，所述多组采样时刻序列的采样周期相同，并且所述采样周期与所述基准时钟信号的周期相关；

所述基于多组采样时刻序列对所述时序仿真结果进行采样，包括：

在所述基准时钟信号的每个采样窗口内分别基于每组所述采样时刻序列中的一个采样时刻对所述时序仿真结果进行采样；

其中，多个所述采样时刻之间的采样间隔相等，所述采样窗口的时长与所述采样周期的时长相等。

3.根据权利要求2所述的电路仿真验证方法，其特征在于，所述将所述仿真期望结果和所述多组仿真采样结果分别进行比较，生成多个验证结果记录文件，包括：

获取所述待验证芯片的仿真参数；

基于所述仿真参数确定所述时序仿真结果的高低电平分界值；

基于所述高低电平分界值确定所述多组仿真采样结果对应的多组仿真采样值序列，并获取所述仿真期望结果对应的仿真期望值序列；

将所述仿真期望值序列和所述多组仿真采样值序列分别进行比较，生成所述多个验证结果记录文件；

其中，在所述验证结果记录文件中，将所述仿真期望结果和所述多组仿真采样结果的比较结果和所述仿真参数对应设置。

4.根据权利要求3所述的电路仿真验证方法，其特征在于，

所述多组采样时刻序列包括第一采样时刻序列，第二采样时刻序列和第三采样时刻序列，所述第一采样时刻序列中的采样时刻记为第一采样时刻，所述第一采样时刻与所述采样窗口的中心对齐，所述第二采样时刻序列中的采样时刻记为第二采样时刻，所述第二采样时刻相对所述采样窗口的中心左偏，所述第三采样时刻序列中的采样时刻记为第三采样时刻，所述第三采样时刻相对所述采样窗口的中心右偏；

其中，相对左偏或相对右偏的偏移量基于多轮测试的调整结果确定，或基于所述仿真参数确定所述偏移量。

5.根据权利要求4所述的电路仿真验证方法，其特征在于，所述将所述仿真期望值序列和所述多组仿真采样值序列分别进行比较，生成所述多个验证结果记录文件，包括：

分别比较每个所述第一采样时刻的第一仿真期望值和对应的第一仿真采样值、每个所述第二采样时刻的第二仿真期望值和对应的第二仿真采样值以及每个所述第三采样时刻的第三仿真期望值和对应的第三仿真采样值，得到所述多个验证结果记录文件；

其中，若比较结果一致，在对应的所述验证结果记录文件中记录验证通过，若比较结果不一致，在对应的所述验证结果记录文件中记录验证失败。

6.根据权利要求5所述的电路仿真验证方法，其特征在于，所述基于所述多个验证结果记录文件对所述待验证芯片电路进行优化调整，包括：

从所述多个验证结果记录文件中确定目标验证结果记录文件，所述目标验证结果记录文件为具有最少验证失败记录的所述验证结果记录文件；

基于所述目标验证结果记录文件对所述电路进行优化调整。

7.根据权利要求3至6中任一项所述的电路仿真验证方法，其特征在于，还包括：

所述仿真参数包括工艺角数据、PVT参数、工作频率和工作模式；

基于采样周期和所述采样时刻序列的组数确定所述采样间隔，或基于所述采样时刻序列的组数和标准规范文件中的误差范围确定所述采样间隔，或基于所述工艺角数据、所述PVT参数和所述工作频率中的至少一个确定所述采样间隔；以及

基于所述工作模式确定所述待测输出信号的输出引脚。

8.一种电路仿真验证装置，其特征在于，包括：

获取模块，用于获取待验证芯片电路的仿真激励信息，所述仿真激励信息包括待验证芯片的输入激励、待测输出信号和仿真期望结果；

仿真模块，用于基于所述输入激励对所述待验证芯片电路执行时序仿真，得到所述待验证芯片的时序仿真结果；

采样模块，用于基于多组采样时刻序列对所述时序仿真结果进行采样，得到所述待测输出信号的多组仿真采样结果；

比较模块，用于将所述仿真期望结果和所述多组仿真采样结果分别进行比较，生成多个验证结果记录文件；

优化模块，用于基于所述多个验证结果记录文件对所述待验证芯片电路进行优化调整。

9.一种电子设备，其特征在于，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1～7中任意一项所述的电路仿真验证方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1～7中任意一项所述的电路仿真验证方法。

Images