CN116224013A - 芯片测试方法及设备 - Google Patents

芯片测试方法及设备 Download PDF

Info

Publication number
CN116224013A
CN116224013A CN202111511707.5A CN202111511707A CN116224013A CN 116224013 A CN116224013 A CN 116224013A CN 202111511707 A CN202111511707 A CN 202111511707A CN 116224013 A CN116224013 A CN 116224013A
Authority
CN
China
Prior art keywords
chip
tested
time
determining
data receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111511707.5A
Other languages
English (en)
Inventor
陈亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111511707.5A priority Critical patent/CN116224013A/zh
Priority to US17/660,798 priority patent/US20230176113A1/en
Publication of CN116224013A publication Critical patent/CN116224013A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供一种芯片测试方法及设备，方法包括：确定每个待测芯片对应的数据接收窗口；根据每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定每个待测芯片对应的时间调整参数；根据每个待测芯片对应的时间调整参数，确定每个待测芯片对应的实际输入时间点；在每个待测芯片对应的实际输入时间点向对应的待测芯片输入数据，以使每个待测芯片在对应的数据接收窗口接收测试机台输入的数据，从而可以有效避免部分待测芯片因性能差异无法准确接收到数据的问题，提高了测试结果的一致性和准确性。

Description

芯片测试方法及设备
技术领域
本申请实施例涉及芯片测试技术领域，尤其涉及一种芯片测试方法及设备。
背景技术
在电子元器件的工艺流程中，根据工艺的需要，存在着各种测试环节，目的是为了筛选残次品，防止进入下一道工序，减少下一道工序中的冗余的制造费用。
目前，芯片在测试过程中通常使用一组共用的定时信息，即每个待测芯片的数据输入时间保持一致，测试机台提供的输入数据在同一时间到达待测芯片。
然而，由于每个待测芯片之间是彼此独立的，每个待测芯片的数据接收器可能因存在性能上的差异而导致数据接收窗口不一致，因此，如果多个待测芯片使用同一定时信息接收数据，可能会存在部分待测芯片无法准确接收到测试机台输入的数据，出现数据写入异常，进而导致测试结果错误。
发明内容
本申请实施例中提供了一种芯片测试方法及设备，可以解决当多个待测芯片使用同一定时信息接收数据时，部分待测芯片因性能差异可能无法准确接收到数据的技术问题。
在一些实施例中，提供了一种芯片测试方法，该方法包括：
确定每个待测芯片对应的数据接收窗口；
根据所述每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定所述每个待测芯片对应的时间调整参数；
根据所述每个待测芯片对应的时间调整参数，确定所述每个待测芯片对应的实际输入时间点；
在所述每个待测芯片对应的实际输入时间点向对应的待测芯片输入数据，以使所述每个待测芯片在对应的数据接收窗口接收所述测试机台输入的数据。
在一种可行的实施方式中，所述确定每个待测芯片对应的数据接收窗口，包括：
采用预设测试方式，对所述每个待测芯片进行测试，并根据测试结果确定所述每个待测芯片对应的数据接收窗口。
在一种可行的实施方式中，所述根据所述每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定所述每个待测芯片对应的时间调整参数，包括：
分别确定所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间；
根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，所述根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数，包括：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长大于或等于预设时长阈值时，确定所述第i个待测芯片对应的时间调整参数为0；
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长小于所述预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，根据所述预设时长阈值确定所述第i个待测芯片对应的时间调整参数。
在一种可行的实施方式中，所述根据所述预设时长阈值确定所述第i个待测芯片对应的时间调整参数，包括：
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长t小于所述预设时长阈值P时，确定所述第i个待测芯片对应的时间调整参数为T1；其中，
P-t＜T1＜(t1+t2-P-t)
当所述第一时间区间与所述第二时间区间之间不存在交集时，确定所述第i个待测芯片对应的时间调整参数为T2；其中，
P+t3＜T2＜(t1+t2+t3-P)
其中，t1为所述第一时间区间对应的时长，t2为所述第二时间区间对应的时长，t3为所述第一时间区间与所述第二时间区间之间的间隔时长。
在一种可行的实施方式中，所述根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数，包括：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长小于预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，分别确定所述数据输入窗口与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值；
将所述数据输入窗口在时间轴上的中心值与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定为所述第i个待测芯片对应的时间调整参数。
在一种可行的实施方式中，所述根据所述每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定所述每个待测芯片对应的时间调整参数，包括：
分别确定所述数据输入窗口与每个待测芯片对应的数据接收窗口在时间轴上的中心值；
根据所述数据输入窗口在时间轴上的中心值与所述每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定所述每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，所述根据所述数据输入窗口在时间轴上的中心值与所述每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定所述每个待测芯片对应的时间调整参数，包括：
利用以下方式确定第i个待测芯片对应的时间调整参数Tdelay(i)：
Tdelay(i)＝Ti-T0
其中，Ti表示第i个待测芯片对应的数据接收窗口在时间轴上的中心值；T0表示所述数据输入窗口在时间轴上的中心值。
在一种可行的实施方式中，所述确定所述每个待测芯片对应的实际输入时间点之后，还包括：
调整所述测试机台与所述第i个待测芯片连接的测试引脚的数据传输时间点，使调整后的所述数据传输时间点与所述第i个待测芯片对应的实际输入时间点一致。
在一种可行的实施方式中，所述确定所述每个待测芯片对应的实际输入时间点之后，还包括：
当检测到所述测试机台预设的数据输入窗口，或者所述每个待测芯片的数据接收方式发生变化时，返回执行所述确定每个待测芯片对应的数据接收窗口的步骤。
在一些实施例中，提供了一种芯片测试装置，该装置包括：
第一处理模块，用于确定每个待测芯片对应的数据接收窗口；
第二处理模块，用于根据所述每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定所述每个待测芯片对应的时间调整参数；
第三处理模块，用于根据所述每个待测芯片对应的时间调整参数，确定所述每个待测芯片对应的实际输入时间点；
数据传输模块，用于在所述每个待测芯片对应的实际输入时间点向对应的待测芯片输入数据，以使所述每个待测芯片在对应的数据接收窗口接收所述测试机台输入的数据。
在一种可行的实施方式中，所述第一处理模块具体用于：
采用预设测试方式，对所述每个待测芯片进行测试，并根据测试结果确定所述每个待测芯片对应的数据接收窗口。
在一种可行的实施方式中，所述第二处理模块具体用于：
分别确定所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间；
根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，所述第二处理模块具体用于：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长大于或等于预设时长阈值时，确定所述第i个待测芯片对应的时间调整参数为0；
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长小于所述预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，根据所述预设时长阈值确定所述第i个待测芯片对应的时间调整参数。
在一种可行的实施方式中，所述第二处理模块具体用于：
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长t小于所述预设时长阈值P时，确定所述第i个待测芯片对应的时间调整参数为T1；其中，
P-t＜T1＜(t1+t2-P-t)
当所述第一时间区间与所述第二时间区间之间不存在交集时，确定所述第i个待测芯片对应的时间调整参数为T2；其中，
P+t3＜T2＜(t1+t2+t3-P)
其中，t1为所述第一时间区间对应的时长，t2为所述第二时间区间对应的时长，t3为所述第一时间区间与所述第二时间区间之间的间隔时长。
在一种可行的实施方式中，所述第二处理模块具体用于：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长小于预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，分别确定所述数据输入窗口与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值；
将所述数据输入窗口在时间轴上的中心值与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定为所述第i个待测芯片对应的时间调整参数。
在一种可行的实施方式中，所述第二处理模块具体用于：
分别确定所述数据输入窗口与每个待测芯片对应的数据接收窗口在时间轴上的中心值；
根据所述数据输入窗口在时间轴上的中心值与所述每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定所述每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，所述第二处理模块用于：
利用以下方式确定第i个待测芯片对应的时间调整参数Tdelay(i)：
Tdelay(i)＝Ti-T0
其中，Ti表示第i个待测芯片对应的数据接收窗口在时间轴上的中心值；T0表示所述数据输入窗口在时间轴上的中心值。
在一种可行的实施方式中，所述第三处理模块还用于：
调整所述测试机台与所述第i个待测芯片连接的测试引脚的数据传输时间点，使调整后的所述数据传输时间点与所述第i个待测芯片对应的实际输入时间点一致。
在一种可行的实施方式中，还包括：
更新模块，用于当检测到所述测试机台预设的数据输入窗口，或者所述每个待测芯片的数据接收方式发生变化时，返回执行所述第一处理模块。
在一些实施例中，提供了一种电子设备，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如上述实施例中提供的芯片测试方法。
在一些实施例中，提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上述实施例中提供的芯片测试方法。
在一些实施例中，提供了一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时，实现如上述实施例中提供的芯片测试方法。
本申请实施例所提供的芯片测试方法及设备，在芯片测试过程中，可以根据每个待测芯片对应的数据接收窗口以及测试机台预设的数据输入窗口，确定每个待测芯片对应的时间调整参数，并根据每个待测芯片对应的时间调整参数，调整测试机台向每个待测芯片输入数据的实际时间点，以使每个待测芯片在对应的数据接收窗口接收测试机台输入的数据，从而可以有效避免部分待测芯片因性能差异无法准确接收到数据的问题，提高了测试结果的一致性和准确性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对本申请实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例中提供的一种芯片测试系统的架构示意图；
图2为现有技术中多个待测芯片的数据接收窗口示意图；
图3为本申请实施例提供的一种芯片测试方法的流程示意图；
图4为本申请实施例中提供的一种芯片测试结果的示意图；
图5为本申请实施例中多个待测芯片的数据接收窗口分布示意图；
图6为本申请实施例中调整后的数据输入窗口的分布示意图；
图7为本申请实施例提供的另一种芯片测试方法的流程示意图；
图8为本申请实施例提供的一种芯片测试装置的程序模块示意图；
图9为本申请实施例中提供的一种电子设备的硬件结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，虽然本申请中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的每个方面也可以单独构成一个完整实施方式。
需要说明的是，本申请中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本申请的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本申请中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本申请实施例图示或描述中给出那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
本申请中使用的术语“模块”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
在集成电路(IC)领域，所有的电子元器件(Device)制造工艺里面，存在着去伪存真的需求，这种需求实际上是一个测试的过程，用于检测待测器件(Device Under Test，简称DUT)功能的完整性，以确保集成电路生产制造的品质。为了实现这种过程，就需要各种试验设备，这类设备通常称为自动试验设备(Automatic Test Equipment，简称ATE)，或者测试机台。
参照图1，图1为本申请实施例中提供的一种芯片测试系统的架构示意图。在本申请实施例中，上述芯片测试系统包括测试机台101与多个待测芯片，分别为DUT1、DUT2、DUT3、……、DUTn。
可选的，测试机台101包括多个测试引脚1011，每个测试引脚分别连接一个待测芯片(Device Under Test，简称DUT)。在进行测试时，测试机台101需要将测试数据输入到每个待测芯片中。
如图1中，测试机台101连接有n个待测芯片，分别为DUT1、DUT2、DUT3、……、DUTn。
可选的，上述测试包括连续性检测(continuity check)、边界扫描链测试(boundary scan chain test)、自动测试图样产生(Automatic test patterngeneration，ATPG)测试、老化测试(Burn-in test)、压力测试(stress test)等，本申请实施例中不做限定。
可选的，上述待测芯片可以是内存芯片、微处理器、标准芯片和片上系统(Systemon Chip，SoC)等，本申请实施例中不做限制。
示例性的，上述待测芯片可以是动态随机存取存储器(Dynamic Random AccessMemory，简称DRAM)、异步动态随机存取存储器(Asynchronous Dynamic Random AccessMemory，简称ADRAM)、只读存储器(Read-Only Memory，简称ROM)、NAND闪存芯片、FLASH芯片等具有数据存储功能的芯片。
在一些实施例中，上述待测芯片还可以是中央处理器(Central ProcessingUnit，简称CPU)、图形处理器(Graphics Processing Unit，简称GPU)、现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)、微控制单元(Microcontroller Unit，简称MCU)等，本申请实施例中不再一一列举。
在传统测试过程中，每个待测芯片通常使用一组共用的定时信息(timing)，即每个待测芯片的数据输入时间是保持一致的，从而使测试机台101提供的输入数据能够在同一时间到达每个待测芯片。
然而，由于每个待测芯片之间是彼此独立的，每个待测芯片的数据接收器可能因存在性能上的差异而导致数据接收窗口不一致，因此，如果多个待测芯片使用同一定时信息接收数据，则可能会存在部分待测芯片无法准确接收到测试机台输入的数据，出现数据写入异常，进而导致测试结果错误。
为了更好的理解本申请实施例，参照图2，图2为现有技术中多个待测芯片的数据接收窗口示意图。
其中，在图2中，信号维持VIH(Input High Voltage，输入高电压)或者VIL(InputLow Voltage,输入低电压)一段时间表示数据(data)，直到被芯片采样，识别到对应的信号，才完成一个数据的传输。
从图2中可以看出，待测芯片DUT1及DUTn对应的数据接收窗口在时间轴上的位置，与测试机台预设的数据输入窗口在时间轴上的位置不一致，由此就会导致测试机台在通过数据输入窗口向每个待测芯片输入数据时，待测芯片DUT1、DUT3及DUTn可能无法准确接收到测试机台传输的数据。
尤其在待测芯片高速数据写入时，由于待测芯片有效的数据接收窗口会变小，故会导致待测芯片更加难以准确接收到测试机台输入的数据。
面对上述技术问题，本申请实施例中提供了一种芯片测试方法，通过对每个待测芯片进行测试，确定出每个待测芯片的数据接收窗口，然后根据每个待测芯片的数据接收窗口，分别调整测试机台向每个待测芯片输入数据的实际时间点，以确保每个待测芯片能够在其数据接收窗口接收数据，避免由于待测芯片性能差异而导致的数据接收失败，有助于提高测试结果的一致性和准确性。
下面采用详细的实施例进行详细说明。
参照图3，图3为本申请实施例提供的一种芯片测试方法的流程示意图，本实施例的执行主体可以为图1所示实施例中的测试机台，本实施例此处不做特别限制。在一种可行的实施方式中，上述芯片测试方法包括：
步骤S301、确定每个待测芯片对应的数据接收窗口。
本申请实施例中，在对每个待测芯片进行测试时，可以先选择测试条件，如数据写入速率、时钟周期(Tck)、传送延迟时间(Time of Propagation Delay，TPD)等，然后在已选择的测试条件下，采用一些预设的检测技术，对每个待测芯片进行检测，确定出每个待测芯片对应的数据接收窗口在时间轴上的位置。
其中，TPD是数字信号从逻辑门的输入到输出所需的时间，TPD越小，表示待测芯片工作速度越快。在本申请实施例中，上述传送延迟时间可以理解为在给定的时钟周期下，待测芯片能成功接收数据的延迟时间。
在一种可行的实施方式中，可以对每个待测芯片对应的数据接收器进行测试，从而确定出每个待测芯片对应的数据接收窗口在时间轴上的位置。
步骤S302、根据每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，在确定出每个待测芯片对应的数据接收窗口之后，确定测试机台的数据输入窗口在时间轴上的位置，然后分别基于每个待测芯片对应的数据接收窗口在时间轴上的位置与测试机台的数据输入窗口在时间轴上的位置，确定每个待测芯片对应的时间调整参数。
可以理解的是，待测芯片对应的数据接收窗口要想接收到测试机台的数据输入窗口输入的数据，则待测芯片对应的数据接收窗口与测试机台的数据输入窗口在时间轴上需要有交集，在该交集内待测芯片对应的数据接收窗口便可以接收测试机台的数据输入窗口输入的数据。因此，在一种可行的实施方式中，可以分别基于每个待测芯片对应的数据接收窗口在时间轴上的位置与测试机台的数据输入窗口在时间轴上的位置，来确定每个待测芯片对应的时间调整参数，使得调整后的每个待测芯片对应的数据接收窗口与测试机台的数据输入窗口在时间轴上存在交集。
步骤S303、根据每个待测芯片对应的时间调整参数，确定每个待测芯片对应的实际输入时间点。
本申请实施例中，在确定出每个待测芯片对应的时间调整参数后，根据该时间调整参数，调整测试机台向每个待测芯片输入数据的时间点，从而使每个待测芯片能够在其数据接收窗口接收测试机台发送的数据。
在一种可行的实施方式中，调整后的测试机台向每个待测芯片输入数据的数据输入窗口在时间轴上的中心位置，可以作为每个待测芯片对应的实际输入时间点。
示例性的，若待测芯片DUT1对应的时间调整参数为-50ps，则将测试机台向待测芯片DUT1输入数据的数据输入窗口提前50ps；若待测芯片DUT1对应的时间调整参数为50ps，则将测试机台向待测芯片DUT1输入数据的数据输入窗口向后延迟50ps。
步骤S304、在每个待测芯片对应的实际输入时间点向对应的待测芯片输入数据，以使每个待测芯片在对应的数据接收窗口接收所述测试机台输入的数据。
本申请实施例中，在根据每个待测芯片对应的时间调整参数，调整测试机台向每个待测芯片输入数据的数据输入窗口的位置之后，测试机台便可以在每个待测芯片对应的数据输入窗口，向每个待测芯片输入数据。
本申请实施例所提供的芯片测试方法，在芯片测试过程中，根据每个待测芯片对应的数据接收窗口以及测试机台预设的数据输入窗口，确定每个待测芯片对应的时间调整参数，并根据每个待测芯片对应的时间调整参数，调整测试机台向每个待测芯片输入数据的实际时间点，从而可以使每个待测芯片在其对应的数据接收窗口接收到测试机台输入的数据，有效避免了部分待测芯片因性能差异无法准确接收到数据的问题，提高了测试结果的一致性和准确性。
基于上述实施例中所描述的内容，在本申请一种可行的实施方式中，在确定每个待测芯片对应的数据接收窗口时，可以采用一些用于测试芯片性能的预设测试方式，来对每个待测芯片进行测试，并根据测试结果确定出每个待测芯片对应的数据接收窗口。
在一种可行的实施方式中，上述预设测试方式可以为SHMOO测试，通过对每个待测芯片进行SHMOO测试，并根据每个待测芯片对应的SHMOO测试结果，来确定出每个待测芯片对应的数据接收窗口。
其中，SHMOO测试可以针对与待测芯片相关的每个条件参数，分别在一定的取值区间内进行扫描，获取待测芯片在不同工作条件下的状态，从而对芯片性能进行全面的评估。
示例性的，在进行SHMOO测试时，可以选取多个与芯片性能相关的指标，如最大工作频率与电源电压，分别在两个维度上对这两个指标进行扫描，并在X-Y的二维坐标系中对扫描的结果进行显示，从而可以比较直观地显现这两个被选取变量之间的相互关系。
在一种可行的实施方式中，测试机台可以基于SHMOO测试结果，即SHMOO图来确定每个待测芯片对应的数据接收窗口。
为了更好的理解本申请实施例，参照图4，图4为本申请实施例中提供的一种芯片测试结果的示意图。
在图4中，“区域一”表示数据接收失败(Fail)区域，“区域二”表示数据接收成功(pass)区域，“区域一”与“区域二”的交界处为故障边界。
在实际测试过程中，可以先分别测量待测芯片在采用不同的时钟周期时，待测芯片能成功接收数据的传送延迟时间，然后根据待测芯片在采用不同的时钟周期时对应的传送延迟时间，来确定出待测芯片对应的数据接收窗口。
在一些实施例中，可以根据“区域二”的分布情况来确定待测芯片对应的数据接收窗口的位置。
例如，将“区域二”在时间轴上的中心位置(Ti)作为待测芯片的数据接收窗口的中心位置。
在一些实施例中，还可以采用其它的测试方式对每个待测芯片进行测试，以确定出每个待测芯片对应的数据接收窗口，本申请实施例中不再例举。
本申请实施例所提供的芯片测试方法，在芯片测试过程中，通过采用SHMOO测试来确定出每个待测芯片对应的数据接收窗口，之后根据每个待测芯片对应的数据接收窗口以及测试机台预设的数据输入窗口，即可确定出每个待测芯片对应的时间调整参数，然后根据每个待测芯片对应的时间调整参数，调整测试机台向每个待测芯片输入数据的实际时间点，从而可以使每个待测芯片在对应的数据接收窗口接收到测试机台输入的数据，提高了测试结果的一致性和准确性。
基于上述实施例中所描述的内容，在本申请一些实施例中，在确定出每个待测芯片对应的数据接收窗口之后，可以分别确定数据输入窗口与每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，并根据数据输入窗口与每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定出每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，当数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长大于或等于预设时长阈值时，可以默认上述第i个待测芯片对应的数据接收窗口能够接收到数据输入窗口输入的数据，此时，不需要对上述第i个待测芯片的数据接收窗口进行调整，因此可以确定上述第i个待测芯片对应的时间调整参数为0。
当上述第一时间区间与第二时间区间之间存在交集，且存在的交集时长小于上述预设时长阈值，或者上述第一时间区间与上述第二时间区间之间不存在交集时，确定上述第i个待测芯片对应的数据接收窗口无法接收到数据输入窗口输入的数据，此时可以根据上述预设时长阈值来确定上述第i个待测芯片对应的时间调整参数。
在一种可行的实施方式中，当上述第一时间区间与上述第二时间区间之间存在交集，且存在的交集时长t小于上述预设时长阈值P时，确定上述第i个待测芯片对应的时间调整参数为T1；其中，
P-t＜T1＜(t1+t2-P-t)
当上述第一时间区间与上述第二时间区间之间不存在交集时，确定上述第i个待测芯片对应的时间调整参数为T2；其中，
P+t3＜T2＜(t1+t2+t3-P)
其中，t1为第一时间区间对应的时长，t2为第二时间区间对应的时长，t3为第一时间区间与第二时间区间之间的间隔时长。
需要说明的是，上述第一时间区间的两个端点分别为测试机台的数据输入窗口在时间轴上的起始时刻与结束时刻，t1为第一时间区间中的两个端点之差；上述第二时间区间的两个端点分别为上述第i个待测芯片对应的数据接收窗口在时间轴上的起始时刻与结束时刻，t2为上述第二时间区间的两个端点之差；t3为上述第一时间区间的结束时刻与上述第二时间区间的起始时刻之间的间隔时长，或者为上述第二时间区间的结束时刻与上述第一时间区间的起始时刻之间的间隔时长。
在本申请另一种可行的实施方式中，当上述第一时间区间与第二时间区间之间存在交集，且存在的交集时长小于上述预设时长阈值，或者上述第一时间区间与上述第二时间区间之间不存在交集时，分别确定上述数据输入窗口与上述第i个待测芯片对应的数据接收窗口在时间轴上的中心值，并将数据输入窗口在时间轴上的中心值与上述第i个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定为上述第i个待测芯片对应的时间调整参数，从而使测试机台向每个待测芯片输入数据的数据输入窗口在时间轴上的位置，与每个待测芯片对应的数据接收窗口在时间轴上的位置一致。
在本申请又一种可行的实施方式中，在确定出每个待测芯片对应的数据接收窗口之后，可以分别确定数据输入窗口与每个待测芯片对应的数据接收窗口在时间轴上的中心值，并根据测试机台的数据输入窗口在时间轴上的中心值与每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，来确定每个待测芯片对应的时间调整参数。
在一些实施例中，可以利用以下方式确定每个待测芯片对应的时间调整参数：
Tdelay(i)＝Ti-T0
其中，Tdelay(i)表示第i个待测芯片对应的时间调整参数，Ti表示第i个待测芯片对应的数据接收窗口在时间轴上的中心值；T0表示测试机台的数据输入窗口在时间轴上的中心值。
示例性的，如果待测芯片DUT1对应的数据接收窗口在时间轴上的中心位置与测试机台的数据输入窗口在时间轴上的中心位置之间相差-50ps，则可以确定待测芯片DUT1对应的时间调整参数为-50ps；如果待测芯片DUT2对应的数据接收窗口在时间轴上的中心位置与测试机台的数据输入窗口在时间轴上的中心位置之间相差150ps，则可以确定待测芯片DUT2对应的时间调整参数为150ps。
为了更好的理解本申请实施例，参照图5，图5为本申请实施例中多个待测芯片的数据接收窗口分布示意图。
在图5中，假设测试机台预设的数据输入窗口在时间轴上的中心值为0ps，待测芯片DUT1在时间轴上的中心值为-50ps，待测芯片DUT2在时间轴上的中心值为-50ps。则可以确定待测芯片DUT1的时间调整参数Tdelay(1)为-50ps，待测芯片DUT2的时间调整参数Tdelay(2)为150ps。
在一些实施例中，在确定出每个待测芯片对应的时间调整参数后，根据每个待测芯片对应的时间调整参数，即可确定出每个待测芯片对应的实际输入时间点，然后调整测试机台与每个待测芯片连接的测试引脚的数据传输时间点，使调整后的数据传输时间点与每个待测芯片对应的实际输入时间点一致。
示例性的，假设确定出待测芯片DUT1的时间调整参数Tdelay(1)为-50ps，则需要将测试机台与待测芯片DUT1连接的测试引脚的数据传输时间点提前50ps，并使测试机台在原有定时信息的基础上，提前-50ps向待测芯片DUT1输入数据。假设确定出待测芯片DUT2的时间调整参数Tdelay(2)为150ps，则需要将测试机台与待测芯片DUT2连接的测试引脚的数据传输时间点延迟150ps，并使测试机台在原有定时信息的基础上，延迟150ps后向待测芯片DUT1输入数据。
为了更好的理解本申请实施例，参照图6，图6为本申请实施例中调整后的数据输入窗口的分布示意图。
如图6所示，测试机台在数据输入窗口1向待测芯片DUT1输入数据，在数据输入窗口2向待测芯片DUT2输入数据。
本申请实施例所提供的芯片测试方法，根据数据输入窗口在时间轴上的中心值与每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，来确定每个待测芯片对应的时间调整参数，进而根据每个待测芯片对应的时间调整参数，调整测试机台与每个待测芯片连接的测试引脚的数据传输时间点，从而可以使每个待测芯片在其对应的数据接收窗口接收到测试机台输入的数据，有助于提高测试结果的一致性和准确性。
基于上述实施例中所描述的内容，参照图7，图7为本申请实施例提供的另一种芯片测试方法的流程示意图，本实施例的执行主体可以为图1所示实施例中的测试机台，本实施例此处不做特别限制。在一种可行的实施方式中，上述芯片测试方法包括：
S701、确定每个待测芯片对应的数据接收窗口。
S702、根据每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定每个待测芯片对应的时间调整参数；
S703、根据每个待测芯片对应的时间调整参数，确定每个待测芯片对应的实际输入时间点；
S704、在每个待测芯片对应的实际输入时间点向对应的待测芯片输入数据，以使每个待测芯片在对应的数据接收窗口接收所述测试机台输入的数据。
其中，上述步骤S701至步骤S704描述的内容与上述实施例中步骤S301至步骤S304描述的内容一致，具体可以参照上述实施例中描述的内容，本申请实施例中不再赘述。
S705、监测测试条件是否发生变化。若是，则返回执行步骤S701；若否，则返回执行步骤S704。
在本申请一种可行的实施方式中，在确定出每个待测芯片对应的实际输入时间点之后，监测待测芯片或测试机台的测试条件是否发生变化；如果发生变化，则需要返回步骤S701，重新确定每个待测芯片对应的数据接收窗口，以及重新确定每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，如果检测到测试机台预设的数据输入窗口，或者每个待测芯片的数据接收方式发生变化，则可以认为测试条件发生变化。
示例性的，当测试过程中的数据写入速率、时钟周期(Tck)、传送延迟时间(Timeof Propagation Delay，TPD)等发生变化时，可以认为测试条件发生变化。
本申请实施例所提供的芯片测试方法，在调整各个芯片对应的实际输入时间点之后，如果测试条件发生变化，则需要重新确定各个芯片对应的实际输入时间点，由此可以防止因测试条件发生变化而导致部分待测芯片无法准确接收到数据的情况。
基于上述实施例中所描述的内容，本申请实施例中还提供一种芯片测试装置，可以应用于测试机台。参照图8，图8为本申请实施例中提供的一种芯片测试装置的程序模块示意图，该芯片测试装置包括：
第一处理模块801，用于确定每个待测芯片对应的数据接收窗口。
第二处理模块802，用于根据每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定每个待测芯片对应的时间调整参数。
第三处理模块803，用于根据每个待测芯片对应的时间调整参数，确定所述每个待测芯片对应的实际输入时间点。
数据传输模块804，用于在每个待测芯片对应的实际输入时间点向对应的待测芯片输入数据，以使每个待测芯片在对应的数据接收窗口接收测试机台输入的数据。
本申请实施例所提供的芯片测试装置，在芯片测试过程中，可以根据每个待测芯片对应的数据接收窗口以及测试机台预设的数据输入窗口，确定每个待测芯片对应的时间调整参数，并根据每个待测芯片对应的时间调整参数，调整测试机台向每个待测芯片输入数据的实际时间点，以使每个待测芯片在对应的数据接收窗口接收测试机台输入的数据，从而可以有效避免部分待测芯片因性能差异无法准确接收到数据的问题，提高了测试结果的一致性和准确性。
在一种可行的实施方式中，第一处理模块801具体用于：
采用预设测试方式，对所述每个待测芯片进行测试，并根据测试结果确定所述每个待测芯片对应的数据接收窗口。
可选的，上述预设测试方式可以为SHMOO测试，通过对每个待测芯片进行SHMOO测试，并根据每个待测芯片对应的SHMOO测试结果，来确定出每个待测芯片对应的数据接收窗口。
在一种可行的实施方式中，第二处理模块802具体用于：
分别确定所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间；
根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，第二处理模块802具体用于：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长大于或等于预设时长阈值时，确定所述第i个待测芯片对应的时间调整参数为0；
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长小于所述预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，根据所述预设时长阈值确定所述第i个待测芯片对应的时间调整参数。
在一种可行的实施方式中，第二处理模块802具体用于：
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长t小于所述预设时长阈值P时，确定所述第i个待测芯片对应的时间调整参数为T1；其中，
P-t＜T1＜(t1+t2-P-t)
当所述第一时间区间与所述第二时间区间之间不存在交集时，确定所述第i个待测芯片对应的时间调整参数为T2；其中，
P+t3＜T2＜(t1+t2+t3-P)
其中，t1为所述第一时间区间对应的时长，t2为所述第二时间区间对应的时长，t3为所述第一时间区间与所述第二时间区间之间的间隔时长。
在一种可行的实施方式中，第二处理模块802具体用于：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长小于预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，分别确定所述数据输入窗口与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值；
将所述数据输入窗口在时间轴上的中心值与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定为所述第i个待测芯片对应的时间调整参数。
在一种可行的实施方式中，第二处理模块802具体用于：
分别确定数据输入窗口与每个待测芯片对应的数据接收窗口在时间轴上的中心值；根据数据输入窗口在时间轴上的中心值与每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定每个待测芯片对应的时间调整参数。
在一种可行的实施方式中，第二处理模块802用于：
利用以下方式确定第i个待测芯片对应的时间调整参数Tdelay(i)：
Tdelay(i)＝Ti-T0
其中，Ti表示第i个待测芯片对应的数据接收窗口在时间轴上的中心值；T0表示上述数据输入窗口在时间轴上的中心值。
在一种可行的实施方式中，第三处理模块803还用于：
调整测试机台与所述第i个待测芯片连接的测试引脚的数据传输时间点，使调整后的数据传输时间点与第i个待测芯片对应的实际输入时间点一致。
在一种可行的实施方式中，上述装置还包括：
更新模块，用于当检测到测试机台预设的数据输入窗口，或者每个待测芯片的数据接收方式发生变化时，返回执行第一处理模块801。
需要说明的是，上述实施例中描述的第一处理模块801、第二处理模块802、第三处理模块803以及数据传输模块804具体执行的内容可以参阅图3至图7所示实施例中描述的芯片测试方法中的每个步骤，此处不做赘述。
进一步的，基于上述实施例中所描述的内容，本申请实施例中还提供了一种电子设备，该电子设备包括至少一个处理器和存储器；其中，存储器存储计算机执行指令；上述至少一个处理器执行存储器存储的计算机执行指令，以实现如上述实施例中描述的芯片测试方法中的每个步骤，具体可以参照上述实施例中的描述，此处不再赘述。
可选的，上述电子设备可以为测试机台。
为了更好的理解本申请实施例，参照图9，图9为本申请实施例提供的一种电子设备的硬件结构示意图。
可选的，上述电子设备可以为测试机台。
如图9所示，本实施例的电子设备90包括：处理器901以及存储器802；其中：
存储器902，用于存储计算机执行指令；
处理器901，用于执行存储器存储的计算机执行指令，可以实现如上述实施例中描述的芯片测试方法中的每个步骤，具体可以参照上述实施例中的描述，此处不再赘述。
可选地，存储器902既可以是独立的，也可以跟处理器901集成在一起。
当存储器902独立设置时，该设备还包括总线903，用于连接所述存储器902和处理器901。
进一步的，基于上述实施例中所描述的内容，本申请实施例中还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，可以实现如上述实施例中描述的芯片测试方法中的每个步骤，具体可以参照上述实施例中的描述，此处不再赘述。
进一步的，基于上述实施例中所描述的内容，本申请实施例中还提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时，可以实现如上述实施例中描述的芯片测试方法中的每个步骤，具体可以参照上述实施例中的描述，此处不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请每个实施例中的各功能模块可以集成在一个处理单元中，也可以是每个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本申请每个实施例所述方法的部分步骤。
应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合申请所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。
上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中。当然，处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (23)

1.一种芯片测试方法，其特征在于，所述方法包括：
确定每个待测芯片对应的数据接收窗口；
根据所述每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定所述每个待测芯片对应的时间调整参数；
根据所述每个待测芯片对应的时间调整参数，确定所述每个待测芯片对应的实际输入时间点；
在所述每个待测芯片对应的实际输入时间点向对应的待测芯片输入数据，以使所述每个待测芯片在对应的数据接收窗口接收所述测试机台输入的数据。
2.根据权利要求1所述的方法，其特征在于，所述确定每个待测芯片对应的数据接收窗口，包括：
采用预设测试方式，对所述每个待测芯片进行测试，并根据测试结果确定所述每个待测芯片对应的数据接收窗口。
3.根据权利要求1所述的方法，其特征在于，所述根据所述每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定所述每个待测芯片对应的时间调整参数，包括：
分别确定所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间；
根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数。
4.根据权利要求3所述的方法，其特征在于，所述根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数，包括：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长大于或等于预设时长阈值时，确定所述第i个待测芯片对应的时间调整参数为0；
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长小于所述预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，根据所述预设时长阈值确定所述第i个待测芯片对应的时间调整参数。
5.根据权利要求4所述的方法，其特征在于，所述根据所述预设时长阈值确定所述第i个待测芯片对应的时间调整参数，包括：
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长t小于所述预设时长阈值P时，确定所述第i个待测芯片对应的时间调整参数为T1；其中，
P-t＜T1＜(t1+t2-P-t)
当所述第一时间区间与所述第二时间区间之间不存在交集时，确定所述第i个待测芯片对应的时间调整参数为T2；其中，
P+t3＜T2＜(t1+t2+t3-P)
其中，t1为所述第一时间区间对应的时长，t2为所述第二时间区间对应的时长，t3为所述第一时间区间与所述第二时间区间之间的间隔时长。
6.根据权利要求3所述的方法，其特征在于，所述根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数，包括：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长小于预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，分别确定所述数据输入窗口与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值；
将所述数据输入窗口在时间轴上的中心值与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定为所述第i个待测芯片对应的时间调整参数。
7.根据权利要求1所述的方法，其特征在于，所述根据所述每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定所述每个待测芯片对应的时间调整参数，包括：
分别确定所述数据输入窗口与每个待测芯片对应的数据接收窗口在时间轴上的中心值；
根据所述数据输入窗口在时间轴上的中心值与所述每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定所述每个待测芯片对应的时间调整参数。
8.根据权利要求7所述的方法，其特征在于，所述根据所述数据输入窗口在时间轴上的中心值与所述每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定所述每个待测芯片对应的时间调整参数，包括：
利用以下方式确定第i个待测芯片对应的时间调整参数Tdelay(i)：
Tdelay(i)＝Ti-T0
其中，Ti表示第i个待测芯片对应的数据接收窗口在时间轴上的中心值；T0表示所述数据输入窗口在时间轴上的中心值。
9.根据权利要求1所述的方法，其特征在于，所述确定所述每个待测芯片对应的实际输入时间点之后，还包括：
调整所述测试机台与所述第i个待测芯片连接的测试引脚的数据传输时间点，使调整后的所述数据传输时间点与所述第i个待测芯片对应的实际输入时间点一致。
10.根据权利要求1至9任一项所述的方法，其特征在于，所述确定所述每个待测芯片对应的实际输入时间点之后，还包括：
当检测到所述测试机台预设的数据输入窗口，或者所述每个待测芯片的数据接收方式发生变化时，返回执行所述确定每个待测芯片对应的数据接收窗口的步骤。
11.一种芯片测试装置，其特征在于，所述装置包括：
第一处理模块，用于确定每个待测芯片对应的数据接收窗口；
第二处理模块，用于根据所述每个待测芯片对应的数据接收窗口，以及测试机台预设的数据输入窗口，确定所述每个待测芯片对应的时间调整参数；
第三处理模块，用于根据所述每个待测芯片对应的时间调整参数，确定所述每个待测芯片对应的实际输入时间点；
数据传输模块，用于在所述每个待测芯片对应的实际输入时间点向对应的待测芯片输入数据，以使所述每个待测芯片在对应的数据接收窗口接收所述测试机台输入的数据。
12.根据权利要求11所述的装置，其特征在于，所述第一处理模块具体用于：
采用预设测试方式，对所述每个待测芯片进行测试，并根据测试结果确定所述每个待测芯片对应的数据接收窗口。
13.根据权利要求11所述的装置，其特征在于，所述第二处理模块具体用于：
分别确定所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间；
根据所述数据输入窗口与所述每个待测芯片对应的数据接收窗口在时间轴上占用的时间区间，确定所述每个待测芯片对应的时间调整参数。
14.根据权利要求13所述的装置，其特征在于，所述第二处理模块具体用于：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长大于或等于预设时长阈值时，确定所述第i个待测芯片对应的时间调整参数为0；
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长小于所述预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，根据所述预设时长阈值确定所述第i个待测芯片对应的时间调整参数。
15.根据权利要求14所述的装置，其特征在于，所述第二处理模块具体用于：
当所述第一时间区间与所述第二时间区间之间存在交集，且存在的交集时长t小于所述预设时长阈值P时，确定所述第i个待测芯片对应的时间调整参数为T1；其中，
P-t＜T1＜(t1+t2-P-t)
当所述第一时间区间与所述第二时间区间之间不存在交集时，确定所述第i个待测芯片对应的时间调整参数为T2；其中，
P+t3＜T2＜(t1+t2+t3-P)
其中，t1为所述第一时间区间对应的时长，t2为所述第二时间区间对应的时长，t3为所述第一时间区间与所述第二时间区间之间的间隔时长。
16.根据权利要求13所述的装置，其特征在于，所述第二处理模块具体用于：
当所述数据输入窗口在时间轴上占用的第一时间区间与第i个待测芯片对应的数据接收窗口在时间轴上占用的第二时间区间之间存在交集，且存在的交集时长小于预设时长阈值，或者所述第一时间区间与所述第二时间区间之间不存在交集时，分别确定所述数据输入窗口与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值；
将所述数据输入窗口在时间轴上的中心值与所述第i个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定为所述第i个待测芯片对应的时间调整参数。
17.根据权利要求11所述的装置，其特征在于，所述第二处理模块具体用于：
分别确定所述数据输入窗口与每个待测芯片对应的数据接收窗口在时间轴上的中心值；
根据所述数据输入窗口在时间轴上的中心值与所述每个待测芯片对应的数据接收窗口在时间轴上的中心值之间的时间差，确定所述每个待测芯片对应的时间调整参数。
18.根据权利要求17所述的装置，其特征在于，所述第二处理模块用于：
利用以下方式确定第i个待测芯片对应的时间调整参数Tdelay(i)：
Tdelay(i)＝Ti-T0
其中，Ti表示第i个待测芯片对应的数据接收窗口在时间轴上的中心值；T0表示所述数据输入窗口在时间轴上的中心值。
19.根据权利要求11所述的装置，其特征在于，所述第三处理模块还用于：
调整所述测试机台与所述第i个待测芯片连接的测试引脚的数据传输时间点，使调整后的所述数据传输时间点与所述第i个待测芯片对应的实际输入时间点一致。
20.根据权利要求11至19任一项所述的装置，其特征在于，还包括：
更新模块，用于当检测到所述测试机台预设的数据输入窗口，或者所述每个待测芯片的数据接收方式发生变化时，返回执行所述第一处理模块。
21.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1至10任一项所述的芯片测试方法。
22.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如权利要求1至10任一项所述的芯片测试方法。
23.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时，实现权利要求1至10任一项所述的芯片测试方法。
CN202111511707.5A 2021-12-06 2021-12-06 芯片测试方法及设备 Pending CN116224013A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111511707.5A CN116224013A (zh) 2021-12-06 2021-12-06 芯片测试方法及设备
US17/660,798 US20230176113A1 (en) 2021-12-06 2022-04-26 Chip testing method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111511707.5A CN116224013A (zh) 2021-12-06 2021-12-06 芯片测试方法及设备

Publications (1)

Publication Number Publication Date
CN116224013A true CN116224013A (zh) 2023-06-06

Family

ID=86570240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111511707.5A Pending CN116224013A (zh) 2021-12-06 2021-12-06 芯片测试方法及设备

Country Status (2)

Country Link
US (1) US20230176113A1 (zh)
CN (1) CN116224013A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117310454B (zh) * 2023-11-30 2024-03-15 珠海市芯动力科技有限公司 芯片测试方法及相关装置

Also Published As

Publication number Publication date
US20230176113A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US6393594B1 (en) Method and system for performing pseudo-random testing of an integrated circuit
US7607060B2 (en) System and method for performing high speed memory diagnostics via built-in-self-test
US5583787A (en) Method and data processing system for determining electrical circuit path delays
US20080222464A1 (en) Structure for System for and Method of Performing High Speed Memory Diagnostics Via Built-In-Self-Test
US11156661B2 (en) Reversible multi-bit scan cell-based scan chains for improving chain diagnostic resolution
US11073556B2 (en) Low pin count reversible scan architecture
US7096397B2 (en) Dft technique for avoiding contention/conflict in logic built-in self-test
US8841952B1 (en) Data retention flip-flop
KR100295546B1 (ko) 반도체디바이스시험장치
US20160282409A1 (en) Testing circuit for semiconductor integrated circuit and testing method using the same
US5430737A (en) Apparatus for testing function of integrated circuit
CN116224013A (zh) 芯片测试方法及设备
US20020124218A1 (en) Method of testing a semiconductor integrated circuit and method and apparatus for generating test patterns
WO2007113940A1 (ja) 半導体検査装置
US7240263B2 (en) Apparatus for performing stuck fault testings within an integrated circuit
US20060236179A1 (en) Delay test method for large-scale integrated circuits
US11408938B2 (en) Bidirectional scan cells for single-path reversible scan chains
US6920597B2 (en) Uniform testing of tristate nets in logic BIST
US11693054B2 (en) Computer-readable recording medium storing analysis program, analysis method, and analysis device
US6694495B1 (en) Method of analyzing static current test vectors for semiconductor integrated circuits
EP1734537A2 (en) Bitmap analysis system and method for high speed testing of a memory device
TWI612318B (zh) 用以控制測試器之半導體檢驗裝置
US7058867B2 (en) Logic circuit and methods for designing and testing the same
EP2704151A2 (en) Semiconductor device and memory test method
Hsu et al. A new robust paradigm for diagnosing hold-time faults in scan chains

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination