CN101859606B - 一种调整参考单元阈值参数的方法、装置和一种测试系统 - Google Patents

一种调整参考单元阈值参数的方法、装置和一种测试系统 Download PDF

Info

Publication number
CN101859606B
CN101859606B CN200910081616.5A CN200910081616A CN101859606B CN 101859606 B CN101859606 B CN 101859606B CN 200910081616 A CN200910081616 A CN 200910081616A CN 101859606 B CN101859606 B CN 101859606B
Authority
CN
China
Prior art keywords
reference unit
tested
chip
chips
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910081616.5A
Other languages
English (en)
Other versions
CN101859606A (zh
Inventor
胡洪
韩飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Geyi Electronic Co ltd
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN200910081616.5A priority Critical patent/CN101859606B/zh
Publication of CN101859606A publication Critical patent/CN101859606A/zh
Application granted granted Critical
Publication of CN101859606B publication Critical patent/CN101859606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供了一种调整参考单元阈值参数的方法,用在多个存储器芯片的并行测试过程中,包括以下步骤:对测试机台上的所有待测试芯片的参考单元进行擦除操作;测量各个待测试芯片的参考单元的电流,如果符合第一预置条件,则进入下一步骤,否则,重新进行擦除操作;对各个待测试芯片的参考单元进行编程操作;如果某个被编程的参考单元的电流符合第二预置条件,则该参考单元调整完毕,将该芯片与测试机台断开;对未断开的待测试芯片继续执行编程操作,直至所有的待测试芯片都断开。由于本发明能真正实现并测,因此机台的整体测试时间被大大缩短,大大降低了测试成本。

Description

一种调整参考单元阈值参数的方法、装置和一种测试系统
技术领域
本发明涉及半导体芯片测试技术领域,特别是涉及一种在存储器芯片测试过程中调整参考单元阈值参数的方法,以及一种调整参考单元阈值参数的装置和一种测试系统。
背景技术
为了验证存储器产品的正确性,在产品出厂前均会进行一连串的测试流程。这些存储器产品可以包括非挥发性存储器产品(例如,快闪存储器Flash,或是可电除可编程只读存储器EEPROM等),也可以包括一次性可编程OTP类存储器。
一般的测试流程可以包括产品接脚(pin)的断路/短路测试、逻辑功能测试、电擦除特性测试(以判断该非挥发性存储器内的资料是否可被电擦除且再写入新资料)、程序码测试(将写入该非挥发性存储器的程序码读出并与该写入程序码作对比,以判断该非挥发性存储器的读写动作是否正确)等等。实际中,在进行上述的逻辑功能测试、电擦除特性测试和程序码测试之前,还需要首先对待测试存储器芯片的参考单元的阈值电压进行精确设定。
以SLC(Single Layer Cell单比特存储单元)Flash memory为例,简单介绍其读出原理:对存储单元与参考单元施加相同的栅端、漏端电压,比较它们的漏端电流,如果存储单元的电流比参考单元大,则定义为存“1”,反之,定义为存“0”。即对存储单元存“1”和存“0”的界定,就是看存储单元的阈值电压比参考单元的阈值电压低或高。
因此参考单元的阈值电压是存储数据的判定点,是整个Flash memory读出系统的基础,需要在测试之前进行比较精确地设定。
例如,设定参考单元的阈值目标为:VGS=5V,VDS=1V时,IDS=45uA。其中,VGS为栅极和源极之间的电压降,VDS为漏极和源极之间的电压降,IDS为漏极和源极之间的电流。参见图1,具体的测试流程为:测量参考单元的IDS,如果在45±1uA范围内,则认为该参考单元的阈值电压设定已完成,可以进入下一参考单元的设定过程;如果不在该范围内,例如小于44uA或者大于46uA,则说明该参考单元的阈值电压不符合要求,需要继续调整,例如,小于44uA时需要对该参考单元执行擦除操作(Erase),以降低阈值电压,提高IDS;如果大于46uA时则需要对该参考单元执行编程操作(Program),以提高阈值电压,降低IDS
在芯片中某个参考单元阈值电压的设定流程中,需要反复根据测试结果确定下一步所应该进行的擦除操作,或者编程操作以及编程的强度。当并测数较大时(例如现有的测试机台通常会采取32个芯片并测),由于各个芯片参考单元的不一致性,其具体调整过程也会不一致,无法对同时并测的各个芯片采用相同的操作过程完成参考单元的阈值调整。因此,现有技术通常串行地分别对每个被测芯片进行参考单元阈值调整,即一个一个的芯片进行。
这样的方案虽然可以解决各个存储器芯片在电性能上的个性化差异,但是却导致了测试时间的延长。例如,如果平均调整一个芯片的参考单元需要2s,则32个芯片并测共需约64s才能完成该项测试,然后才能进入逻辑功能等其他测试项目,造成测试时间大大加长,测试成本激增。
总之,目前需要本领域技术人员迫切解决的一个技术问题就是:如何能够降低多个存储器芯片并测情况下的测试时间,尤其是降低参考单元阈值参数的调整时间。
发明内容
本发明所要解决的技术问题是提供一种在存储器芯片测试过程中调整参考单元阈值参数的方法,能够在多个芯片并测的情况下,大大缩短调整参考单元阈值参数的时间,降低测试成本。
相应的,本发明还提供了一种调整参考单元阈值参数的装置和一种应用该装置的测试系统,能够帮助现有的测试机台用较少的测试时间完成对多个芯片参考单元阈值参数的设定。
为了解决上述问题,本发明公开了一种调整参考单元阈值参数的方法,用在多个存储器芯片的并行测试过程中,包括以下步骤:对测试机台上的所有待测试芯片的参考单元进行擦除操作;测量各个待测试芯片的参考单元的电流,如果符合第一预置条件,则进入下一步骤,否则,重新进行擦除操作;对各个待测试芯片的参考单元同时进行编程操作;如果某个被编程的参考单元的电流符合第二预置条件,则该参考单元调整完毕,将该芯片与测试机台断开;对未断开的待测试芯片继续执行编程操作,直至所有的待测试芯片都断开;所述编程操作所施加的编程电压小于正常应用情况下的编程电压。
优选的,所述第一预置条件为:大于预设的第一电流值;所述第二预置条件为:小于预设的第二电流值。
优选的,所述编程操作持续多个脉冲,在每次脉冲操作之后测量被编程的参考单元的电流。
优选的,所述对参考单元进行擦除操作的强度大于等于正常应用情况下的擦除操作强度。
依据本发明的另一实施例,还公开了一种调整参考单元阈值参数的装置,用在多个存储器芯片的并行测试过程中,包括以下部件:
擦除模块,用于对测试机台上的所有待测试芯片的参考单元执行擦除操作;
第一测量模块,用于测量各个待测试芯片的参考单元的电流,如果符合第一预置条件,则通知编程模块进行编程操作,否则,通知擦除模块重新进行擦除操作;
编程模块,用于对各个待测试芯片的参考单元同时进行编程操作;
第二测量模块,用于测量被编程的参考单元的电流,如果符合第二预置条件,则该参考单元调整完毕,将该芯片与测试机台断开;以及,通知编程模块,对未断开的待测试芯片继续执行编程操作,直至所有的待测试芯片都断开;所述编程操作所施加的编程电压小于正常应用情况下的编程电压。
优选的,所述第一预置条件为:大于预设的第一电流值;所述第二预置条件为:小于预设的第二电流值。
优选的,所述编程操作持续多个脉冲,在每次脉冲操作之后测量被编程的参考单元的电流。
优选的,所述对参考单元进行擦除操作的强度大于等于正常应用情况下的擦除操作强度。
依据本发明的另一实施例,还公开了一种测试系统,包括:
探针台和测试机台,待测试芯片安装在探针台中,通过探针卡与测试机台相连;
测试控制装置,用于向测试机台提供测试指令,由测试机台执行以完成对待测试芯片的测试过程;所述测试控制装置中包括参考单元阈值参数调整单元,该调整单元包括:
擦除模块,用于对测试机台上的所有待测试芯片的参考单元执行擦除操作;
第一测量模块,用于测量各个待测试芯片的参考单元的电流,如果符合第一预置条件,则通知编程模块进行编程操作,否则,通知擦除模块重新进行擦除操作;
编程模块,用于对各个待测试芯片的参考单元同时进行编程操作;
第二测量模块,用于测量被编程的参考单元的电流,如果符合第二预置条件,则该参考单元调整完毕,将该芯片与测试机台断开;以及,通知编程模块,对未断开的待测试芯片继续执行编程操作,直至所有的待测试芯片都断开;所述编程操作所施加的编程电压小于正常应用情况下的编程电压。
优选的,所述编程操作持续多个脉冲,在每次脉冲操作之后测量被编程的参考单元的电流。
依据本发明的另一实施例,还公开了一种调整参考单元阈值参数的方法,用在多个一次性可编程存储器芯片的并行测试过程中,包括以下步骤:向所有待测试芯片的参考单元加载一基准电流,进行电击穿操作;同时测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;对未断开的待测试芯片继续进行电击穿操作;直至所有的待测试芯片都断开;所述电击穿操作所施加的电流小于正常应用情况下的电击穿电流。
优选的,所述电击穿操作持续多个脉冲,在每次脉冲操作之后测量被执行电击穿的参考单元的电阻。
依据本发明的另一实施例,还公开了一种调整参考单元阈值参数的装置,用在多个一次性可编程存储器芯片的并行测试过程中,包括以下部件:
电击穿执行模块,用于向所有待测试芯片的参考单元加载一基准电流,进行电击穿;
电阻测量模块,用于同时测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;以及,通知电击穿执行模块对未断开的待测试芯片继续进行电击穿操作;直至所有的待测试芯片都断开;所述电击穿操作所施加的电流小于正常应用情况下的电击穿电流。
优选的,所述电击穿操作持续多个脉冲,在每次脉冲操作之后测量被执行电击穿的参考单元的电阻。
依据本发明的另一实施例,还公开了一种测试系统,包括:
探针台和测试机台,待测试的一次性可编程存储器芯片安装在探针台中,通过探针卡与测试机台相连;
测试控制装置,用于向测试机台提供测试指令,由测试机台执行以完成对待测试芯片的测试过程;所述测试控制装置中包括参考单元阈值参数调整单元,该调整单元包括:
电击穿执行模块,用于向所有待测试芯片的参考单元加载一基准电流,进行电击穿操作;
电阻测量模块,用于同时测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;以及,通知电击穿执行模块对未断开的待测试芯片继续进行电击穿操作;直至所有的待测试芯片都断开;所述电击穿操作所施加的电流小于正常应用情况下的电击穿电流。
优选的,所述电击穿操作持续多个脉冲,在每次脉冲操作之后测量被执行电击穿的参考单元的电阻。
与现有技术相比,本发明具有以下优点:
本申请的发明人仔细分析了现有技术条件下各个芯片参考单元阈值调整的个性化差异,确定其原因在于各个芯片由于工艺生产中不可避免的误差,从而导致有的参考单元调整到所需阈值参数需要编程的时间较短,有的则要求编程时间较长,因此,无法采用统一的调整操作过程。现有的串行方式固然可以适应这种个性化差异,但是却显著增加了测试时间,本发明目的就在于如何实现并行方式。
对于Flash而言,本发明先采用较强的擦除条件(例如,擦除强度大于或者等于正常应用情况下的擦除强度),将所有参考单元的阈值参数都设定到所需阈值以下,然后采用较弱的编程条件(例如,编程电压小于正常应用情况下的编程电压),对各个芯片的参考单元同时进行编程,经过测量,哪个芯片的参考单元的阈值参数满足条件了,则将该芯片与测试机台断开,不接受下一次脉冲的编程操作;对剩余的芯片进行下一次脉冲的并行编程操作,然后挑选出这一次被调整好的芯片,继续对剩余的芯片进行下一次脉冲的编程操作,直至完成所有芯片的参考单元的阈值参数调整。
对于OTP类的存储器,由于在参考单元的阈值参数(电阻)设定之前,其数值通常都大于所需值,因此,可以直接采用较弱的电击穿条件(例如,电击穿强度小于正常应用情况下的电击穿强度),对所有芯片的参考单元进行操作,经过测量,哪个芯片的参考单元的阈值参数符合要求了,则将该芯片与测试机台断开,不接受下一次脉冲的电击穿操作;在下一次脉冲的电击穿操作中,对剩余的芯片再次进行并行操作,然后挑选出本次被调整好的芯片,继续对剩余的芯片进行下一次脉冲的电击穿操作,直至完成所有芯片的参考单元的阈值参数调整。
本发明可以同时对所有并测的芯片进行参考单元阈值参数的设定,每次设定所需的时间为所有芯片中单个参考单元中所需的最长设定时间,而现有技术所需的时间为平均时间的N倍(N为芯片个数),明显本发明所耗费的时间要远远小于现有技术。具体的,对单个芯片来说,由于本发明调弱了操作条件,并增加了测试机台与被测芯片断开的步骤,测试时间有所增加;但是由于本发明能真正实现并测,因此机台的整体测试时间被大大缩短。例如对32个芯片并测的情况,测试时间可以从约2×32=64s,缩减到约2.5s;而对64并测的情况,测试时间可以从约2×64=128s,缩减到约2.7s,减少约97.9%。
在存储器的制造过程中,测试成本占总制造成本的比例非常高,甚至能到50%以上。而应用本发明后,测试时间将被大大缩短,测试成本大大降低,产品的竞争力能大大提升。
附图说明
图1是现有技术一种设定参考单元阈值参数的测试流程图;
图2是本发明一种调整参考单元阈值参数的方法实施例1的步骤流程图;
图2.1是在图2所示实施例的一定编程条件下,参考单元阈值电压与编程时间的关系示意图;
图3是本发明一种调整参考单元阈值参数的装置实施例1的结构框图;
图4是本发明一种测试系统的结构框图;
图5是本发明一种调整参考单元阈值参数的方法实施例2的步骤流程图;
图6是本发明一种调整参考单元阈值参数的装置实施例2的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图2,示出了本发明一种调整参考单元阈值参数的方法实施例1,用在多个存储器芯片的并行测试过程中,具体可以包括以下步骤:
步骤201、对测试机台上的所有待测试芯片的参考单元进行擦除操作;
步骤202、测量各个待测试芯片的参考单元的电流,如果符合第一预置条件,则进入下一步骤,否则,重新进行擦除操作;
步骤203、对各个待测试芯片的参考单元进行编程操作;
步骤204、测量被编程的参考单元的电流,如果符合第二预置条件,则该参考单元调整完毕,将该芯片与测试机台断开;
步骤205、对未断开的待测试芯片返回步骤203,继续执行下一脉冲的编程操作,直至所有的待测试芯片都断开。
图2所示的针对参考单元先擦除再逐次编程的操作流程可以针对Flash存储器参考单元阈值电压的设定过程。在阈值电压的设定过程中,一般都通过测量电流来判断阈值电压是否符合要求。例如,在步骤202中,对于擦除后的参考单元,所述第一预置条件就可以为大于预设的第一电流值(所述第一电流值为了判断是否达到了完全擦除阈值而预设的),则说明阈值电压低于限值了,擦除操作成功。在步骤204中,对于编程后的参考单元,所述第二预置条件就可以为小于预设的第二电流值(所述第二电流值是为了判断是否达到了编程阈值而预设的),则说明参考单元的阈值电压已经升高到编程所需的阈值之上了。
对于图2所示的实施例而言,在整个并测的芯片中,每个芯片的参考单元编程的快慢差异很大,如果采用正常的编程条件,则很可能出现一些芯片的参考单元还没有编程成功,而有一些已经“过编程”(over program)了。因此在本发明的一个优选实施例中,采用较弱的编程电压条件,增加编程的脉冲次数,每次编程参考单元的阈值电压Vt上升步长较小,保证编程快的单元不会过编程,编程慢的单元则通过增加编程的脉冲次数逐步达到Vt要求。即所述编程操作可以持续多个脉冲,在每次脉冲操作之后测量被编程的参考单元的电流;所述编程操作所施加的编程电压小于正常应用情况下的编程电压。
而在擦除过程中,为了使得对所有芯片的参考单元的擦除成功,所述对参考单元进行擦除操作的强度可以大于等于正常应用情况下的擦除强度。
下面给出一个应用本发明的具体例子,假设对于阵列array中的存储单元cell,擦除erase的条件是VG=-8V,VB=8v,则应用本发明进行erase refcell(擦除参考单元)时也用这个电压条件。如果编程阵列的存储单元(program array cell)时的条件为:VG=9.5v,VD=4.2v,则应用本发明编程参考单元(program ref cell)时,可以采用较低的电压条件,例如VG=4~7V,VD=2.5~3.5v;这样本发明在program array cell时一般需要2~4个脉冲pulse,在program ref cell可能会累计需要10~40个脉冲pulse。
当然,上面的具体数字仅仅是一个示例,具体的编程条件应该小于正常值,并没有一个固定的量值,并且会随着芯片的不同而有所变化,故一般可以由技术人员在实际应用中通过实验来确定。
另外,对于需要精确设定的阈值电压而言,由于本发明擦除操作成功后就不再进行擦除操作了,因此,需要避免出现过编程(over program)的情况,即阈值电压被编程得过高。避免出现:在第n次脉冲的并行编程后,参考单元A虽然没有达到要求,但是已经非常接近了,而再进行第n+1次脉冲的并行编程后,所述参考单元A又已经被编程得过高,而超过了目标范围。
参照图2.1,是在上述实施例中,一种编程电压对参考单元阈值电压,随着脉冲次数而变化的趋势示意图。在图2.1中,横坐标为时间(即脉冲次数),纵坐标是电压值;其中,实横线表示当前所采用的编程电压Vpro,虚横线表示期望达到的目标阈值电压Vt-target,曲线表示被编程的参考单元的阈值电压Vt。从图2.1易于看出,当前被编程的参考单元的阈值电压随着脉冲次数的增加,其变化趋势越来越缓慢,即当比较接近目标阈值时,每个脉冲操作对当前被编程的参考单元的阈值电压的影响会逐渐减小,符合所需的精度要求,避免出现过编程的情况。
需要说明的是,施加不同的编程电压,图2.1中的趋势曲线会有所不同,例如,增加编程电压,则所形成的趋势曲线更加陡峭,会减少脉冲次数,降低编程时间,但是编程精度会降低;而如果减小编程电压,则所形成的趋势曲线更加平缓,固然可以提高编程精度,但是会增加脉冲次数,延长编程时间。因此,在技术人员的实际使用中,为了满足精度需求,则需要经过试验获取最佳的编程电压。
另外,还需要说明的是,图2所示的整个实施例是针对芯片中的一个参考单元的阈值参数设定而进行的,一般的Flash存储芯片中可能会具有多个参考单元。例如,对于单比特存储单元Flash,一般会具有2~4个参考单元:针对擦除操作的参考单元、针对编程操作的参考单元、针对读取操作的参考单元等等;当然,对于多比特存储单元Flash芯片而言,其具有的参考单元就更多了。当采用图2所示的实施例完成对芯片中某一个参考单元的阈值电压设定后,可以重复采用图2所示的实施例完成对芯片中另一参考单元的阈值电压进行设定。
参考图3,示出了本发明一种调整参考单元阈值参数的装置实施例1,可以用在多个存储器芯片的并行测试过程中,具体包括以下部件:
擦除模块301,用于对测试机台上的所有待测试芯片的参考单元执行擦除操作;
第一测量模块302,用于测量各个待测试芯片的参考单元的电流,如果符合第一预置条件(例如,大于预设的第一电流值),则通知编程模块进行编程操作,否则,通知擦除模块重新进行擦除操作;
编程模块303,用于对各个待测试芯片的参考单元进行编程操作;
第二测量模块304,用于测量被编程后的参考单元的电流,如果符合第二预置条件(例如,小于预设的第二电流值),则该参考单元调整完毕,将该芯片与测试机台断开;以及,通知编程模块,对未断开的待测试芯片继续执行下一脉冲的编程操作,直至所有的待测试芯片都断开。
在本发明的另一优选实施例中,所述擦除模块301用于对参考单元进行擦除操作的电压条件可以大于等于正常应用情况下的擦除电压;所述编程模块303用于对参考单元进行编程操作的电压条件可以小于正常应用情况下的编程电压。
实际上,需要说明的是,图3所示实施例中的各个模块可以藉由计算机执行的计算机可执行指令进行描述,例如程序模块。一般地,程序模块可以包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。具体的,也可以在分布式计算环境中实践本发明,在这些分布式计算环境中,图3所示实施例中的各个模块位于包括存储设备在内的本地和远程计算机存储介质中(例如,服务器);由通过通信网络而被连接的远程处理设备(例如,测试机台)来执行任务。
参照图4,示出了本发明一种测试系统的实施例,具体可以包括:
探针台401和测试机台402,待测试芯片403安装在探针台401中,通过探针卡与测试机台402相连;
测试控制装置404,用于向测试机台402提供测试指令,由测试机台402执行以完成对待测试芯片403的测试过程;所述测试控制装置404中包括参考单元阈值参数调整单元405,该调整单元405包括:
擦除模块4051,用于对测试机台402上的所有待测试芯片403的参考单元执行擦除操作;
第一测量模块4052,用于测量各个待测试芯片403的参考单元的电流,如果符合第一预置条件,则通知编程模块4053进行编程操作,否则,通知擦除模块4051重新进行擦除操作;
编程模块4053,用于对各个待测试芯片403的参考单元进行编程操作;
第二测量模块4054,用于测量被编程的参考单元的电流,如果符合第二预置条件,则该参考单元调整完毕,将该芯片403与测试机台402断开;以及,通知编程模块4053,对未断开的待测试芯片继续执行编程操作,直至所有的待测试芯片都断开。
其中,优选的,编程模块的操作电压条件小于正常值。所述编程操作持续多个脉冲,在每次脉冲操作之后测量被编程的参考单元的电流。
具体的,将上述各个功能模块以测试程序实现后,用服务器进行编译,编译通过后形成测试机台能执行的机器指令,测试机台忠实地执行这些测试指令,通过探针台,将探针卡上的探针与芯片的压焊点进行连接与断开,对压焊点施加测试程序所要求的电压值或逻辑信号,并从压焊点测量目标电压、电流或逻辑值,以及完成pass/fail的判断,从而完成测试。
前述几个实施例的核心构思之一在于:首先通过擦除使得所有芯片的参考单元的Vt均低于目标值,再一起用较弱条件进行program,逐步提高被测芯片的参考单元的Vt,变现有技术复杂的交互调整为单调递增式的调整。本发明巧妙地利用了测试机台能与单个测试芯片断开的功能,对于Vt已经达到要求的芯片,将其与测试机台断开,则不会发生over program的情况,保证了在合适的program条件下,所有的芯片都能最终调整到预期Vt;并由于并行方式的实现而大大缩短了测试时间。
实际上本发明不仅可以应用于Flash,EEPROM等需要对阈值电压进行调整的非挥发性存储器;同时也可以适用于需要通过电击穿来改变电阻的OTP类存储器。下面给出几个相关的例子。
参照图5,示出了一种调整参考单元阈值参数的方法实施例2,用在多个存储器芯片的并行测试过程中,可以包括以下步骤:
步骤501、向所有待测试芯片(与机台连接的)的参考单元加载一基准电流,进行电击穿操作;
步骤502、测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;
步骤503、判断是否还存在未断开的待测试芯片,如果没有,则结束调整流程;如果有,则对未断开的待测试芯片返回步骤501,重新进行下一脉冲的电击穿操作。
对于OTP类存储器,一般可以通过比较存储单元的电阻值大小来区分0/1的,相应的,也需要一定阻值的参考单元来进行比较读出,以及在电击穿时作为判别参考。为了跟随array单元的电学特性、温度特性以及疲劳特性,这种参考单元最好与array是相同的存储单元,并在测试时通过电击穿将其电阻预调到设定的阻值。当并测芯片数量较多时,可以应用本发明并行的对各个芯片的参考单元进行电击穿,采用较弱的电击穿条件,使得每次电击穿参考单元的电阻下降步长较小,保证原始电阻较小的参考单元不会降得过低,而原始电阻较高的参考单元则可以通过增加电击穿脉冲操作次数来满足需求。所述电击穿操作可以执行多次脉冲,并可以在每次脉冲操作之后,对被电击穿操作的参考单元进行电阻测量。当然,对于具体的基准电流的数值,则需要技术人员依据试验而确定,一般均小于正常应用情况下的电击穿条件。
例如,平均调整一个参考单元需要施加10个10微秒的5V高压脉冲,每个芯片有3个参考单元,则64并测时,顺序测试共需要10×3×64=1920个高压脉冲。而仿照前述办法,采用并行测试,对64个芯片并行地施加较弱的4微秒的高压脉冲,平均一个参考单元需要20~40个脉冲,以30个脉冲为例,则共需要3×30=90次脉冲,节省测试时间为95.3%。
参考图6,示出了一种调整参考单元阈值参数的装置实施例2,与方法实施例2相对应,用在多个OTP类存储器芯片的并行测试过程中,包括以下部件:
电击穿执行模块601,用于向所有待测试芯片的参考单元加载一基准电流,进行电击穿;
电阻测量模块602,用于测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;以及,通知电击穿执行模块601对未断开的待测试芯片重新进行下一脉冲的电击穿;直至所有的待测试芯片都断开。
相应的,本发明还提供了一种测试系统,具体可以包括:
探针台和测试机台,OTP类存储器的多个待测试芯片安装在探针台中,通过探针卡与测试机台相连;
测试控制装置,用于向测试机台提供测试指令,由测试机台执行以完成对待测试芯片的测试过程;所述测试控制装置中包括参考单元阈值参数调整单元,该调整单元包括:
电击穿执行模块,用于向所有待测试芯片的参考单元加载一基准电流,进行电击穿操作;
电阻测量模块,用于测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;以及,通知电击穿执行模块,对未断开的待测试芯片重新进行下一脉冲的电击穿操作;直至所有的待测试芯片都断开。优选的,在每次脉冲操作之后测量被执行电击穿的参考单元的电阻;所述电击穿操作所施加的电流小于正常应用情况下的电击穿电流。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于系统实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。另外,对于针对OTP类存储器的实施例,由于其应用本发明的基本思路和流程都是和Flash存储器相似的,因此,描述的比较简单,相关之处参见针对Flash存储器实施例的部分说明即可。
以上对本发明所提供的一种在存储器芯片测试过程中调整参考单元阈值参数的方法,以及一种调整参考单元阈值参数的装置和一种测试系统,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (16)

1.一种调整参考单元阈值参数的方法,其特征在于,用在多个存储器芯片的并行测试过程中,包括以下步骤:
对测试机台上的所有待测试芯片的参考单元进行擦除操作;
测量各个待测试芯片的参考单元的电流,如果符合第一预置条件,则进入下一步骤,否则,重新进行擦除操作;
对各个待测试芯片的参考单元同时进行编程操作;
如果某个被编程的参考单元的电流符合第二预置条件,则该参考单元调整完毕,将该芯片与测试机台断开;对未断开的待测试芯片继续执行编程操作,直至所有的待测试芯片都断开;
所述编程操作所施加的编程电压小于正常应用情况下的编程电压。
2.如权利要求1所述的方法,其特征在于,
所述第一预置条件为:大于预设的第一电流值;
所述第二预置条件为:小于预设的第二电流值。
3.如权利要求1所述的方法,其特征在于,
所述编程操作持续多个脉冲,在每次脉冲操作之后测量被编程的参考单元的电流。
4.如权利要求1所述的方法,其特征在于,所述对参考单元进行擦除操作的强度大于等于正常应用情况下的擦除操作强度。
5.一种调整参考单元阈值参数的装置,其特征在于,用在多个存储器芯片的并行测试过程中,包括以下部件:
擦除模块,用于对测试机台上的所有待测试芯片的参考单元执行擦除操作;
第一测量模块,用于测量各个待测试芯片的参考单元的电流,如果符合第一预置条件,则通知编程模块进行编程操作,否则,通知擦除模块重新进行擦除操作;
编程模块,用于对各个待测试芯片的参考单元同时进行编程操作;
第二测量模块,用于测量被编程的参考单元的电流,如果符合第二预置条件,则该参考单元调整完毕,将该芯片与测试机台断开;以及,通知编程 模块,对未断开的待测试芯片继续执行编程操作,直至所有的待测试芯片都断开;所述编程操作所施加的编程电压小于正常应用情况下的编程电压。
6.如权利要求5所述的装置,其特征在于,
所述第一预置条件为:大于预设的第一电流值;
所述第二预置条件为:小于预设的第二电流值。
7.如权利要求5所述的装置,其特征在于,
所述编程操作持续多个脉冲,在每次脉冲操作之后测量被编程的参考单元的电流
8.如权利要求5所述的装置,其特征在于,所述对参考单元进行擦除操作的强度大于等于正常应用情况下的擦除操作强度。
9.一种测试系统,其特征在于,包括:
探针台和测试机台,待测试芯片安装在探针台中,通过探针卡与测试机台相连;
测试控制装置,用于向测试机台提供测试指令,由测试机台执行以完成对待测试芯片的测试过程;所述测试控制装置中包括参考单元阈值参数调整单元,该调整单元包括:
擦除模块,用于对测试机台上的所有待测试芯片的参考单元执行擦除操作;
第一测量模块,用于测量各个待测试芯片的参考单元的电流,如果符合第一预置条件,则通知编程模块进行编程操作,否则,通知擦除模块重新进行擦除操作;
编程模块,用于对各个待测试芯片的参考单元同时进行编程操作;
第二测量模块,用于测量被编程的参考单元的电流,如果符合第二预置条件,则该参考单元调整完毕,将该芯片与测试机台断开;以及,通知编程模块,对未断开的待测试芯片继续执行编程操作,直至所有的待测试芯片都断开;所述编程操作所施加的编程电压小于正常应用情况下的编程电压。
10.如权利要求9所述的测试系统,其特征在于, 
所述编程操作持续多个脉冲,在每次脉冲操作之后测量被编程的参考单元的电流。
11.一种调整参考单元阈值参数的方法,其特征在于,用在多个一次性可编程存储器芯片的并行测试过程中,包括以下步骤:
向所有待测试芯片的参考单元加载一基准电流,进行电击穿操作;
同时测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;对未断开的待测试芯片继续进行电击穿操作,
直至所有的待测试芯片都断开;所述电击穿操作所施加的电流小于正常应用情况下的电击穿电流。
12.如权利要求11所述的方法,其特征在于,
所述电击穿操作持续多个脉冲,在每次脉冲操作之后测量被执行电击穿的参考单元的电阻。
13.一种调整参考单元阈值参数的装置,其特征在于,用在多个一次性可编程存储器芯片的并行测试过程中,包括以下部件:
电击穿执行模块,用于向所有待测试芯片的参考单元加载一基准电流,进行电击穿;
电阻测量模块,用于同时测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;以及,通知电击穿执行模块对未断开的待测试芯片继续进行电击穿操作;直至所有的待测试芯片都断开;所述电击穿操作所施加的电流小于正常应用情况下的电击穿电流。
14.如权利要求13所述的装置,其特征在于,
所述电击穿操作持续多个脉冲,在每次脉冲操作之后测量被执行电击穿的参考单元的电阻。
15.一种测试系统,其特征在于,包括: 
探针台和测试机台,待测试的一次性可编程存储器芯片安装在探针台中,通过探针卡与测试机台相连;
测试控制装置,用于向测试机台提供测试指令,由测试机台执行以完成对待测试芯片的测试过程;所述测试控制装置中包括参考单元阈值参数调整单元,该调整单元包括:
电击穿执行模块,用于向所有待测试芯片的参考单元加载一基准电流,进行电击穿操作;
电阻测量模块,用于同时测量各个待测试芯片的参考单元的电阻,如果小于或等于预设目标值,则该参考单元调整完毕,将该待测试芯片与测试机台断开;以及,通知电击穿执行模块对未断开的待测试芯片继续进行电击穿操作,直至所有的待测试芯片都断开;
所述电击穿操作所施加的电流小于正常应用情况下的电击穿电流。
16.如权利要求15所述的系统,其特征在于,
所述电击穿操作持续多个脉冲,在每次脉冲操作之后测量被执行电击穿的参考单元的电阻。 
CN200910081616.5A 2009-04-07 2009-04-07 一种调整参考单元阈值参数的方法、装置和一种测试系统 Active CN101859606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910081616.5A CN101859606B (zh) 2009-04-07 2009-04-07 一种调整参考单元阈值参数的方法、装置和一种测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910081616.5A CN101859606B (zh) 2009-04-07 2009-04-07 一种调整参考单元阈值参数的方法、装置和一种测试系统

Publications (2)

Publication Number Publication Date
CN101859606A CN101859606A (zh) 2010-10-13
CN101859606B true CN101859606B (zh) 2013-04-03

Family

ID=42945438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910081616.5A Active CN101859606B (zh) 2009-04-07 2009-04-07 一种调整参考单元阈值参数的方法、装置和一种测试系统

Country Status (1)

Country Link
CN (1) CN101859606B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467967B (zh) * 2010-11-12 2015-05-20 上海复旦微电子集团股份有限公司 用于电可擦写只读存储器的读出电路和读出方法
CN102800356A (zh) * 2011-05-26 2012-11-28 北京兆易创新科技有限公司 非易失存储器的参考单元编程方法和系统
CN102290106B (zh) * 2011-07-06 2014-05-07 华中科技大学 一种相变存储单元阵列的测试装置
TWI511163B (zh) * 2013-10-01 2015-12-01 Wistron Corp 記憶體測試方法及裝置
CN104934069A (zh) * 2015-07-15 2015-09-23 上海芯泽电子科技有限公司 用于简化判定非易失性存储单元的读写设计方法
CN105551528A (zh) * 2015-12-10 2016-05-04 上海精密计量测试研究所 基于ATE的高速大容量多芯片Flash模块的测试装置及方法
CN108847268B (zh) * 2018-06-13 2020-10-16 上海华力微电子有限公司 一种存储单元模型的阈值电压调节方法和系统
CN109346120B (zh) * 2018-10-09 2021-04-23 深圳市江波龙电子股份有限公司 测试、调节存储器参考电流的方法、装置及系统
CN109346121B (zh) * 2018-10-29 2020-11-27 深圳市江波龙电子股份有限公司 一种存储芯片的测试方法以及测试装置
TWI693410B (zh) * 2019-03-12 2020-05-11 新唐科技股份有限公司 晶片測試系統及方法
CN117253512A (zh) * 2022-06-10 2023-12-19 长鑫存储技术有限公司 位元击穿条件的确定方法及设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524268A (zh) * 2001-05-10 2004-08-25 �ʼҷ����ֵ������޹�˾ 具有上电或复位硬件安全特性的安全多熔丝只读存储器及其方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524268A (zh) * 2001-05-10 2004-08-25 �ʼҷ����ֵ������޹�˾ 具有上电或复位硬件安全特性的安全多熔丝只读存储器及其方法

Also Published As

Publication number Publication date
CN101859606A (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN101859606B (zh) 一种调整参考单元阈值参数的方法、装置和一种测试系统
CN102568594B (zh) 一种非易失存储器的过擦除处理方法和处理系统
KR102055335B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
CN102800362B (zh) 非易失存储器的过擦除处理方法和处理系统
CN103187102B (zh) 半导体存储器测试方法和半导体存储器
CN103390424A (zh) 一种存储器的擦除/编程方法及装置
US7411848B2 (en) Independent polling for multi-page programming
CN103811066A (zh) 非易失存储器的擦除方法及系统
CN103811068A (zh) 非易失存储器的擦除方法及系统
CN103858017A (zh) 配线缺陷检查方法、配线缺陷检查装置、配线缺陷检查程序以及配线缺陷检查程序记录介质
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
CN104751875B (zh) 应用于nvm芯片的失效位图分析方法
CN108345752B (zh) 晶圆级非易失性存储器的寿命特性评估方法
CN109872756A (zh) 一种存储器擦除方法及装置
CN103344898B (zh) 晶圆允收测试系统及方法
CN102938258A (zh) 半导体测试方法
US20110185239A1 (en) Semiconductor testing apparatus and method
CN1472700A (zh) Ic卡芯片和模块芯片测试系统
CN202929136U (zh) 一种用于vxi总线数字测试系统的故障诊断模块
CN106971755B (zh) 内存单元数组中筛除离群位及检测位线短路的方法
CN114720831A (zh) 热载流子效应退化性能的评估方法
CN108573736B (zh) 一种存储器芯片初始操作电压配置方法及装置
CN101458968B (zh) 获取非挥发存储器中失效二进制位分布信息的方法与装置
CN102347084B (zh) 参考单元阈值电压的调整方法、装置和测试系统
CN112447258B (zh) 闪存器件本征击穿时间的测量方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A12

Applicant after: GIGADEVICE SEMICONDUCTOR Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant before: GigaDevice Semiconductor Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: BEIJING XINJI JIAYI, MICROELECTRONIC SCIENCE + TECH. CO., LTD. TO: BEIJING GIGADEVICE SEMICONDUCTOR INC.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: BEIJING GIGADEVICE SEMICONDUCTOR INC.

CP01 Change in the name or title of a patent holder

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A12

Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A12

Patentee before: GigaDevice Semiconductor Inc.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161212

Address after: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 498 Building 1 502/15

Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A12

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang hi tech park, Shanghai, 201203

Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.