CN114720831A - 热载流子效应退化性能的评估方法 - Google Patents

热载流子效应退化性能的评估方法 Download PDF

Info

Publication number
CN114720831A
CN114720831A CN202110004222.0A CN202110004222A CN114720831A CN 114720831 A CN114720831 A CN 114720831A CN 202110004222 A CN202110004222 A CN 202110004222A CN 114720831 A CN114720831 A CN 114720831A
Authority
CN
China
Prior art keywords
word line
line driver
performance
test
hot carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110004222.0A
Other languages
English (en)
Inventor
胡健
吕康
熊阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110004222.0A priority Critical patent/CN114720831A/zh
Priority to PCT/CN2021/108412 priority patent/WO2022142294A1/zh
Priority to US17/455,992 priority patent/US20220214398A1/en
Publication of CN114720831A publication Critical patent/CN114720831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2642Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种热载流子效应退化性能的评估方法,包括:提供字线和字线驱动器;对所述字线执行电性测试;对电性测试合格的样品执行特性测试,获得第一性能参数;向所述字线驱动器的输入端输入交流信号,以通过所述字线驱动器控制所述字线反复开关;对所述字线执行所述电性测试;对电性测试合格的样品执行所述特性测试,获得第二性能参数,并根据所述第一性能参数和所述第二性能参数评估所述字线驱动器的热载流子效应退化性能。本发明实施例有利于准确获取字线驱动器的热载流子效应退化性能。

Description

热载流子效应退化性能的评估方法
技术领域
本发明实施例涉及半导体领域,特别涉及一种热载流子效应退化性能的评估方法。
背景技术
随着电子设备的普及应用,人们对电子设备的性能也提出了更高的要求,例如,电子设备中半导体器件性能的稳定性。为保证半导体器件能够长期可靠的工作,通常在出厂前对半导体器件对产品性能进行可靠性测试,以保证半导体器件在预设时间内的性能变化处于预设阈值内。热载流子注入(HCI,HotCarrier Injection)效应是影响半导体器件性能的重要因素,直接会引起半导体器件的性能退化,半导体器件的热载流子测试是依据联合电子设备工程委员会(JEDEC,Joint Electron Device Engineering Council)的标准执行,通过向半导体器件输入电压信号测量该器件的电学性能,计算器件的电学性能退化量。
现有技术中,通过施加恒定的过压信号,获取半导体器件的性能参数退化量,从而根据性能参数退化量和过压时间来确定半导体器件在过压条件下的寿命,进而通过数学线性模型将过压条件下的寿命推算到正常工作条件下的寿命。但是现有技术中热载流子的测试是在直流信号下进行的,而实际半导体器件是在交流电压信号下工作的,因此基于直流信号与交流信号的等效转换计算半导体器件寿命的结果并不准确,同时无法体现出半导体器件的实际性能参数对性能的影响。目前,缺少一种准确地针对半导体器件热载流子效应退化性能的测试方法。
发明内容
本发明实施例提供一种热载流子效应退化性能的评估方法,有利于准确获取字线驱动器的热载流子效应退化性能。
为解决上述问题,本发明实施例提供一种热载流子效应退化性能的评估方法,包括:提供字线和字线驱动器;对所述字线执行电性测试;对电性测试合格的样品执行特性测试,获得第一性能参数;向所述字线驱动器的输入端输入交流信号,以通过所述字线驱动器控制所述字线反复开关;对所述字线执行所述电性测试;对电性测试合格的样品执行所述特性测试,获得第二性能参数,并根据所述第一性能参数和所述第二性能参数评估所述字线驱动器的热载流子效应退化性能。
另外,所述字线的性能参数包括内存时序中的寻址延迟时间和预充电时间;所述第一性能参数包括第一寻址延迟时间和第一预充电时间,所述第二性能参数包括第二寻址延迟时间和第二预充电时间。
另外,所述交流信号的输入时长大于200h。
另外,所述寻址延迟时间和所述预充电时间按照JEDEC的标准执行。
另外,所述字线和所述字线驱动器位于阵列区。
另外,所述字线包括位于同一物理存储体内不同位置的多条字线。
另外,所述字线位于物理存储体的边缘。
另外,在同一物理存储体内的字线的排列方向上,所述字线包括第二根字线和/或倒数第二根字线。
另外,向所述字线驱动器的输入端输入交流信号,以通过所述字线驱动器控制所述字线反复开关的步骤,包括:每次测试通过所述字线驱动器控制一条字线反复开关,不同次测试控制不同条字线反复开关。
另外,所述字线驱动器为用于进行实际读写操作的功能电路。
另外,述字线驱动器包括PMOS管和NMOS管,所述PMOS管的栅极和所述NMOS管的栅极连接,以作为所述字线驱动器的输入端;所述PMOS管的漏极和所述NMOS管的漏极连接,以作为所述字线驱动器的输出端,所述字线驱动器的输出端与所述字线连接;所述PMOS管的源极与工作电源连接,所述NMOS管的源极接地。
另外,通过所述字线驱动器控制所述字线反复开关的步骤,包括:在前一时刻,控制所述PMOS管导通和所述NMOS管关断,以使所述字线打开;在后一时刻,控制所述PMOS管关断和所述NMOS管导通,以使所述字线关断。
另外,所述字线的性能参数包括寻址延迟时间和预充电时间;获取所述性能参数的具体步骤包括:控制所述PMOS管导通和所述NMOS管关断,以获取所述寻址延迟时间;控制所述PMOS管关断和所述NMOS管导通,以获取所述预充电时间。
另外,所述PMOS管的热载流子效应退化性能通过第一寻址延迟时间和第二寻址延迟时间评估;所述NMOS管的热载流子效应退化性能通过第一预充电时间和第二预充电时间评估。
另外,所述交流信号的电压大于所述字线驱动器的工作信号的电压,且在低于室温的测试环境下向所述字线驱动器的输入端输入交流信号。
与现有技术相比,本发明实施例提供的技术方案具有以下优点:
上述技术方案中,采用交流信号进行字线驱动器的热载流子效应退化性能的测试,由于字线驱动器的实际运行信号为交流信号,在采用交流信号进行测试的情况下,无需对测试结果进行等效转换,即无需测定用于进行等效转换的参数——交流信号的占空比,有利于避免占空比参数的测定错误,从而准确评估字线驱动器的热载流子效应退化性能。通过测定字线驱动器实际工作中的特定性能参数,可以有效评估HCI效应对字线驱动器所造成的影响,同时可对PMOS管和NMOS管进行可靠性评估。
另外,字线的制造工艺过程中由于光学临近效应的影响,物理存储体边缘的字线的尺寸一致性比较差,同时物理存储体边缘的字线的性能参数容易受到外部环境的影响,因此相对于位于中间区域的字线,位于边缘的字线的性能参数稳定性较差,通过字线驱动器对位于边缘的字线进行测试,且测试结果表征字线驱动器的热载流子效应退化性能合格时,评估结果具有更高的适用性。
另外,相对于位于物理存储体边缘的第一根字线和倒数第一根字线,第二根字线和倒数第二根字线还会受到相邻的两根字线的影响,性能参数稳定性较差,通过字线驱动器对位于第二根字线和/或倒数第二根字线进行测试,且测试结果表征字线驱动器的热载流子效应退化性能合格时,评估结果具有更高的适用性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,除非有特别申明,附图中的图不构成比例限制。
图1为本发明实施例提供的热载流子效应退化性能的评估方法的流程图;
图2为本发明实施例提供的一种测试电路;
图3为本发明实施例提供的字线驱动器输入端和输出端的电压变化示意图;
图4为本发明实施例提供的字线位置示意图;
图5为本发明实施例提供的特性测试结果变化示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
图1为本发明实施例提供的热载流子效应退化性能的评估方法的流程图;图2为本发明实施例提供的一种测试电路;图3为本发明实施例提供的字线驱动器输入端和输出端的电压变化示意图;图4为本发明实施例提供的字线位置示意图;图5为本发明实施例提供的特性测试结果变化示意图。
本实施例中,热载流子效应退化性能的评估方法包含以下步骤,如图1所示:步骤一:提供字线和字线驱动器。
本实施例中,具体的,如图2所示,提供字线12和字线驱动器11,字线12和字线驱动器11构成测试电路,字线驱动器11的输入端111用于接收输入的电压信号,字线驱动器11的输出端112用于与字线12连接,通过调整字线驱动器11输入端111的电压信号,可控制字线驱动器11输出端112以及字线12的电压。换句话说,可根据交流信号下字线12的电压随交流信号的变化即内存时序中的时序变化,评估字线驱动器11的性能参数是否合格或者说基础功能是否有效。
具体地,字线驱动器11包括PMOS管113和NMOS管114,PMOS管113的栅极和NMOS管114的栅极连接,以作为字线驱动器11的输入端111;PMOS管113的漏极与NMOS管114的漏极连接,以作为字线驱动器11的输出端112;PMOS管113的源极与工作电源Vcc连接,NMOS管114的源极与接地端GND连接。其中,工作电源Vcc可以为3.3V。
本实施例中,字线12和字线驱动器11位于晶圆的阵列区内。相对于对晶圆的切割道内的字线和字线驱动器的热载流子效应退化性能的评估,通过评估阵列区的字线12和字线驱动器11的热载流子效应退化性能,可以更为精确的评估热载流子效应对晶圆阵列区内一个物理存储体或一根字线的性能影响。
本实施例中,结合参考图2和图3,字线12位于物理存储体13的边缘。字线12的制造工艺过程中由于光学临近效应的影响,物理存储体边缘的字线的尺寸一致性比较差,同时位于物理存储体13边缘的字线12的性能参数更容易受到外部环境的影响,相对于位于中间区域的字线而言,位于边缘的字线12自身性能参数具有更高的波动性以及更低的稳定性,即更不容易满足预设性能参数要求甚至容易发生损坏,对评估结果的影响较大,基于边缘的字线12的评估结果表征字线驱动器11性能参数不合格或者基础功能失效的可能性较高。因此,通过位于边缘的字线12对字线驱动器11进行评估,当评估结果表征字线驱动器11合格或有效时,可认为字线驱动器11合格或有效。
进一步地,在同一物理存储体13内的字线的排列方向上,字线12包括第二根字线和/或倒数第二根字线。相对于第一根字线和倒数第一根字线,第二根字线和倒数第二根字线不仅位于物理存储体13的边缘位置,而且还会受到相邻的两根字线的影响,性能参数波动性更高以及稳定性更差。因此,通过第二根字线和/或倒数第二根字线对字线驱动器11进行评估,评估结果具有更强的适用性。
本实施例中,字线驱动器11为用于进行实际读写操作的功能电路,而非专门用于进行测试的模型电路。模型电路通常为功能电路的等效电路或同类电路,等效电路指的是电路元件及连接关系不同,但可通过控制输入端的输入信号得到相同输出信号的电路,同类电路指的是电路元件及连接关系相同,但是元件性能参数不同的电路。采用模型电路进行测试所得到的测试结果通常需要通过转换系数进行换算,而转换系数的测定可能存在不准确的问题,换句话说,直接通过功能电路进行测试,有利于准确获取评估结果。
步骤二:对字线进行电性测试。
本实施例中,在对字线12进行特性测试之前,需要对字线12进行电性测试,以保证后续特性测试可以被有效执行。其中,电性测试的对象既可以是一条或多条字线,也可以是整个存储体,具体地,电性测试的测试样品可以为内存颗粒,内存颗粒的规格可以为8GB×8。
用于进行特性测试的所有测试样品均需要通过电性测试,以确保测试样品具备相应电学性能以及不存在可能影响评估结果的缺陷。一般情况下,电性测试仅校验测试样品是否具备对应的电学性能,筛选出电学性能不合格的样品,而不考虑测试样品的功能参数。如此,有利于避免测试样品自身的问题对评估结果造成干扰,保证评估结果的有效性。
步骤三:对电性测试合格的样品执行特性测试,获得第一性能参数。
本实施例中,特性测试包括向字线驱动器11输入交流信号,以通过高电压控制PMOS管113关断和NMOS管114导通,对应字线12关断,以及通过低电压控制PMOS管113导通和NMOS管114关断,对应字线12打开。字线12的性能参数包括内存时序中的寻址延迟时间和预充电时间,第一性能参数包括第一寻址延迟时间和第一预充电时间。
参考图4,当向字线驱动器11输入端111输入交流信号时,输出端112的电压和字线12的电压随之变化。根据字线12的电压变化,可获取字线12的内存时序中的寻址延迟时间21和预充电时间22。具体地,控制PMOS管113导通和NMOS管114关断,以获取寻址延迟时间21;控制PMOS管113关断和NMOS管114导通,以获取预充电时间22。
本实施例中,在获取所有测试样品的第一性能参数之后,滤除不满足预设性能要求的测试样品,保证用于进行后续测试的测试样品具有较优的性能参数。这样做的原因包含以下两点:第一,通常情况下,测试样品的性能参数越高,在随后的一段测试时间内,测试样品的性能参数随时间的变化越容易呈现线性关系,测试结果可更好地用于性能参数的变化预测;第二,在产品交付过程中,接收方对于初始性能参数可能存在要求,因此,只有对初始性能参数高于此要求的测试样品进行测试,得到的测试结果才具备有效性。
接收方的要求可能来源于内部讨论,也可能来源于行业标准。由于不同客户的要求可能存在区别,因此测试过程一般根据行业内JEDEC的标准执行。
步骤四:向字线驱动器的输入端输入交流信号,以通过字线驱动器控制字线反复开关。
通过字线驱动器11控制字线12反复开关的具体步骤包括:在前一时刻,控制PMOS管113导通和NMOS管114关断,以使字线12打开;在后一时刻,控制PMOS管113关断和NMOS管114导通,以使字线12关断。通过字线驱动器11控制字线12反复开关相当于对字线驱动器11进行可靠性测试,字线驱动器11输入端111可持续输入交流信号,也可以交替输入电压不同的直流信号。本实施例中,字线驱动器11在老化测试过程中的运行温度低于室温。在低于室温(以下简称低温)的条件下,MOS管沟道区中硅原子的原子振动变弱,载流子在电场中运行时与硅原子的碰撞减小,因此更容易获得超过硅-二氧化硅的势垒高度的动能而进入栅极氧化层,进而造成硅-二氧化硅的界面损伤和氧化物陷阱,即在低温条件下,热载流子效应更加明显。也就是说,在低于室温的条件下进行测试,有利于加强热载流子效应对PMOS管113和NMOS管114的影响,进而获取字线驱动器11在高强度热载流子效应条件下的退化性能。
如此,可通过使得字线驱动器11在高强度热载流子效应下的退化性能满足预设要求,保证字线驱动器11在室温及以上温度条件下的退化性能满足预设要求;此外,在低温条件下进行测试,再将低温条件下的测试结果等效转换至室温或其他温度条件下的测试结果,有利于加速测试进度,提高测试效率。
同理地,本实施例中,在字线驱动器11的可靠性测试过程中,用于测试的交流信号的电压大于字线驱动器11的工作信号的电压,以增强热载流子效应以及加速测试进度,提高测试效率。本实施例中,交流信号的输入时长大于200h,也就是说,可靠性测试的持续时长大于200h。可靠性测试的测试时长根据JEDEC的标准执行。
随着测试的进行,热载流子效应会对PMOS管113和NMOS管114的栅介质层造成损伤,进而导致PMOS管113和NMOS管114的性能参数出现退化;PMOS管113和NMOS管114为字线驱动器11的组成部分,字线驱动器11的性能退化包括PMOS管113的性能退化和NMOS管114的性能退化。
本实施例中,如图4所示,在字线12的电压由低电压上升为高电压的过程中时,PMOS管113逐渐导通,NMOS管114断开,输出端112的输出电压变化速率仅与PMOS管113的导通速率有关。由于PMOS管113的导通速率与PMOS管113栅介质层受到的损伤有关,损伤越大,性能退化越严重,PMOS管113的导通速率越慢,字线12由低电压上升为高电压的耗时越长,字线12的寻址延迟时间越长。因此,可以用寻址延迟时间表征PMOS管113的当前性能参数,用不同时刻的寻址延迟时间表征PMOS管113的热载流子效应退化性能。
相应地,在字线12的电压由高电压下降为低电压的过程中时,PMOS管113逐渐关断,NMOS管114导通,输出端112的输出电压变化速率仅与NMOS管113的导通速率有关。由于NMOS管114的导通速率与NMOS管114栅介质层受到的热载流子效应的损伤有关,损伤越大,性能退化越严重,NMOS管114的导通速率越慢,字线12由高电压下降为低电压的耗时越长,字线12的预充电时间越长。因此,可以用预充电时间表征NMOS管114的当前性能参数,用不同时刻的预充电时间表征NMOS管114的热载流子效应退化性能。
本实施例中,通过同一物理存储体13内不同位置的多条字线对字线驱动器11进行评估,每次可靠性测试通过字线驱动器11控制一条字线12反复开关,不同次可靠性测试控制不同条字线12反复开关,从而测试多条字线12对应的字线驱动器11的热载流子效应退化性能。
步骤五:对字线执行电性测试。
第二次电性测试用于判断测试样品的基础功能是否完好,具体来说是字线驱动器11中的PMOS管113和NMOS管114能够正常导通和关断。当测试样品的基础功能出现缺陷时,可直接判定字线驱动器11的热载流子效应退化性能不满足预设要求。
步骤六:对电性测试合格的样品执行特性测试,获得第二性能参数,并根据第一性能参数和第二性能参数评估字线驱动器的热载流子效应退化性能。
通过第二次特性测试获取字线驱动器11的第二性能参数,第二性能参数包括第二寻址延迟时间和第二预充电时间,进而根据第一寻址延迟时间和第二寻址延迟时间评估PMOS管113的热载流子效应退化性能,以及根据第一预充电时间和第二预充电时间评估NMOS管114的热载流子效应退化性能。
需要说明的是,在200小时的可靠性测试时间内,可以进行一次或多次特性测试,以测量字线12的寻址延迟时间和预充电时间的变化趋势。参考图5,在可靠性测试过程中,字线12的寻址延迟时间21和预充电时间22逐步升高。根据JEDEC的标准,在可靠性测试后,如果寻址延迟时间21和预充电时间22大于JEDEC标准规定的范围值,评估字线驱动器11的热载流子效应退化性能不合格,如果寻址延迟时间21和预充电时间22在JEDEC标准规定的范围值内,可用寻址延迟时间21评估PMOS管113的热载流子效应退化性能,可用预充电时间22评估NMOS管114的热载流子效应退化性能。
本实施例中,采用交流信号进行热载流子效应退化性能的测试,由于实际运行信号为交流信号,在采用交流信号进行测试的情况下,无需对测试结果进行等效转换,即无需测定用于进行等效转换的参数——交流信号的占空比,有利于避免占空比参数的测定错误,从而准确评估字线驱动器的热载流子效应退化性能。通过测定字线驱动器实际工作中的特定性能参数,可以有效评估HCI效应对字线驱动器所造成的影响,同时可对PMOS管和NMOS管进行可靠性评估。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各自更动与修改,因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种热载流子效应退化性能的评估方法,其特征在于,包括:
提供字线和字线驱动器;
对所述字线执行电性测试;
对电性测试合格的样品执行特性测试,获得第一性能参数;
向所述字线驱动器的输入端输入交流信号,以通过所述字线驱动器控制所述字线反复开关;
对所述字线执行所述电性测试;
对电性测试合格的样品执行所述特性测试,获得第二性能参数,并根据所述第一性能参数和所述第二性能参数评估所述字线驱动器的热载流子效应退化性能。
2.根据权利要求1所述的热载流子效应退化性能的评估方法,其特征在于,所述字线的性能参数包括内存时序中的寻址延迟时间和预充电时间;所述第一性能参数包括第一寻址延迟时间和第一预充电时间,所述第二性能参数包括第二寻址延迟时间和第二预充电时间。
3.根据权利要求2所述的热载流子效应退化性能的评估方法,其特征在于,所述交流信号的输入时长大于200h。
4.根据权利要求2所述的热载流子效应退化性能的评估方法,其特征在于,所述寻址延迟时间和所述预充电时间按照JEDEC的标准执行。
5.根据权利要求1所述的热载流子效应退化性能的评估方法,其特征在于,所述字线和所述字线驱动器位于阵列区。
6.根据权利要求1或5所述的热载流子效应退化性能的评估方法,其特征在于,所述字线包括位于同一物理存储体内不同位置的多条字线。
7.根据权利要求1或5所述的热载流子效应退化性能的评估方法,其特征在于,所述字线位于物理存储体的边缘。
8.根据权利要求7所述的热载流子效应退化性能的评估方法,其特征在于,在同一物理存储体内的字线的排列方向上,所述字线包括第二根字线和/或倒数第二根字线。
9.根据权利要求7所述的热载流子效应退化性能的评估方法,其特征在于,向所述字线驱动器的输入端输入交流信号,以通过所述字线驱动器控制所述字线反复开关的步骤,包括:每次测试通过所述字线驱动器控制一条字线反复开关,不同次测试控制不同条字线反复开关。
10.根据权利要求1所述的热载流子效应退化性能的评估方法,其特征在于,所述字线驱动器为用于进行实际读写操作的功能电路。
11.根据权利要求1或10所述的热载流子效应退化性能的评估方法,其特征在于,所述字线驱动器包括PMOS管和NMOS管,所述PMOS管的栅极和所述NMOS管的栅极连接,以作为所述字线驱动器的输入端;所述PMOS管的漏极和所述NMOS管的漏极连接,以作为所述字线驱动器的输出端,所述字线驱动器的输出端与所述字线连接;所述PMOS管的源极与工作电源连接,所述NMOS管的源极接地。
12.根据权利要求11所述的热载流子效应退化性能的评估方法,其特征在于,通过所述字线驱动器控制所述字线反复开关的步骤,包括:在前一时刻,控制所述PMOS管导通和所述NMOS管关断,以使所述字线打开;在后一时刻,控制所述PMOS管关断和所述NMOS管导通,以使所述字线关断。
13.根据权利要求12所述的热载流子效应退化性能的评估方法,其特征在于,所述字线的性能参数包括寻址延迟时间和预充电时间;获取所述性能参数的具体步骤包括:控制所述PMOS管导通和所述NMOS管关断,以获取所述寻址延迟时间;控制所述PMOS管关断和所述NMOS管导通,以获取所述预充电时间。
14.根据权利要求13所述的热载流子效应退化性能的评估方法,其特征在于,所述PMOS管的热载流子效应退化性能通过第一寻址延迟时间和第二寻址延迟时间评估;所述NMOS管的热载流子效应退化性能通过第一预充电时间和第二预充电时间评估。
15.根据权利要求1所述的热载流子效应退化性能的评估方法,其特征在于,所述交流信号的电压大于所述字线驱动器的工作信号的电压,且在低于室温的测试环境下向所述字线驱动器的输入端输入交流信号。
CN202110004222.0A 2021-01-04 2021-01-04 热载流子效应退化性能的评估方法 Pending CN114720831A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110004222.0A CN114720831A (zh) 2021-01-04 2021-01-04 热载流子效应退化性能的评估方法
PCT/CN2021/108412 WO2022142294A1 (zh) 2021-01-04 2021-07-26 热载流子效应退化性能的评估方法
US17/455,992 US20220214398A1 (en) 2021-01-04 2021-11-22 Evaluation method for hot carrier effect degraded performance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110004222.0A CN114720831A (zh) 2021-01-04 2021-01-04 热载流子效应退化性能的评估方法

Publications (1)

Publication Number Publication Date
CN114720831A true CN114720831A (zh) 2022-07-08

Family

ID=82234546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110004222.0A Pending CN114720831A (zh) 2021-01-04 2021-01-04 热载流子效应退化性能的评估方法

Country Status (2)

Country Link
CN (1) CN114720831A (zh)
WO (1) WO2022142294A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117269712A (zh) * 2023-11-22 2023-12-22 墨研计算科学(南京)有限公司 晶体管热载流子注入寿命的预估方法、装置、设备及介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032257A (ja) * 1996-07-15 1998-02-03 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW346657B (en) * 1996-08-29 1998-12-01 Matsushita Electron Co Ltd Simulation device for time degradation of LSI and simulation method thereof
JPH1197501A (ja) * 1997-09-16 1999-04-09 Matsushita Electron Corp 半導体集積回路の信頼性設計方法
KR100284293B1 (ko) * 1999-02-12 2001-03-02 김영환 핫 캐리어 측정회로
JP4095753B2 (ja) * 2000-03-30 2008-06-04 株式会社ルネサステクノロジ コンピュータ読み取り可能な記憶媒体、および半導体装置の設計方法
US8283941B2 (en) * 2010-02-11 2012-10-09 United Microelectronics Corp. Alternating current (AC) stress test circuit, method for evaluating AC stress induced hot carrier injection (HCI) degradation, and test structure for HCI degradation evaluation
CN102590735B (zh) * 2012-02-16 2014-10-29 复旦大学 一种集成电路可靠性测试电路与测试方法
CN103376395B (zh) * 2012-04-28 2016-06-08 上海华虹宏力半导体制造有限公司 一种晶体管交流热载流子注入特性的测试结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117269712A (zh) * 2023-11-22 2023-12-22 墨研计算科学(南京)有限公司 晶体管热载流子注入寿命的预估方法、装置、设备及介质
CN117269712B (zh) * 2023-11-22 2024-01-30 墨研计算科学(南京)有限公司 晶体管热载流子注入寿命的预估方法、装置、设备及介质

Also Published As

Publication number Publication date
WO2022142294A1 (zh) 2022-07-07

Similar Documents

Publication Publication Date Title
US7898277B2 (en) Hot-electronic injection testing of transistors on a wafer
Martin et al. Dielectric reliability measurement methods: a review
US6684173B2 (en) System and method of testing non-volatile memory cells
US7579859B2 (en) Method for determining time dependent dielectric breakdown
JP3921248B2 (ja) トレンチトランジスタの試験方法
US5485097A (en) Method of electrically measuring a thin oxide thickness by tunnel voltage
CN102004218B (zh) 芯片可接受度测试方法
US10012687B2 (en) Methods, apparatus and system for TDDB testing
US20220214398A1 (en) Evaluation method for hot carrier effect degraded performance
US8971099B1 (en) Method of measuring threshold voltage of MOS transistor in SRAM array
US7313039B2 (en) Method for analyzing defect of SRAM cell
CN104751875B (zh) 应用于nvm芯片的失效位图分析方法
CN103941171A (zh) 半导体测试结构及测试方法
CN102435817A (zh) MOS晶体管的栅极电压-1/f噪声曲线测量方法
CN114720831A (zh) 热载流子效应退化性能的评估方法
CN103344898B (zh) 晶圆允收测试系统及方法
KR20180083692A (ko) 반도체 장치 테스트 방법
Kopley et al. Combined Vramp and TDDB analysis for gate oxide reliability assessment and screening
Malobabic et al. Gate oxide evaluation under very fast transmission line pulse (VFTLP) CDM-type stress
US6777708B1 (en) Apparatus and methods for determining floating body effects in SOI devices
KR100861647B1 (ko) 낸드 플래시 메모리 소자의 채널 부스팅 전압 측정 방법
CN113030675A (zh) 一种基于临近颗粒法的无背金mosfet晶圆测试方法
US6593590B1 (en) Test structure apparatus for measuring standby current in flash memory devices
CN116991646B (zh) 磁存储器寿命预测方法、装置、电子设备及存储介质
Fan et al. Accurate characterization on intrinsic gate oxide reliability using voltage ramp tests

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination