CN110942800A - 一种三维存储器数据保留能力测试结构及测试方法 - Google Patents

Abstract

本申请提供一种三维存储器数据保留能力测试结构及测试方法，所述三维存储器数据保留能力测试结构，包括：多条字线、沟道孔和源极；所述多条字线包括待检测字线、与所述待检测字线所在层相邻的参考字线，以及电性连接在一起的其他字线。通过将待检测字线和与待检测字线所在层相邻的参考字线之外的其他字线电性连接在一起，由于其他字线施加电压可以相同，因此，在三维存储器数据保留能力测试过程中，仅需要一个探针提供电压即可，使得现有技术中的检测设备探针数量足够，能够实现三维存储器数据保留能力的检测。

Description

一种三维存储器数据保留能力测试结构及测试方法

技术领域

本发明涉及半导体制作技术领域，尤其涉及一种三维存储器数据保留能力测试结构及测试方法。

背景技术

三维存储器(3D NAND)是一种新兴的存储器类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面，3D NAND技术垂直堆叠了多层数据存储单元。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

在半导体制造工艺中，需要监测多种器件及结构的各种参数，在3D NAND的产品性能分析中，器件的数据保留能力是一个很重要的参数。但现有检测设备还无法实现3D NAND的数据保留能力的检测。

发明内容

有鉴于此，本发明提供一种三维存储器数据保留能力测试结构及测试方法，以解决现有技术中检测设备无法实现对3D NAND的数据保留能力进行检测的问题。

为实现上述目的，本发明提供如下技术方案：

一种三维存储器数据保留能力测试结构，包括：

多条字线、沟道孔和源极；

所述多条字线包括待检测字线、参考字线，以及电性连接在一起的其他字线；

其中，所述参考字线包括与所述待检测字线所在层相邻的字线。

优选地，所述参考字线包括与位于所述待检测字线所在层相邻的第一字线，所述其他字线包括除了所述待检测字线以及所述第一字线之外的所有字线。

优选地，所述参考字线包括位于所述待检测字线所在层上方的第一字线和位于所述待检测字线所在层下方的第二字线；所述其他字线包括除了所述待检测字线、所述第一字线和所述第二字线之外的所有字线。

优选地，还包括：第一探针、第二探针、第三探针、第四探针、第五探针和第六探针；

其中，所述第一探针用于为所述待检测字线提供电压；

所述第二探针用于为所述第一字线提供电压；

所述第三探针用于为所述第二字线提供电压；

所述第四探针用于为所述其他字线提供电压；

所述第五探针用于为所述沟道孔提供位线电压；

所述第六探针用于为所述源极提供源电压。

优选地，还包括脉冲发生器，所述脉冲发生器与所述第一探针、所述第二探针和所述第三探针电性连接，为所述第一探针、所述第二探针和所述第三探针分别提供脉冲电压。

优选地，所述其他字线采用电镀工艺电性连接。

优选地，所述电镀工艺采用聚焦离子束技术机台的电路修补功能实现。

本发明还提供一种三维存储器数据保留能力测试方法，包括：

提供三维存储器数据保留能力测试结构，其中，待检测字线处于编程状态，与所述待检测字线所在层相邻的参考字线处于擦除状态，其他字线均电性连接，并处于导通状态，所述参考字线包括与所述待检测字线所在层相邻的第一字线和/或与所述待检测字线所在层相邻的第二字线；

对所述待检测字线以及所述参考字线分别进行第一次读操作；

对所述三维存储器数据保留能力测试结构进行烘烤；

对烘烤后的所述待检测字线以及、所述参考字线分别进行第二次读操作；

基于第一次读操作和第二次读操作的结果，计算所述待检测字线对应的器件的数据保留能力。

优选地，所述提供三维存储器数据保留能力测试结构，其中，待检测字线处于编程状态，与所述待检测字线所在层相邻的参考字线处于擦除状态，其他字线均电性连接，并处于导通状态，所述参考字线包括第一字线和第二字线，具体包括：

对所述待检测字线、所述第一字线和所述第二字线分别进行擦除操作；

对所述待检测字线进行编程操作，使得所述待检测字线处于编程状态，所述第一字线和所述第二字线处于擦除状态，其他字线均处于导通状态。

优选地，所述对所述待检测字线、所述第一字线和所述第二字线分别进行擦除操作，具体包括：

为待擦除字线提供擦除电压脉冲；

为除所述待擦除字线之外的其他字线提供擦除导通电压脉冲；

为所述沟道孔提供0V电压；

为源极提供0V电压；

为所述三维存储器的衬底提供0V电压；

所述待擦除字线为所述待检测字线、所述第一字线或所述第二字线。

优选地，所述擦除电压脉冲为-15V脉冲电压，所述擦除导通电压脉冲为-8V脉冲电压。

优选地，所述对所述待检测字线进行编程操作，具体包括：

为所述待检测字线提供编程电压脉冲；

为除所述待检测字线之外的其他字线均提供编程导通电压脉冲；

为所述沟道孔提供0V电压；

为源极提供0V电压；

为所述三维存储器的衬底提供0V电压。

优选地，所述编程电压脉冲为17V脉冲电压，所述编程导通电压脉冲为8.5V脉冲电压。

优选地，所述第一次读操作和所述第二次读操作，均包括：

为待读取字线提供读取电压；

为除所述待读取字线之外的其他字线提供读取导通电压；

为所述沟道孔提供0.7V电压；

为源极提供0V电压；

为所述三维存储器的衬底提供0V电压；

所述待读取字线为所述待检测字线、所述第一字线或所述第二字线。

优选地，所述读取电压范围为-5V～8V，包括端点值；所述读取导通电压为6.5V。

优选地，所述对所述三维存储器数据保留能力测试结构进行烘烤，具体包括：

对所述三维存储器数据保留能力测试结构在烘烤温度为125℃的情况下，烘烤10小时以上。

经由上述的技术方案可知，本发明提供的三维存储器数据保留能力测试结构，通过将待检测字线和与待检测字线所在层相邻的参考字线之外的其他字线电性连接在一起，由于其他字线施加电压可以相同，因此，在三维存储器数据保留能力测试过程中，仅需要一个探针提供电压即可，使得现有技术中的检测设备探针数量足够，能够实现三维存储器数据保留能力的检测。

本发明提供的三维存储器数据保留能力测试方法，分别读取烘烤前后待检测字线以及与其相邻的参考字线上的阈值电压，从而根据读取的阈值电压计算得到三维存储器数据保留能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中四端器件结构示意图；

图2为三维存储器中一个沟道孔中包括的器件等效电路示意图；

图3为本发明实施例中提供的一种三维存储器数据保留能力测试结构俯视图；

图4为本发明实施例中提供的另一种三维存储器数据保留能力测试结构俯视图；

图5为本发明实施例提供的一种三维存储器数据保留能力测试方法流程图；

图6为计算待检测字线对应的器件的数据保留能力计算过程示意图。

具体实施方式

正如背景技术部分所述，现有技术中的检测设备还无法实现3D NAND数据保留能力参数的检测。

发明人发现，出现上述现象的原因是，现有技术中的实验室检测设备机台的探针数量通常为八根，能够实现的是对标准四端器件进行相应的电性数据的收集，如图1所示，四端器件包括栅极G(Gate)、源极S(Source)、漏极D(Drain)和衬底B(Bulk)；在对器件进行测试时，采用四探针法，分别在器件的四端加上相应的测试条件进行检测。

但是由于3D NAND结构中，一个沟道孔(Chanel Hole，简称CH)中包括多个器件，如图2所示，为3D NAND器件结构整根沟道孔所包含的器件等效电路图。位于同一沟道孔中的器件均为四端器件，且，每个器件的源极与相邻器件的漏极相连。

由于对3D NAND沟道孔中的一个器件进行检测时，需要控制位于同一沟道孔中的其他器件保持导通状态即可，因此，需要的探针数量增多，现有技术中的8探针检测设备机台并不能实现。

基于此，本申请提供一种三维存储器数据保留能力测试结构，包括：

多条字线、多个沟道孔和源极；

所述多条字线包括待检测字线、与所述待检测字线所在层相邻的第一字线和第二字线，以及电性连接在一起的其他字线。

本发明提供的三维存储器数据保留能力测试结构，通过将待检测字线和与待检测字线所在层相邻的第一字线和第二字线之外的其他字线电性连接在一起，由于其他字线施加电压可以相同，因此，在三维存储器数据保留能力测试过程中，仅需要一个探针提供电压即可，使得现有技术中的检测设备探针数量足够，能够实现三维存储器数据保留能力的检测。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图3所示，图3为本发明实施例中提供的一种三维存储器数据保留能力测试结构俯视图；所述三维存储器数据保留能力测试结构包括：

多条字线(WL1……WLn……Wlm；其中，n>1，m>n，且m、n均为正整数)、多个沟道孔CH和源极S；其中，多条字线中包括待检测字线WLn、与所述待检测字线WLn所在层相邻的参考字线，以及电性连接在一起的其他字线。

需要说明的是，本发明实施例中不限定参考字线和其他字线的具体内容，可选地，所述参考字线可以仅包括与待检测字线WLn所在层相邻的第一字线，此时，其他字线为该三维存储器中除了待检测字线和第一字线之外的所有字线。本实施例中不限定第一字线的具体位置，可选地，第一字线可以是位于待检测字线WLn所在层上方的字线WLn-1；也可以是位于待检测字线WLn所在层下方的字线WLn+1。

所述参考字线还可以同时包括位于待检测字线WLn所在层上方的第一字线WLn-1和位于待检测字线WLn所在层下方的第二字线WLn+1，对应的，其他字线即为：该三维存储器中除了待检测字线WLn、第一字线WLn-1和第二字线WLn+1之外的其他字线。

需要说明的是，参考字线仅为一条字线时，即可通过本发明下方提供的测试方法得到三维存储器待检测字线所在器件的数据保留能力，为了保证获得的数据保留能力测试结果更加准确，本实施例中可以优选的，参考字线包括第一字线WLn-1和第二字线WLn+1。下方实施例中，以参考字线包括第一字线WLn-1和第二字线WLn+1为例进行说明，当参考字线只包括待检测字线一侧的字线时，同样适用，本实施例中对此不做详细阐述。

本实施例中为了方便为三维存储器数据保留能力测试结构各个结构提供电压，所述三维存储器数据保留能力测试结构还可以包括：第一探针、第二探针、第三探针、第四探针、第五探针和第六探针；

其中，所述第一探针用于为所述待检测字线提供电压；

所述第二探针用于为所述第一字线提供电压；

所述第三探针用于为所述第二字线提供电压；

所述第四探针用于为所述其他字线提供电压；

所述第五探针用于为所述沟道孔提供位线电压；

所述第六探针用于为所述源极提供源电压。

通过探针为各个结构提供相应的电压，需要说明的是，本实施例中第五探针只为其中一个沟道孔提供位线电压，所述沟道孔为操作的存储块(block)中某一有效的沟道孔，所有的操作都对应着这个沟道孔。

需要说明的是，在后续进行编程、擦除操作中，待检测字线、第一字线和第二字线上施加脉冲电压，因此，如图4所示，本实施例中三维存储器数据保留能力测试结构还可以包括：脉冲发生器80，所述脉冲发生器80与所述第一探针10、所述第二探针20和所述第三探针30电性连接，为所述第一探针10、所述第二探针20和所述第三探针30分别提供脉冲电压。

本实施例中通过将三维存储器在测试过程中施加相同信号的字线电性连接在一起，可以利用一个探针施加电压即可，避免探针数量不够，造成无法对三维存储器进行数据保留能力测试的问题。本发明实施例中不限定三维存储器数据保留能力测试结构中，电性连接在一起的其他字线如何实现电性连接在一起，可选的，可以通过电镀工艺电性连接，如图3中所示的电镀结构。例如在三维存储器制作过程中采用聚焦离子束技术(FocusedIonbeam，FIB)机台的电路修补功能进行电镀，所述电路修补功能主要包括通过电镀工艺将待电镀结构电性连接在一起，电镀过程中可能产生扩散，为避免扩散产生其他不必要的短路，再经过处理，将扩散部分去除，仅保留电镀部分即可。

本发明提供的三维存储器数据保留能力测试结构，通过将待检测字线和与待检测字线所在层相邻的第一字线和第二字线之外的其他字线电性连接在一起，由于其他字线施加电压可以相同，因此，在三维存储器数据保留能力测试过程中，仅需要一个探针提供电压即可，使得现有技术中的检测设备探针数量足够，能够实现三维存储器数据保留能力的检测。

基于相同的发明构思，如图5所示，本发明还提供一种三维存储器数据保留能力测试方法，包括：

S101：提供三维存储器数据保留能力测试结构，其中，待检测字线处于编程状态，与所述待检测字线所在层相邻的参考字线处于擦除状态，其他字线均电性连接，并处于导通状态；

本发明实施例中不限定参考字线和其他字线所包含的具体字线，可选地，本实施例中参考字线包括与待检测字线相邻的第一字线和第二字线，本实施例中也不限定如何得到待检测字线处于编程状态、参考字线处于擦除状态，以及其他字线均处于导通状态的具体方式，可选的，可以通过对其他字线施加导通电压，然后将待检测字线、第一字线和第二字线依次编程至均处于编程状态，然后再对第一字线和第二字线进行擦除操作，使得第一字线和第二字线处于擦除状态，此时，得到上面所述的三维存储器数据保留能力测试结构。

另外，还可以通过先对待检测字线、第一字线和第二字线依次进行擦除操作，然后再对待检测字线进行编程，得到上面所述的三维存储器数据保留能力测试结构。

本实施例中具体优选的，所述提供三维存储器数据保留能力测试结构，其中，待检测字线处于编程状态，与所述待检测字线所在层相邻的第一字线和第二字线处于擦除状态，其他字线均电性连接，并处于导通状态，具体包括：

对所述待检测字线、所述第一字线和所述第二字线分别进行擦除操作；

对所述待检测字线进行编程操作，使得所述待检测字线处于编程状态，所述第一字线和所述第二字线处于擦除状态，其他字线均处于导通状态。

更加具体地，所述对所述待检测字线、所述第一字线和所述第二字线分别进行擦除操作，具体包括：

为待擦除字线提供擦除电压脉冲；

为除所述待擦除字线之外的其他字线提供擦除导通电压脉冲；

为所述沟道孔提供0V电压；

为源极提供0V电压；

为所述三维存储器衬底提供0V电压；

所述待擦除字线包括所述待检测字线、所述第一字线和所述第二字线。

也即，本实施例中不限定对待检测字线、第一字线、第二字线分别进行擦除操作的顺序，通常地，可以按照字线的顺序进行擦除操作。本实施例中，沟道孔为操作的block中某一有效的沟道孔，后续对沟道孔加电压，均为该沟道孔。

具体的，如，通过脉冲发生器和第二探针为第一字线WLn-1提供擦除电压脉冲，本实施例中不限定擦除电压脉冲的具体数值，可选的，所述擦除电压脉冲可以是-15V脉冲电压，然后通过脉冲发生器和第一探针为待检测字线WLn提供擦除导通电压脉冲，并通过脉冲发生器和第三探针为第二字线WLn+1提供擦除导通电压脉冲，以及通过第四探针为其他字线提供擦除导通电压脉冲，本实施例中不限定擦除导通电压脉冲的具体数值，可以是-8V脉冲电压。通过第五探针为操作的沟道孔，提供0V电压，通过第六探针为源极提供0V电压；还可以通过另外的第七探针为衬底提供0V电压，实现对第一字线WLn-1的擦除操作。

然后，通过脉冲发生器和第一探针为待检测字线WLn提供擦除电压脉冲，本实施例中不限定擦除电压脉冲的具体数值，可选的，所述擦除电压脉冲可以是-15V脉冲电压，然后通过脉冲发生器和第二探针为第一字线WLn-1提供擦除导通电压脉冲，并通过脉冲发生器和第三探针为第二字线WLn+1提供擦除导通电压脉冲，以及通过第四探针为其他字线提供擦除导通电压脉冲，本实施例中不限定擦除导通电压脉冲的具体数值，可以是-8V脉冲电压。通过第五探针为，上述第一字线WLn-1操作的同一沟道孔提供0V电压，通过第六探针为源极提供0V电压；通过另外的第七探针为衬底提供0V电压，实现对待检测字线WLn的擦除操作。

最后，通过脉冲发生器和第三探针为第二字线WLn+1提供擦除电压脉冲，本实施例中不限定擦除电压脉冲的具体数值，可选的，所述擦除电压脉冲可以是-15V脉冲电压，然后通过脉冲发生器和第二探针为第一字线WLn-1提供擦除导通电压脉冲，并通过脉冲发生器和第一探针为待检测字线WLn提供擦除导通电压脉冲，以及通过第四探针为其他字线提供擦除导通电压脉冲，本实施例中不限定擦除导通电压脉冲的具体数值，可以是-8V脉冲电压。通过第五探针为上述第一字线WLn-1操作的同一沟道孔提供0V电压，通过第六探针为源极提供0V电压；通过第七探针为衬底提供0V电压，实现对第二字线WLn+1的擦除操作。

所述对所述待检测字线进行编程操作，具体包括：

为所述待检测字线提供编程电压脉冲；

为除所述待检测字线之外的其他字线均提供编程导通电压脉冲；

为所述沟道孔提供0V电压；

为源极提供0V电压；

为三维存储器衬底提供0V电压。

具体的，通过脉冲发生器和第一探针为待检测字线WLn提供编程电压脉冲，本实施例中不限定编程电压脉冲的具体数值，可选的，所述编程电压脉冲可以是17V脉冲电压，然后通过脉冲发生器和第二探针为第一字线WLn-1提供编程导通电压脉冲，并通过脉冲发生器和第三探针为第二字线WLn+1提供编程导通电压脉冲，以及通过第四探针为其他字线提供编程导通电压脉冲，本实施例中不限定编程导通电压脉冲的具体数值，可以是8.5V脉冲电压。通过第五探针为上述操作的同一沟道孔，提供0V电压，通过第六探针为源极提供0V电压；通过另外的第七探针为三维存储器衬底提供0V电压，实现对待检测字线WLn的编程操作。

S102：对所述待检测字线以及参考字线分别进行第一次读操作，所述参考字线包括所述第一字线和/或所述第二字线；

需要说明的是，本实施例中参考字线用于作为对比，从而获得更加精确的待检测字线的数据保留能力。

S103：对所述三维存储器数据保留能力测试结构进行烘烤；

本实施例中烘烤可以包括：对所述三维存储器数据保留能力测试结构在烘烤温度为125℃的情况下，烘烤10小时及以上。

S104：对烘烤后的所述待检测字线以及、所述参考字线分别进行第二次读操作；

本实施例中第一次读操作和第二次读操作，各个探针对各个结构上提供的电压相同，具体可以包括：

为待读取字线提供读取电压；

为除所述待读取字线之外的其他字线提供读取导通电压；

为操作的同一沟道孔，提供0V电压；

为源极提供0V电压；

为三维存储器衬底提供0V电压；

所述待读取字线为所述待检测字线、所述第一字线或所述第二字线。

本实施例中同样不限定读取的顺序，可以是按照字线的顺序来依次进行，具体包括：

通过直流发生器和第二探针为第一字线WLn-1提供读取电压，本实施例中不限定读取电压的具体数值，可选的，所述读取电压范围为-5V～8V，包括端点值，然后通过直流发生器和第一探针为待检测字线WLn提供读取导通电压，并通过直流发生器和第三探针为第二字线WLn+1提供读取导通电压，以及通过第四探针为其他字线提供读取导通电压，本实施例中不限定读取导通电压的具体数值，可以是6.5V电压。通过第五探针为操作的同一沟道孔提供0.7V电压，通过第六探针为源极提供0V电压；还可以通过另外的第七探针为三维存储器衬底提供0V电压，实现对第一字线WLn-1的读取操作。

然后，通过直流发生器和第一探针为待检测字线WLn提供读取电压，本实施例中不限定读取电压的具体数值，可选的，所述读取电压范围为-5V～8V，包括端点值，然后通过直流发生器和第二探针为第一字线WLn-1提供读取导通电压，并通过直流发生器和第三探针为第二字线WLn+1提供读取导通电压，以及通过第四探针为其他字线提供读取导通电压，本实施例中不限定读取导通电压的具体数值，可以是6.5V直流电压。通过第五探针为操作的同一沟道孔提供0.7V电压，通过第六探针为源极提供0V电压；通过另外的第七探针三维存储器衬底提供0V电压，实现对待检测字线WLn的读取操作。

最后，通过直流发生器和第三探针为第二字线WLn+1提供读取电压，本实施例中不限定读取电压的具体数值，可选的，所述读取电压范围为-5V～8V，包括端点值，然后通过直流发生器和第二探针为第一字线WLn-1提供读取导通电压，并通过直流发生器和第一探针为待检测字线WLn提供读取导通电压，以及通过第四探针为其他字线提供读取导通电压，本实施例中不限定读取导通电压的具体数值，可以是6.5V电压。通过第五探针为操作的同一沟道孔提供0.7V电压，通过第六探针为源极提供0V电压；通过第七探针为三维存储器衬底提供0V电压，实现对第二字线WLn+1的读取操作。

具体请参见表1，表1为编程操作、擦除操作和读操作过程对应的三维存储器中各个结构施加电压具体表格。表1以对待检测字线WLn进行相应操作施加的电压说明，对第一字线WLn-1以及第二字线WLn+1进行相应操作时，只要将第一字线WLn-1与待检测字线WLn的情况替换一下即可，同样，只要将第二字线WLn+1与待检测字线WLn的情况替换一下即可，本实施例中对此不作详细赘述。

表1

V(WLn)

V(WLn-1/WLn+1)

Vpass

Vs

Vch

Vbulk

Read

-5～8(DC)

6.5(DC)

6.5(DC)

0(DC)

0.7(DC)

0(DC)

PGM

17(AC)

8.5(AC)

8.5(AC)

0(DC)

0(DC)

0(DC)

ERS

-15(AC)

-8(AC)

-8(AC)

0(DC)

0(DC)

0(DC)

其中，Read代表读操作；PGM代表编程操作；ERS代表擦除操作。V(WLn)代表第一探针给待检测字线提供的电压；V(WLn-1/WLn+1)代表第二探针为第一字线提供的电压，或第三探针为第二字线提供的电压；Vpass代表导通电压；Vs代表源极上施加的电压；Vch代表沟道孔上施加的电压；Vbulk代表对应字线所在的衬底上施加的电压。其中，DC代表直流电压；AC代表脉冲电压。

S105：基于第一次读操作和第二次读操作的结果，计算所述待检测字线对应的器件的数据保留能力。

请参见图6，图6为计算待检测字线对应的器件的数据保留能力计算过程示意图。

其中，待检测字线上烘烤前第一次读操作的阈值电压数据为Vt1，烘烤后第二次读操作的阈值电压数据为Vt3，第一字线或第二字线上的烘烤前第一次读操作的阈值电压数据为Vt2，烘烤后第二次读操作的阈值电压数据为Vt4，待检测字线所在器件对应的数据流失能力为charge loss＝Vt3-Vt1；第一字线或第二字线的数据增益能力为Charge gain＝Vt4-Vt2。

本实施例中可以只获取第一字线上烘烤前后读操作的阈值电压，也可以只获取第二字线上烘烤前后读操作的阈值电压；还可以同时获取第一字线和第二字线上烘烤前后读操作的阈值电压作为参考，本实施例中对此不作限定。

本发明提供的三维存储器数据保留能力测试方法，分别读取烘烤前后待检测字线以及与其相邻的第一字线或第二字线上的阈值电压，从而根据读取的阈值电压计算得到三维存储器数据保留能力。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1.一种三维存储器数据保留能力测试结构，其特征在于，包括：

多条字线、沟道孔和源极；

所述多条字线包括待检测字线、参考字线，以及电性连接在一起的其他字线；

其中，所述参考字线包括与所述待检测字线所在层相邻的字线。

2.根据权利要求1所述的三维存储器数据保留能力测试结构，其特征在于，所述参考字线包括与位于所述待检测字线所在层相邻的第一字线，所述其他字线包括除了所述待检测字线以及所述第一字线之外的所有字线。

3.根据权利要求1所述的三维存储器数据保留能力测试结构，其特征在于，所述参考字线包括位于所述待检测字线所在层上方的第一字线和位于所述待检测字线所在层下方的第二字线；所述其他字线包括除了所述待检测字线、所述第一字线和所述第二字线之外的所有字线。

4.根据权利要求3所述的三维存储器数据保留能力测试结构，其特征在于，还包括：第一探针、第二探针、第三探针、第四探针、第五探针和第六探针；

其中，所述第一探针用于为所述待检测字线提供电压；

所述第二探针用于为所述第一字线提供电压；

所述第三探针用于为所述第二字线提供电压；

所述第四探针用于为所述其他字线提供电压；

所述第五探针用于为所述沟道孔提供位线电压；

所述第六探针用于为所述源极提供源电压。

5.根据权利要求4所述的三维存储器数据保留能力测试结构，其特征在于，还包括脉冲发生器，所述脉冲发生器与所述第一探针、所述第二探针和所述第三探针电性连接，为所述第一探针、所述第二探针和所述第三探针分别提供脉冲电压。

6.根据权利要求1所述的三维存储器数据保留能力测试结构，其特征在于，所述其他字线采用电镀工艺电性连接。

7.根据权利要求6所述的三维存储器数据保留能力测试结构，其特征在于，所述电镀工艺采用聚焦离子束技术机台的电路修补功能实现。

8.一种三维存储器数据保留能力测试方法，其特征在于，包括：

提供三维存储器数据保留能力测试结构，其中，待检测字线处于编程状态，与所述待检测字线所在层相邻的参考字线处于擦除状态，其他字线均电性连接，并处于导通状态，所述参考字线包括与所述待检测字线所在层相邻的第一字线和/或与所述待检测字线所在层相邻的第二字线；

对所述待检测字线以及所述参考字线分别进行第一次读操作；

对所述三维存储器数据保留能力测试结构进行烘烤；

对烘烤后的所述待检测字线以及、所述参考字线分别进行第二次读操作；

基于第一次读操作和第二次读操作的结果，计算所述待检测字线对应的器件的数据保留能力。

9.根据权利要求8所述的三维存储器数据保留能力测试方法，其特征在于，所述提供三维存储器数据保留能力测试结构，其中，待检测字线处于编程状态，与所述待检测字线所在层相邻的参考字线处于擦除状态，其他字线均电性连接，并处于导通状态，所述参考字线包括第一字线和第二字线，具体包括：

对所述待检测字线、所述第一字线和所述第二字线分别进行擦除操作；

对所述待检测字线进行编程操作，使得所述待检测字线处于编程状态，所述第一字线和所述第二字线处于擦除状态，其他字线均处于导通状态。

10.根据权利要求9所述的三维存储器数据保留能力测试方法，其特征在于，所述对所述待检测字线、所述第一字线和所述第二字线分别进行擦除操作，具体包括：

为待擦除字线提供擦除电压脉冲；

为除所述待擦除字线之外的其他字线提供擦除导通电压脉冲；

为所述沟道孔提供0V电压；

为源极提供0V电压；

为所述三维存储器的衬底提供0V电压；

所述待擦除字线为所述待检测字线、所述第一字线或所述第二字线。

11.根据权利要求10所述的三维存储器数据保留能力测试方法，其特征在于，所述擦除电压脉冲为-15V脉冲电压，所述擦除导通电压脉冲为-8V脉冲电压。

12.根据权利要求9所述的三维存储器数据保留能力测试方法，其特征在于，所述对所述待检测字线进行编程操作，具体包括：

为所述待检测字线提供编程电压脉冲；

为除所述待检测字线之外的其他字线均提供编程导通电压脉冲；

为所述沟道孔提供0V电压；

为源极提供0V电压；

为所述三维存储器的衬底提供0V电压。

13.根据权利要求12所述的三维存储器数据保留能力测试方法，其特征在于，所述编程电压脉冲为17V脉冲电压，所述编程导通电压脉冲为8.5V脉冲电压。

14.根据权利要求8所述的三维存储器数据保留能力测试方法，其特征在于，所述第一次读操作和所述第二次读操作，均包括：

为待读取字线提供读取电压；

为除所述待读取字线之外的其他字线提供读取导通电压；

为所述沟道孔提供0.7V电压；

为源极提供0V电压；

为所述三维存储器的衬底提供0V电压；

所述待读取字线为所述待检测字线、所述第一字线或所述第二字线。

15.根据权利要求14所述的三维存储器数据保留能力测试方法，其特征在于，所述读取电压范围为-5V～8V，包括端点值；所述读取导通电压为6.5V。

16.根据权利要求8所述的三维存储器数据保留能力测试方法，其特征在于，所述对所述三维存储器数据保留能力测试结构进行烘烤，具体包括：

对所述三维存储器数据保留能力测试结构在烘烤温度为125℃的情况下，烘烤10小时以上。

Images