CN110021334A - 一种晶圆测试方法 - Google Patents

一种晶圆测试方法 Download PDF

Info

Publication number
CN110021334A
CN110021334A CN201910318905.6A CN201910318905A CN110021334A CN 110021334 A CN110021334 A CN 110021334A CN 201910318905 A CN201910318905 A CN 201910318905A CN 110021334 A CN110021334 A CN 110021334A
Authority
CN
China
Prior art keywords
test
chip
crystal round
wafer
approach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910318905.6A
Other languages
English (en)
Other versions
CN110021334B (zh
Inventor
任栋梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910318905.6A priority Critical patent/CN110021334B/zh
Publication of CN110021334A publication Critical patent/CN110021334A/zh
Application granted granted Critical
Publication of CN110021334B publication Critical patent/CN110021334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Abstract

本发明提供了一种晶圆测试方法，在被测晶圆上的芯片并行测试时，当芯片有异常时，将异常芯片的电源管脚电压设定为0v，用以降低异常被测芯片对正常被测芯片测试干扰；在被测晶圆上的芯片串行测试过程中，当有芯片处于闲置状态时，将闲置的被测芯片的信号管脚设定为“保持”状态，用以降低闲置的被测芯片退出测试模式的几率。该晶圆测试方法能有效降低芯片之间的串扰，降低测试中的误载率，提高测试的稳定性，提升晶圆的良率。

Description

一种晶圆测试方法
技术领域
本发明涉及集成电路测试领域，特别涉及一种嵌入式闪存的晶圆测试方法。
背景技术
晶圆测试(Circuit Probing，CP)也称电路针测，在封装前直接在晶圆(wafer)上对芯片晶粒(die)进行测试，用于验证每个芯片是否符合产品规格。现有技术中为了减低测试成本，提高测试效率，需要不断增加测试同测数，在同测过程中使用并行测试和串行测试两种方法进行测试，但是并行测试中异常芯片会干扰正常芯片，串行测试中闲置的芯片会扰乱被测芯片的运行，而且随着同测次数的增加，芯片与芯片之间串扰与同步性的问题会愈发严重。
发明内容
本发明的目的在于提供一种晶圆测试方法，用于解决多个芯片进行同测而产生的误载问题。
为实现上述目的及其他相关目的，本发明提供了一种晶圆测试方法，根据晶圆测试模式对所述晶圆进行测试，包括：当所述晶圆测试模式为芯片并行测试时，若检测到芯片有异常时，将异常芯片的电源管脚电压设定为0，然后对其他芯片进行测试；当所述测试模式为芯片串行测试时，将除被测芯片外的其他待检测芯片的信号管脚设定为“保持”状态，然后对所述被测芯片进行检测。
优选地，所述串行测试使用探针卡进行测试。
优选地，所述并行测试使用探针卡进行测试。
优选地，所述被测芯片的数量小于或等于所述探针卡一次所能接触的最大芯片数量。
优选地，所述被测芯片的数量大于或等于2个。
优选地，所述被测芯片为嵌入式闪存芯片。
优选地，所述探针卡用于连接测试机与被测芯片。
优选地，所述测试机上设有晶圆测试控制软件。
优选地，所述晶圆测试控制软件控制异常芯片的电源管脚电压设定为0。
优选地，所述晶圆测试控制软件控制闲置的被测芯片的信号管脚设定为“保持”状态。
综上所述，本发明提供的晶圆测试方法中，被测芯片为两个及两个以上，在被测芯片并行测试过程中，当被测芯片有异常时，将异常芯片的电源管脚电压设定为0，用以降低异常被测芯片对正常被测芯片测试干扰；在被测芯片串行测试过程中，当有被测芯片处于闲置状态时，将闲置的被测芯片的信号管脚变为“保持”状态，用以降低闲置的被测芯片退出测试模式的几率，减少了芯片之间的串扰，解决了芯片的误载问题。
附图说明
图1为本发明实施例一的晶圆并行测试流程图；
图2为本发明实施例一的晶圆串行测试流程图；
具体实施方式
本发明的核心思想在于提供一种晶圆测试方法，降低多个芯片在测试时，芯片之间不会串扰，从而使芯片出现误载现象。
为使本发明的目的、优点和特征更加清楚，以下结合附图1和2对本发明提出的晶圆测试方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本实施例的晶圆测试方法，根据晶圆测试模式对所述晶圆进行测试，包括：当所述晶圆测试模式为芯片并行测试时，若检测到芯片有异常时，将异常芯片的电源管脚电压设定为0，然后对其他芯片进行测试；当所述测试模式为芯片串行测试时，将除被测芯片外的其他待检测芯片的信号管脚设定为“保持”状态，然后对所述被测芯片进行检测。
参阅图1，其是本发明实施例一的晶圆并行测试流程图，该晶圆并行测试包含四个芯片，分别为芯片1、芯片2,、芯片3和芯片4，其中芯片4为异常芯片，将其电源管脚电压设定为0。
参阅图2，其是本发明实施例一的晶圆串行测试流程图，该晶圆串行测试包含四个芯片，分别为芯片1、芯片2,、芯片3和芯片4，芯片1、芯片2和芯片3为闲置芯片，芯片4为运行芯片，将闲置芯片的信号管脚状态设定为“保持”，所述的“保持”状态表示晶圆的信号管脚处于不工作状态，因此不会产生串扰的问题。
其中，并行测试是指所有被测芯片同时进行测试；串行测试是指被测芯片按照一定的顺序一个接一个进行测试直至测试完成，当某一被测芯片进行测试，即处于运行状态时，其余被测芯片就为所述闲置状态。
需要说明的是，不管是并行测试，还是串行测试，优先选择探针卡进行测试。探针卡用于连接测试机与被测芯片，测试机上设有晶圆测试控制软件，用于控制管脚电压和信号。
此外，被测芯片的数量大于或等于2个，同时小于或等于探针卡一次所能接触的最大芯片数量。
同时，所述被测芯片为嵌入式闪存芯片。
综上所述，本发明提供的晶圆测试方法中，被测芯片为两个及两个以上，在被测芯片并行测试过程中，当被测芯片有异常时，将异常芯片的电源管脚电压设定为0v，用以降低异常被测芯片对正常被测芯片测试干扰；在被测芯片串行测试过程中，当有被测芯片处于闲置状态时，将闲置的被测芯片的信号管脚设定为“保持”状态，用以降低闲置的被测芯片退出测试模式的几率，减少了芯片之间的串扰，解决了芯片的误载问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种晶圆测试方法，根据晶圆测试模式对所述晶圆进行测试，其特征在于，包括：当所述晶圆测试模式为芯片并行测试时，若检测到晶圆上的芯片有异常时，将异常芯片的电源管脚电压设定为0，然后对其他芯片进行测试；当所述测试模式为芯片串行测试时，将除被测芯片外的其他待检测芯片的信号管脚设定为“保持”状态，然后对所述被测芯片进行检测。
2.如权利要求1所述的晶圆测试方法，其特征在于，所述串行测试使用探针卡进行测试。
3.如权利要求1所述的晶圆测试方法，其特征在于，所述并行测试使用探针卡进行测试。
4.如权利要求2或3所述的晶圆测试方法，其特征在于，所述被测芯片的数量小于或等于所述探针卡一次所能接触的最大芯片数量。
5.如权利要求1所述的晶圆测试方法，其特征在于，所述被测芯片的数量大于或等于2个。
6.如权利要求1所述的晶圆测试方法，其特征在于，所述被测芯片为嵌入式闪存芯片。
7.如权利要求2或3所述的晶圆测试方法，其特征在于，所述探针卡用于连接测试机与被测芯片。
8.如权利要求7所述的晶圆测试方法，其特征在于，所述测试机上设有晶圆测试控制软件。
9.如权利要求8所述的晶圆测试方法，其特征在于，所述晶圆测试控制软件控制异常芯片的电源管脚电压设定为0。
10.如权利要求8所述的晶圆测试方法，其特征在于，所述晶圆测试控制软件控制闲置的被测芯片的信号管脚设定为“保持”状态。
CN201910318905.6A 2019-04-19 2019-04-19 一种晶圆测试方法 Active CN110021334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910318905.6A CN110021334B (zh) 2019-04-19 2019-04-19 一种晶圆测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910318905.6A CN110021334B (zh) 2019-04-19 2019-04-19 一种晶圆测试方法

Publications (2)

Publication Number Publication Date
CN110021334A true CN110021334A (zh) 2019-07-16
CN110021334B CN110021334B (zh) 2021-08-27

Family

ID=67191962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910318905.6A Active CN110021334B (zh) 2019-04-19 2019-04-19 一种晶圆测试方法

Country Status (1)

Country Link
CN (1) CN110021334B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110286309A (zh) * 2019-07-19 2019-09-27 北京华峰测控技术股份有限公司 晶圆并行测试装置、方法和系统
CN110942800A (zh) * 2019-12-13 2020-03-31 长江存储科技有限责任公司 一种三维存储器数据保留能力测试结构及测试方法
CN111984478A (zh) * 2020-07-21 2020-11-24 江苏艾科半导体有限公司 一种eeprom芯片传递式测试方法及系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0013290A1 (en) * 1978-12-29 1980-07-23 International Business Machines Corporation Large scale integrated circuit wafer and method of testing same
WO1983002357A1 (en) * 1981-12-21 1983-07-07 Burroughs Corp Improvements in or relating to wafer scale integrated circuits
CN86105604A (zh) * 1985-07-24 1987-02-11 海因茨·克鲁格 用于测试集成电路元件的电路结构
JPH04174538A (ja) * 1990-08-02 1992-06-22 Hitachi Ltd 半導体集積回路装置の製造方法
CN1928575A (zh) * 2006-10-11 2007-03-14 威盛电子股份有限公司 芯片测试机制与相关方法
CN1941167A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 具有串行输入/输出接口的多端口存储器装置
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
CN101840876A (zh) * 2009-03-20 2010-09-22 普诚科技股份有限公司 产品验证系统
CN106887253A (zh) * 2017-01-10 2017-06-23 西安紫光国芯半导体有限公司 一种采用测试针卡进行dram晶圆测试的方法
CN107391332A (zh) * 2017-07-28 2017-11-24 郑州云海信息技术有限公司 一种存储系统及调试系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0013290A1 (en) * 1978-12-29 1980-07-23 International Business Machines Corporation Large scale integrated circuit wafer and method of testing same
WO1983002357A1 (en) * 1981-12-21 1983-07-07 Burroughs Corp Improvements in or relating to wafer scale integrated circuits
CN86105604A (zh) * 1985-07-24 1987-02-11 海因茨·克鲁格 用于测试集成电路元件的电路结构
JPH04174538A (ja) * 1990-08-02 1992-06-22 Hitachi Ltd 半導体集積回路装置の製造方法
CN1941167A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 具有串行输入/输出接口的多端口存储器装置
CN1928575A (zh) * 2006-10-11 2007-03-14 威盛电子股份有限公司 芯片测试机制与相关方法
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
CN101840876A (zh) * 2009-03-20 2010-09-22 普诚科技股份有限公司 产品验证系统
CN106887253A (zh) * 2017-01-10 2017-06-23 西安紫光国芯半导体有限公司 一种采用测试针卡进行dram晶圆测试的方法
CN107391332A (zh) * 2017-07-28 2017-11-24 郑州云海信息技术有限公司 一种存储系统及调试系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110286309A (zh) * 2019-07-19 2019-09-27 北京华峰测控技术股份有限公司 晶圆并行测试装置、方法和系统
CN110942800A (zh) * 2019-12-13 2020-03-31 长江存储科技有限责任公司 一种三维存储器数据保留能力测试结构及测试方法
CN111984478A (zh) * 2020-07-21 2020-11-24 江苏艾科半导体有限公司 一种eeprom芯片传递式测试方法及系统

Also Published As

Publication number Publication date
CN110021334B (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN110021334A (zh) 一种晶圆测试方法
US7202687B2 (en) Systems and methods for wireless semiconductor device testing
US9557366B2 (en) Tester to simultaneously test different types of semiconductor devices and test system including the same
CN105070320B (zh) 一种存储器晶圆测试方法及存储器测试机
US7626413B2 (en) Parallel testing of semiconductor devices using a dividing voltage supply unit
US6842022B2 (en) System and method for heterogeneous multi-site testing
US7539912B2 (en) Method and apparatus for testing a fully buffered memory module
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
CN103543368A (zh) 集成电路开/短路测试方法及测试机
US20100218057A1 (en) Control method for semiconductor integrated circuit and semiconductor integrated circuit
KR20080064371A (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
CN108333395A (zh) 一种基于晶圆测试设计的探针卡基板
US8378698B2 (en) Integrated circuit testing apparatus and method
CN214041466U (zh) 通用老化母板、转接板及测试装置
CN101165502B (zh) 测试仪同测方法
KR20100076445A (ko) 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드
US20110254579A1 (en) Semiconductor test method and semiconductor test system
CN114637715B (zh) 内存插槽、内存模组结构、检测方法、检测装置和主板
CN112147482A (zh) 一种并行测试系统及其测试方法
CN106251907A (zh) 内建自测系统及方法
CN108983072A (zh) 晶圆测试方法、晶圆测试装置以及晶圆测试系统
KR20110094747A (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법
CN100592097C (zh) 具有板上表征单元的ic
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
KR20030050663A (ko) 반도체 메모리 소자의 병렬 테스트 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant