CN100592097C - 具有板上表征单元的ic - Google Patents

具有板上表征单元的ic Download PDF

Info

Publication number
CN100592097C
CN100592097C CN200480019482A CN200480019482A CN100592097C CN 100592097 C CN100592097 C CN 100592097C CN 200480019482 A CN200480019482 A CN 200480019482A CN 200480019482 A CN200480019482 A CN 200480019482A CN 100592097 C CN100592097 C CN 100592097C
Authority
CN
China
Prior art keywords
semiconductor devices
operated
test
data
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480019482A
Other languages
English (en)
Other versions
CN1820205A (zh
Inventor
K·M·M·范卡姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1820205A publication Critical patent/CN1820205A/zh
Application granted granted Critical
Publication of CN100592097C publication Critical patent/CN100592097C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31915—In-circuit Testers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)

Abstract

一种用于提供半导体器件(201)的内置式表征的系统和方法。该器件设有内置式整体表征单元(203)，其在不需要外部测试设备的情况下允许表征该器件。

Description

具有板上表征单元的IC
技术领域
本发明涉及集成电路(IC)测试领域。
背景技术
在制造期间，特别是在生产周期结束时，IC被测试以确保其质量和功能。如果在生产周期的任一点发现IC无法正常运行，或具有落在规定范围以外的操作参数，那么它会被废弃以便节省时间和金钱。
这种测试必须便宜和有效，并且必须使用尽可能少的专门的测试设备以便最小化测试成本。
除了确定功能性的测试以外，还执行其它测试以确定IC的一些操作参数，例如最大和最小工作电压和/或温度，以及最大和最小可用时钟频率。
这些测试能够实现IC的‘表征(characterization)’，并且还用昂贵的测试设备来执行。这种表征使用户很容易得到IC产品的规格说明，使他们能够确定器件对特定应用的适用性。因此，所执行的任何表征都必须正确，并且是集成电路器件的生产周期中的重要部分。
但是，由于成本的原因，并非所有的IC都被表征。在当前的工艺技术中，这仍是可以接受的。然而，在未来技术中，工艺扩展将以这样的方式增加，即单晶片上的管芯将得到不同的物理参数，因此，表征每个IC将成为强制性的，以保证得到高质量产品。在这种情况下，表征必须足够便宜，以便它可应用于每个IC.
图1示出了使用昂贵的测试设备所执行的一般表征过程的结果。图1是所谓的‘Shmoo图’，其示出IC的频率的表征与所述IC的电源电压的关系曲线。特别地，如图1所示的Shmoo图是表示当例如频率、电压、或温度之类的参数变化时特定测试如何通过或失败，以及该测试如何在所述IC上重复执行的图。失败区域的形状是有意义的，并且有助于确定失败的原因。在图1的Shmoo图中，通过被显示为白色正方形，并且失败被显示为灰色正方形。正常的电路工作的Shmoo图示出随电源电压增加的更好的高频性能，如图1所示。
为使表征测试可行，它们必须被快速执行，并且使用尽可能少的测试设备。但是，正如所提及的，由于新的半导体IC技术的增加的工艺变换(甚至在单晶片上)，表征测试不可能对每个IC产生相同的结果(即操作参数)。但是，为了确保低生产成本，使用测试设备在其生产过程结束时分别表征每个IC是不可行的。
US 200I/0035766(Nakajima)公开了用于提供器件(或产品)的表征的方法和器件。该Nakajima文献公开了，该方法可在IC测试器件中实施。然而，所嵌入的器件与将要测试的器件是分开的，由于Nakajima专利的方法和器件是针对另一个器件的表征的，因此并没有解决当前的表征问题。
因此，需要一种方法和系统，其能够提供节省成本并节省空间的IC表征，并且其避免需要独立的、昂贵的和/或大量的测试设备，以及其为每个IC提供可靠的表征数据。
发明内容
根据本发明的一个方面，提供一种包括功能器件的半导体器件，其特征在于还包括整体表征单元，该整体表征单元可操作用于提供用于控制半导体器件的操作参数的控制信号。
根据本发明的一个方面，提供一种表征包括功能器件的半导体器件的方法，其特征在于在半导体器件中提供整体表征单元，通过整体表征单元提供控制信号以控制半导体器件的操作参数，并从该整体表征单元中获得表征数据。
附图说明
图1是在表征状态下的器件的Shmoo图；
图2示出根据本发明的一个方面的IC结构；
图3示出根据本发明的另一个方面的IC结构；
图4示出根据本发明的另一个方面的IC结构。
具体实施方式
图2示出一个IC 201，其具有根据本发明的一个方面的结构。
IC 201的电源电压和时钟信号分别由电压控制器203和时钟控制器205控制。根据本发明的一个方面，电压控制器203可操作用于将可变电源电压提供到在表征状态下的器件(DUC)207，而时钟控制器205可操作用于将可变时钟信号提供到DUC 207(即具有可变周期的时钟信号)。控制器203、205可被有效描述为‘表征参数控制器’，以便将它们的功能描述为可操作用于控制DUC 207的表征参数的控制器。
提供测试接口以便为控制器203、205提供指令。在图2的实现中，硬件或软件控制器在IC 201外部是可用的，以便执行表征。测试激励从外部通过接口施加于DUC 207。时钟控制器205还可操作用于从IC201输出时钟信号，以便使测试激励和其对外界的响应同步。
特别地，图2的系统的实现需要测试接口，其可操作用于为电压控制器203和时钟控制器205提供所要求的参数，以便启动表征过程。通过另外的接口从外部硬件或软件源向DUC 207提供测试激励。
DUC 207提供IC 201的功能性，并且IC 201的所有其它部分，例如电压控制器203和时钟控制器205都是辅助项，它们根据本发明在IC 201上提供测试功能性。
分别通过电压和时钟控制器203、205供应测试激励和可变电压以及时钟信号的组合允许相对于由控制器203、205控制的参数来表征DUC 207。在图2示出的实例中，用来执行表征的参数因此是电压和时钟周期。但是，应当理解，适于形成DUC 207的表征的任何参数都可由控制器203、205控制。
以这种方式，可在‘芯片内’执行IC表征，由此提供内置芯片表征(BICC)系统。
图3示出一个具有根据本发明第二实施例的结构的IC 301。在表征状态下的器件303(DUC)被可操作用于产生测试激励并观察响应的内置式自测试(BIST)硬件305包围。BIST的使用在本领域内是众所周知的。本发明并非直接涉及BIST，因此将不对此进行任何进一步的详细描述。
IC 301的电源电压和时钟信号由电压控制器307和时钟控制器309控制。如同在前的实施例，电压控制器307可操作用于将可变电源电压提供到DUC 303和BIST硬件305，而时钟控制器309可操作用于将可变时钟信号提供到DUC 303。时钟信号还被提供到BIST硬件305。控制器307、309都通过使用外部软件或硬件控制装置(未示出)来控制。控制器307、309通过IC 301的测试接口接收数据。
如同前面，DUC 303提供IC 301的功能性，并且IC 301的所有其它部分，例如BIST硬件305、电压控制器307以及时钟控制器309都是辅助项，其提供关于IC 301的测试功能性。
在图3的实现中，外部硬件或软件控制器用来执行表征过程。从内部通过BIST模块309来产生测试激励。通过测试接口输出测试结果。
采用类似于图2的系统的方式，控制器307、309可操作用于改变DUC 303的表征参数。对于该表征参数的每一个值，在DUC 303上执行测试。照这样，执行DUC 303的表征，其结果从IC输出，如上所述。这些结果可用来产生与图1所示相似的Shmoo图，以便相对于由控制器307、309控制的参数(即在图3的实例中分别为电压和时钟周期)提供DUC 303的表征。
图2和图3的实现提供了BICC功能性，但需要使用外部(相对于IC 201、301)软件或硬件。这样，由于不需要内部全局控制模块，因此可节省IC区域。
图4示出根据本发明的另一个实施例的IC 401。在图4中，BI CC系统包括电压控制器403、时钟控制器405、DUC 407、以及由BIST硬件409提供的BIST功能性，与图3所示的相似。
提供测试接口以便为全局控制器411提供指令。在一种操作方法中，全局控制器411通过该测试接口接收提示，以启动表征过程。该提示可包括对全局控制器411开始该过程的请求，并且还可包括将在该过程期间被表征的芯片401的参数。
一旦接收了该提示数据，控制器411就可操作用于通过使用控制器403、405改变芯片401的一些参数(其在这种情况下分别控制电压和时钟信号)。
特别地，已通过测试接口接收必要的提示和表征参数之后，全局控制器411可操作用于通过使用控制器403、405来改变DUC 407的一些参数。在图4所示的实例中，控制器403、405分别控制DUC 407的电压和时钟信号，并将因此使DUC 407的表征能够相对于IC电源电压和时钟频率来执行。这种表征采用如以上参考图1所描述的Shmoo图的形式来有效描绘。
全局控制器411可操作用于对控制器403、405重复编程，由此可产生‘虚拟’Shmoo图。
如图2和图3所示的本发明的实现方式同样能够有利地产生‘虚拟’Shmoo图，但不是全局控制器为表征参数控制器提供数据，而是通过测试接口用软件或硬件来提供。
如果在表征过程中使用BIST(图3和图4)，则Shmoo图将仅仅具有通过/失败信息。但是，如果没有使用BIST(图2)，则Shmoo图还可包括每一测试的故障数。但是，通常，由本发明的表征过程产生的虚拟Shmoo图与使用外部测试设备产生的那些相同。对于由测试设备产生的Shmoo图来说必需的是，需要外部软件以便能够观察和估计Shmoo图。
本领域的技术人员应当理解，虽然参考电压和时钟控制器对本发明进行了描述，但DUC 403的任何适当参数都可由控制器403、405控制。电压和时钟控制器的使用并非旨在限制，而仅仅是被包括在此以便更好地解释由本发明所产生的发明概念以及特殊优点。
如果在IC 401上存在可用的存储模块413，则可以将所产生的Shmoo图保存在存储器中，因此可以在Shmoo图产生的结束时将其读出。这将使表征过程加速，因为将不需要在每个测量周期之后从IC输出时钟/电压数据。
但是，如果没有可用的存储模块，则直接通过测试接口输出表征信息。
本领域的技术人员应当理解，以上参考图2到图4给出的并在其中示出的实例被提出是为了更好地解释由本发明体现的发明概念，而并非旨在限制。特别地，应当理解，在此没有明确提及的本发明的替换实现是可以的。特别地，在芯片内和芯片外所执行的任务的确切性质(其指示芯片上存在的控制和测试模块的数目)可改变，以便例如适应特定应用，或者节省芯片空间。因此，以上仅参考附图所解释的实现给出了根据本发明的发明概念的IC结构的三个具体实例。

Claims (23)

1.一种包括功能器件的半导体器件，其特征在于还包括整体表征单元，该整体表征单元可操作用于提供用于控制半导体器件的操作参数的控制信号。
2.如权利要求1所述的半导体器件，其中整体表征单元可操作用于提供用于控制半导体器件的电源电压的控制信号。
3.如权利要求1或2所述的半导体器件，其中整体表征单元可操作用于提供用于控制半导体器件的时钟信号的控制信号。
4.如权利要求1或2中的任何一个所述的半导体器件，其中功能器件可操作用于接收测试数据。
5.如权利要求4所述的半导体器件，其中功能器件可操作用于响应所述测试数据来产生测试响应。
6.如权利要求4所述的半导体器件，其中功能器件可操作用于从所述整体表征单元接收控制信号。
7.如权利要求3所述的半导体器件，其中整体表征单元可操作用于将时钟信号从外部提供到所述半导体器件。
8.如权利要求1或2中的任何一个所述的半导体器件，包括测试接口，并且其中整体表征单元可操作用于通过该测试接口接收数据。
9.如权利要求1或2中的任何一个所述的半导体器件，进一步包括可操作用于将控制数据提供到整体表征单元的软件控制装置。
10.如权利要求1或2中的任何一个所述的半导体器件，进一步包括可操作用于将控制数据提供到整体表征单元的硬件控制装置。
11.如权利要求9所述的半导体器件，其中软件控制装置可操作用于通过半导体器件的测试接口将控制数据提供到整体表征单元。
12.如权利要求10所述的半导体器件，其中硬件控制装置可操作用于通过半导体器件的测试接口将控制数据提供到整体表征单元。
13.如权利要求5所述的半导体器件，进一步包括可操作用于将测试数据提供到功能器件的内置式测试硬件。
14.如权利要求13所述的半导体器件，其中内置式测试硬件是符合IEEE 1149.1的。
15.如权利要求13所述的半导体器件，包括测试接口，并且其中内置式测试硬件可操作用于通过半导体器件的测试接口接收测试数据。
16.如权利要求13所述的半导体器件，其中内置式测试硬件可操作用于响应提供到所述功能器件的所述测试数据来提供测试响应数据。
17.如权利要求16所述的半导体器件，其中内置式测试硬件可操作用于从半导体器件输出所述测试响应数据。
18.如权利要求1或2中的任何一个所述的半导体器件，进一步包括存储模块，其可操作用于存储半导体器件的表征数据。
19.如权利要求10所述的半导体器件，其中所述硬件控制装置是控制器。
20.如权利要求19所述的半导体器件，其中控制器可操作用于将控制数据提供到内置式测试硬件。
21.如权利要求19所述的半导体器件，其中控制器可操作用于同存储模块通信。
22.如权利要求19所述的半导体器件，其中控制器可操作用于通过半导体器件的测试接口接收数据。
23.一种表征包括功能器件的半导体器件的方法，其特征在于在半导体器件中提供整体表征单元，通过整体表征单元提供控制信号以控制半导体器件的操作参数，并从该整体表征单元中获得表征数据。
CN200480019482A 2003-07-09 2004-07-01 具有板上表征单元的ic Expired - Fee Related CN100592097C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03102062.1 2003-07-09
EP03102062 2003-07-09

Publications (2)

Publication Number Publication Date
CN1820205A CN1820205A (zh) 2006-08-16
CN100592097C true CN100592097C (zh) 2010-02-24

Family

ID=34042919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480019482A Expired - Fee Related CN100592097C (zh) 2003-07-09 2004-07-01 具有板上表征单元的ic

Country Status (9)

Country Link
US (1) US7475312B2 (zh)
EP (1) EP1646883B8 (zh)
JP (1) JP2007527110A (zh)
KR (1) KR20060028810A (zh)
CN (1) CN100592097C (zh)
AT (1) ATE366941T1 (zh)
DE (1) DE602004007525T2 (zh)
TW (1) TW200508632A (zh)
WO (1) WO2005006005A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8484524B2 (en) * 2007-08-21 2013-07-09 Qualcomm Incorporated Integrated circuit with self-test feature for validating functionality of external interfaces
US10768230B2 (en) * 2016-05-27 2020-09-08 International Business Machines Corporation Built-in device testing of integrated circuits
US10685730B1 (en) * 2018-03-20 2020-06-16 Seagate Technology Llc Circuit including efficient clocking for testing memory interface
CN113242976A (zh) 2018-10-01 2021-08-10 大众汽车股份公司 用于监测电子系统的可靠性的方法和装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137048B2 (en) * 2001-02-02 2006-11-14 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
JPH04212524A (ja) * 1990-12-06 1992-08-04 Matsushita Electric Ind Co Ltd 半導体集積回路
US6466520B1 (en) * 1996-09-17 2002-10-15 Xilinx, Inc. Built-in AC self test using pulse generators
US5982189A (en) * 1997-05-14 1999-11-09 International Business Machines Corporation Built-in dynamic stress for integrated circuits
US6427217B1 (en) * 1999-04-15 2002-07-30 Agilent Technologies, Inc. System and method for scan assisted self-test of integrated circuits
US6496947B1 (en) * 1999-10-25 2002-12-17 Lsi Logic Corporation Built-in self repair circuit with pause for data retention coverage
JP4048691B2 (ja) * 2000-04-27 2008-02-20 横河電機株式会社 Ｉｃ試験装置及びｉｃ試験方法
US6556938B1 (en) * 2000-08-29 2003-04-29 Agilent Technologies, Inc. Systems and methods for facilitating automated test equipment functionality within integrated circuits
JP4115676B2 (ja) * 2001-03-16 2008-07-09 株式会社東芝 半導体記憶装置
JP2003060049A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd 半導体集積回路装置
US6889332B2 (en) * 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
US6948080B2 (en) * 2002-01-09 2005-09-20 Raytheon Company System and method for minimizing upsets in digital microcircuits via ambient radiation monitoring
US7036062B2 (en) * 2002-10-02 2006-04-25 Teseda Corporation Single board DFT integrated circuit tester
US7017094B2 (en) * 2002-11-26 2006-03-21 International Business Machines Corporation Performance built-in self test system for a device and a method of use
JP2004260090A (ja) * 2003-02-27 2004-09-16 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US7475312B2 (en) 2009-01-06
ATE366941T1 (de) 2007-08-15
EP1646883B1 (en) 2007-07-11
EP1646883B8 (en) 2007-09-05
WO2005006005A1 (en) 2005-01-20
DE602004007525D1 (de) 2007-08-23
US20060155500A1 (en) 2006-07-13
KR20060028810A (ko) 2006-04-03
DE602004007525T2 (de) 2008-03-13
TW200508632A (en) 2005-03-01
EP1646883A1 (en) 2006-04-19
JP2007527110A (ja) 2007-09-20
CN1820205A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
CN103744009B (zh) 一种串行传输芯片测试方法、系统及集成芯片
CN101173972B (zh) 用于测试确定电子设备中的最小运行电压的方法和装置
US8234511B2 (en) Speed binning for dynamic and adaptive power control
US8812921B2 (en) Dynamic clock domain bypass for scan chains
US20020129293A1 (en) Scan based multiple ring oscillator structure for on-chip speed measurement
CN113514759B (zh) 一种多核测试处理器及集成电路测试系统与方法
CN105989900B (zh) 片上系统芯片及其嵌入式存储器最低工作电压的测量
US6907585B2 (en) Semiconductor integrated circuit and its design methodology
WO2003052437A2 (en) Microprocessor-based probe for integrated circuit testing
CN112649719A (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
CN110021334B (zh) 一种晶圆测试方法
Goel et al. Control-aware test architecture design for modular SOC testing
CN100592097C (zh) 具有板上表征单元的ic
CN102662092A (zh) 晶圆测试装置及方法
JP3127111U (ja) 複数のチップを同時にテストできるテストシステムおよびシングルチップテスター
CN101165502B (zh) 测试仪同测方法
US7653852B2 (en) Semiconductor device and method of adding tester circuit for the same
CN111435145A (zh) 一种针对智能卡芯片的测试系统
US9222982B2 (en) Test apparatus and operating method thereof
CN1841077B (zh) 多个测试流的校准信息的汇编
CN102890232A (zh) 平行测试方法
CN106526459B (zh) 高性能射频遥控自动化测试系统及其方法
CN110161977B (zh) 测量系统及其测量方法
CN221007786U (zh) 芯片测试装置
CN106597062A (zh) 集成电路器件电源上电过程中的电流测试系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071012

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071012

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224

Termination date: 20110701