CN111435145A - 一种针对智能卡芯片的测试系统 - Google Patents

一种针对智能卡芯片的测试系统 Download PDF

Info

Publication number
CN111435145A
CN111435145A CN201910028436.4A CN201910028436A CN111435145A CN 111435145 A CN111435145 A CN 111435145A CN 201910028436 A CN201910028436 A CN 201910028436A CN 111435145 A CN111435145 A CN 111435145A
Authority
CN
China
Prior art keywords
100mdm
test
pin
pins
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910028436.4A
Other languages
English (en)
Inventor
石志刚
来金鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Chipadvanced Co ltd
Original Assignee
Beijing Chipadvanced Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Chipadvanced Co ltd filed Critical Beijing Chipadvanced Co ltd
Priority to CN201910028436.4A priority Critical patent/CN111435145A/zh
Publication of CN111435145A publication Critical patent/CN111435145A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实施例提供一种针对智能卡芯片的测试系统，包括测试机及参与并行测试的多个智能卡芯片；其中：测试机包括一个或多个100MDM板卡，100MDM板卡包括多个100MDM测试资源；并且，每个智能卡芯片的VCC管脚单独连接100MDM板卡进行供电；多个智能卡芯片的同种类的第一管脚采用多位复用的方式连接100MDM测试资源，第一管脚的信号不随周期进行电平翻转；每个智能卡芯片的第二管脚单独连接100MDM测试资源，第二管脚的信号随周期进行电平翻转。本发明实施例提供的针对智能卡芯片的测试系统，通过采用100MDM板卡给VCC管脚供电，并且同种类的第一管脚复用100MDM测试资源，有效地减少了测试机板卡的使用数量，降低了测试成本。

Description

一种针对智能卡芯片的测试系统
技术领域
本发明实施例涉及集成电路测试技术领域，具体涉及一种针对智能卡芯片的测试系统。
背景技术
集成电路制造整套工艺流程中，测试加工环节属于半导体产业的关键工艺环节。半导体测试大体包括CP测试加工(晶圆测试加工)和FT测试加工(封装后测试加工)两大类。其中CP测试加工是集成电路后道封装前重要工艺环节，目的是将晶圆中的管芯(集成电路芯片)进行个性化处理并分类标定，以供后续加工环节和应用环节使用。晶圆测试加工大体包含但不限于电性能检测，可靠性检测，个性化修调和个性化数据编码录入等，最后出货的时候还需要对晶圆实物进行分类标定处理才可以包装出货给下游厂商使用或进行下一道半导体工艺的操作。
现阶段智能卡芯片已经进入内嵌flash模块的时代。在目前半导体工艺下，均需要对芯片进行基准电压电流频率的个性化修调。随着半导体工艺不断向深亚微米至纳米级工艺进发，为了弥补工艺带来的管芯性能差异，更需要个性化修调来解决。电性能修调主要是通过特定的电压电流或功能测试项反馈不同管芯的当前特性，然后根据寄存器不同地址预设的一组可修调参数范围，对不同管芯进行个性化的寄存器配置。
为提高测试效率，通常对晶圆进行多site并行测试。现今利用测试机对智能卡芯片进行高并测测试时，存在测试资源需求大、测试资源成本高的问题。
比如，以具备下列管脚的内嵌flash智能卡芯片为例：
Figure BDA0001943348850000021
在进行256site并行测试时，一颗芯片需要用到1个DPS资源和6个IO资源，若一个测试机包含256个DPS资源和1536个IO资源，则可以进行256DUT(Device under test，被测器件，通常指集成电路芯片)并行测试。其中，利用DPS资源对电源管脚进行测试，利用IO资源(如100MDM)对输入输出等管脚进行测试。
发明内容
为解决现有技术中测试资源利用率不高、测量成本较高的问题，本发明实施例提供一种针对智能卡芯片的测试系统。
本发明实施例提供的针对智能卡芯片的测试系统，包括测试机及参与并行测试的多个智能卡芯片；其中：所述测试机包括一个或多个100MDM板卡，所述100MDM板卡包括多个100MDM测试资源；并且，每个所述智能卡芯片的VCC管脚单独连接所述100MDM板卡进行供电；多个所述智能卡芯片的同种类的第一管脚采用多位复用的方式连接所述100MDM测试资源，所述第一管脚的信号不随周期进行电平翻转；每个所述智能卡芯片的第二管脚单独连接所述100MDM测试资源，所述第二管脚的信号随周期进行电平翻转。
可选地，所述第一管脚包括VPP管脚、VDD18管脚及TST管脚中的一种或多种；所述第二管脚包括CLK管脚、IO管脚及RESET管脚中的一种或多种。
可选地，四个并测位的所述VPP管脚复用一个所述100MDM测试资源，两个并测位的所述VDD18管脚复用一个所述100MDM测试资源，四个并测位的所述TST管脚复用一个所述100MDM测试资源。
可选地，所述第一管脚的信号由探针引出后通过继电器实现所述多位复用。
可选地，所述继电器设置于探针卡上和/或资源转换板上。
可选地，所述测试机还包括DPS90A板卡；所述VCC管脚通过跳线连接所述100MDM板卡；当所述跳线位于第一焊接位置时，所述VCC管脚连接所述100MDM板卡；当所述跳线位于第二焊接位置时，所述VCC管脚连接所述DPS90A板卡。
可选地，所述测试机为t2000ims测试机。
本发明实施例提供的针对智能卡芯片的测试系统，通过采用100MDM板卡给VCC管脚供电，并且同种类的第一管脚复用100MDM测试资源，有效地减少了测试机板卡的使用数量，降低了测试成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的针对智能卡芯片的测试系统的结构示意图；
图2是本发明实施例提供的针对智能卡芯片的测试系统的测量电路的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在具体介绍本发明实施例之前，先对相关知识进行介绍：
晶圆：指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆；在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能之IC产品。
晶圆测试：由于制程设计或材料本身的特性，最后完成的晶圆具有正常芯片及缺陷芯片。一般是以测试机台与探针卡(ProbeCard)来测试晶圆上每一个芯片，以确保芯片的电气特性与效能符合设计规格。
并行测试：ATE(自动测试设备，Automatic Test Equipment)在同一时间内完成多个管芯(die)的测试任务，其优点是可以提高测试资源的利用率。并行测试技术源于对系统闲置资源的充分利用。在串行测试过程中CPU和测试机的实际使用率只占20％，极大浪费了测试资源和时间，这必然会导致并行测试技术的发展。越高的并测数，一般对应越快的测试时间，但同时也受测试机资源和探针排布等限制。目前对于智能卡芯片，256DUT(Deviceunder test，被测器件)并行测试已成为高同测的主流并测数。
智能卡(Smart Card)：内嵌有微芯片的塑料卡(通常是一张信用卡的大小)的通称。一些智能卡包含一个微电子芯片，智能卡需要通过读写器进行数据交互。智能卡配备有CPU、RAM和I/O，可自行处理数量较多的数据而不会干扰到主机CPU的工作。智能卡还可过滤错误的数据，以减轻主机CPU的负担。适应于端口数目较多且通信速度需求较快的场合。卡内的集成电路包括中央处理器CPU、可编程只读存储器EEPROM、随机存储器RAM和固化在只读存储器ROM中的卡内操作系统COS(Chip Operating System)。卡中数据分为外部读取和内部处理部分。
探针卡：是将探针卡上的探针直接与芯片上的焊垫或凸块直接接触，引出芯片讯号，再配合周边测试仪器与软件控制达到自动化量测的目的。探针卡应用在IC尚未封装前，针对裸晶系以探针做功能测试，筛选出不良品、再进行之后的封装工程。
图1是本发明实施例提供的针对智能卡芯片的测试系统的结构示意图。如图1所示，所述系统包括测试机1及参与并行测试的多个智能卡芯片2；其中：所述测试机1包括一个或多个100MDM板卡，所述100MDM板卡包括多个100MDM测试资源；并且，每个所述智能卡芯片2的VCC管脚单独连接所述100MDM板卡进行供电；所述智能卡芯片2的信号不随周期进行电平翻转的同种类的第一管脚采用多位复用的方式连接所述100MDM测试资源；每个所述智能卡芯片2的信号随周期进行电平翻转的第二管脚单独连接所述100MDM测试资源。
所述系统包括测试机1及参与并行测试的多个智能卡芯片2；多个智能卡芯片2连接测试机1以使测试机1对智能卡新芯片2进行测试。所述测试机包括一个或多个100MDM板卡，所述100MDM板卡包括多个100MDM测试资源。在测试机1和智能卡芯片2的连接中，具体地，智能卡芯片的管脚通过探针卡连接测试机1的100MDM测试资源。
参与并行测试的每个所述智能卡芯片的VCC管脚单独连接所述100MDM板卡进行供电。目前VCC管脚所需要的电流峰值小于32mA，常用DSP板卡供电。只要测试机1的100MDM板卡供电可以满足要求，则可以使用100MDM板卡代替DSP板卡给VCC管脚供电。
所述第一管脚的信号不随周期进行电平翻转，比如管脚的信号为正电平和/或负电平激励信号的管脚，如VPP管脚、VDD18管脚。多个所述智能卡芯片的同种类的第一管脚，是指比如多个所述智能卡芯片的VPP管脚。由于所述第一管脚的信号无时序要求，因此可以采用复用的方式；并且，相同的管脚的测试需求相同，可以进行测试资源的复用。
多个所述智能卡芯片2的同种类的第一管脚采用多位复用的方式连接所述100MDM测试资源。若位于N个并侧位(site)的智能卡芯片2的同种类的第一管脚复用100MDM测试资源，则是N位复用的方式。比如，即4个智能卡芯片2同种类的第一管脚复用一个100MDM测试资源，则是4个site复用一个100MDM测试资源。
所述第二管脚的信号随周期进行电平翻转。由于信号随周期进行电平翻转的管脚具有时序要求，对实验的触发有很高的要求，因此，不能采用多site使用一个100mdm资源进行复用的方案。因此，每个所述智能卡芯片2的第二管脚单独连接所述100MDM测试资源。
本发明实施例通过采用100MDM板卡给VCC管脚供电，并且同种类的第一管脚复用100MDM测试资源，有效地减少了测试机板卡的使用数量，降低了测试成本。
进一步地，基于上述实施例，所述第一管脚包括VPP管脚、VDD18管脚及TST管脚中的一种或多种；所述第二管脚包括CLK管脚、IO管脚及RESET管脚中的一种或多种。
根据智能卡芯片2管脚构成的不同，所述第一管脚包括VPP管脚、VDD18管脚及TST管脚中的一种或多种；所述第二管脚包括CLK管脚、IO管脚及RESET管脚中的一种或多种。
经过对数字管脚进行分类，VPP/VDD18/TST管脚需要的功能是正负固定电平激励和高精度测量需求，不随芯片时钟周期进行电平转换，因此可以对这三个管脚进行测试资源复用。CLK/IO/RESET管脚是根据周期进行电平翻转的信号，对实验的触发有很高的要求，不能进行多site使用一个100MDM测试资源进行复用的方案。
在上述实施例的基础上，本发明实施例通过对VPP管脚、VDD18管脚及TST管脚中的一种或多种进行100MDM测试资源的复用，有效地减少了测试机板卡的使用数量，降低了测试成本。
进一步地，基于上述实施例，四个并测位的所述VPP管脚复用一个所述100MDM测试资源，两个并测位的所述VDD18管脚复用一个所述100MDM测试资源，四个并测位的所述TST管脚复用一个所述100MDM测试资源。
根据相应管脚的供电要求的不同，对于VPP管脚，四个并测位的所述VPP管脚复用一个所述100MDM测试资源；对于VDD18管脚，两个并测位的所述VDD18管脚复用一个所述100MDM测试资源；对于TST管脚，四个并测位的所述TST管脚复用一个所述100MDM测试资源。
在上述实施例的基础上，本发明实施例通过合理确定进行测试资源复用的管脚的数量，保障了测试的正常进行。
进一步地，基于上述实施例，所述第一管脚的信号由探针引出后通过继电器实现所述多位复用。
所述第一管脚的信号由探针引出，探针的另一端连接继电器，从而实现多个智能卡芯片2的同种类的第一管脚以复用的方式连接100MDM测试资源。根据测量需求的不同，可以控制继电器的通断。比如，在施加输入信号时，可以使得控制多个site的管脚的继电器均闭合，即同时施加输入信号；在测量输出信号时，则使得控制多个site的管脚的继电器只有一个闭合，以免受到其他信号的干扰。
在上述实施例的基础上，本发明实施例中管脚的信号由探针引出后，通过继电器实现测试资源的复用，实现了对现有探针卡的兼容，降低了成本。
进一步地，基于上述实施例，所述继电器设置于探针卡上和/或资源转换板上。
继电器作为连接探针的引出信号与100MDM测试资源的中间器件，可以根据电气性能要求的不同，设计继电器的位置，比如可以设置在探针卡上，或设计在资源转换板上，或一部分设计在探针卡上，一部分设计在资源转换板上。
在上述实施例的基础上，本发明实施例通过根据不同的需求布置继电器的位置，提高了灵活性。
进一步地，基于上述实施例，所述测试机1还包括DPS90A板卡；所述VCC管脚通过跳线连接所述100MDM板卡；当所述跳线位于第一焊接位置时，所述VCC管脚连接所述100MDM板卡；当所述跳线位于第二焊接位置时，所述VCC管脚连接所述DPS90A板卡。
所述测试机1还包括DPS90A板卡，作为为VCC管脚供电的备用板卡。因此，所述VCC管脚通过跳线连接所述100MDM板卡，所述跳线可以为焊接位置可调整的0欧姆的电阻。当所述跳线位于第一焊接位置时，所述VCC管脚连接所述100MDM板卡；当所述跳线位于第二焊接位置时，所述VCC管脚连接所述DPS90A板卡。
在上述实施例的基础上，本发明实施例通过跳线连接100MDM板卡，并使DPS90A板卡作为为VCC管脚供电的备用板卡，进一步提高了可靠性。
进一步地，基于上述实施例，所述测试机为t2000ims测试机。
随着SoC(System on Chip，系统级芯片)器件的生命周期不断缩短，芯片制造商以往需要两到三年就购买新的测试设备或每出来一代新的产品就需要购买新的测试设备的情况已被改变，有了更具成本优势的新选择。T2000是全世界第一台符合OPENSTAR标准的测试平台，实现开放式架构、量产化、多样化配置，具有灵活的测试平台架构。OPENSTAR可允许客户使用不同供应商开发的模块，只要符合OPENSTAR的标准。扩展化的测试模块菜单能提供最大限度的灵活性和最大程度的利用系统和工程资源。大多数的芯片测试需要一台专门的测试系统。但通过切换T2000系统的不同模块可使客户拥有灵活的配置，从而实现测试不同芯片的功能。
对于内嵌flash模块的智能卡芯片，需要的测量精度要小于5mv，传统soc测试机的此类资源数量不足以支持高并测，传统存储器测试机又不具备此类高精度电源管理单元(power management unit，pmu)。因此专门面向mcu，smartcard和eflash(嵌入式快闪记忆体)细分市场配置的机型---t2000ims测试机成为内嵌flash智能卡芯片全流程高并测晶圆测试的首选。
在上述实施例的基础上，本发明实施例通过对智能卡芯片进行高并侧晶圆测试的适用机型t2000ims测试机的测试资源进行复用，有效地减少了t2000ims测试机板卡的使用数量，降低了测试成本。
图2是本发明实施例提供的针对智能卡芯片的测试系统的测量电路的结构示意图。如图2所示，4个智能卡芯片(4DUTS)的VPP管脚分别通过继电器连接100MDM测试资源；2个智能卡芯片(2DUTS)的VDD18管脚分别通过继电器连接100MDM测试资源；4个智能卡芯片(4DUTS)的TST管脚分别通过继电器连接100MDM测试资源；每个智能卡芯片的RESET管脚、CLK管脚及IO管脚均单独连接100MDM测试资源；设置0ohm(欧姆)的跳线，当跳线处于第一焊接位置时，VCC管脚通过跳线连接100MDM测试资源；当跳线处于第二焊接位置时，VCC管脚通过跳线连接DPS90A测试资源。
目前连接VCC的管脚所需要的电流峰值小于32mA，t2000ims的100MDM数字模块供电可以满足要求，因此使用100MDM数字模块代替DPS90A模块给VCC管脚供电。
经过对数字管脚进行分类，VPP/VDD18/TST管脚需要的功能是正负固定电平激励和高精度测量需求，不随芯片时钟周期进行电平转换，因此对这三个管脚进行测试资源复用，VPP管脚四个site复用一个100MDM资源，VDD18管脚(有电流需求)两个site复用一个100MDM资源，TST管脚四个site复用一个100MDM资源。CLK/IO/RESET管脚是根据周期进行电平翻转的信号，对实验的触发有很高的要求，不能进行多site使用一个100MDM资源进行复用的方案。
其中，连接每个管脚的继电器可以根据电气性能需求的不同焊接于探针卡上或资源转换板上。通过对资源转换板wafer pb重新设计，减少了测试机资源的使用，并且兼容了现有探针卡。
下面通过比较现有技术与本发明实施例，进一步说明本发明实施例的效果。
Figure BDA0001943348850000091
对于DPS90A每款板卡64dps(即64个DPS90A测试资源)，100MDM每块板卡128ch(128个通道)，每个通道对应一个100MDM测试资源。现有技术中，对于一个智能卡芯片，需要一个DPS90A测试资源，6个100MDM测试资源。要实现256site并侧，则需256个DPS90A测试资源及1536个100MDM测试资源，因此，共需4块DPS90A板卡及12块100MDM板卡。
对于本发明实施例，由于采用复用测试资源的方式，并且由100MDM测试资源代替DPS90A给VCC管脚供电，因此，对于一个智能卡芯片，需要0个DPS90A测试资源，5(4+1/4+1/2+1/4＝5)个100MDM测试资源。要实现256site并侧，则需0个DPS90A测试资源及1280个100MDM测试资源，因此，共需0块DPS90A板卡及10块100MDM板卡。
因此可见，本发明实施例有效地减少了测试机板卡的使用数量，降低了测试成本。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种针对智能卡芯片的测试系统，其特征在于，包括测试机及参与并行测试的多个智能卡芯片；其中：所述测试机包括一个或多个100MDM板卡，所述100MDM板卡包括多个100MDM测试资源；并且，
每个所述智能卡芯片的VCC管脚单独连接所述100MDM板卡进行供电；
多个所述智能卡芯片的同种类的第一管脚采用多位复用的方式连接所述100MDM测试资源，所述第一管脚的信号不随周期进行电平翻转；
每个所述智能卡芯片的第二管脚单独连接所述100MDM测试资源，所述第二管脚的信号随周期进行电平翻转。
2.根据权利要求1所述的测试系统，其特征在于，所述第一管脚包括VPP管脚、VDD18管脚及TST管脚中的一种或多种；
所述第二管脚包括CLK管脚、IO管脚及RESET管脚中的一种或多种。
3.根据权利要求2所述的测试系统，其特征在于，四个并测位的所述VPP管脚复用一个所述100MDM测试资源，两个并测位的所述VDD18管脚复用一个所述100MDM测试资源，四个并测位的所述TST管脚复用一个所述100MDM测试资源。
4.根据权利要求1所述的测试系统，其特征在于，所述第一管脚的信号由探针引出后通过继电器实现所述多位复用。
5.根据权利要求4所述的测试系统，其特征在于，所述继电器设置于探针卡上和/或资源转换板上。
6.根据权利要求1所述的测试系统，其特征在于，所述测试机还包括DPS90A板卡；所述VCC管脚通过跳线连接所述100MDM板卡；
当所述跳线位于第一焊接位置时，所述VCC管脚连接所述100MDM板卡；当所述跳线位于第二焊接位置时，所述VCC管脚连接所述DPS90A板卡。
7.根据权利要求1所述的测试系统，其特征在于，所述测试机为t2000ims测试机。
CN201910028436.4A 2019-01-11 2019-01-11 一种针对智能卡芯片的测试系统 Pending CN111435145A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910028436.4A CN111435145A (zh) 2019-01-11 2019-01-11 一种针对智能卡芯片的测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910028436.4A CN111435145A (zh) 2019-01-11 2019-01-11 一种针对智能卡芯片的测试系统

Publications (1)

Publication Number Publication Date
CN111435145A true CN111435145A (zh) 2020-07-21

Family

ID=71580443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910028436.4A Pending CN111435145A (zh) 2019-01-11 2019-01-11 一种针对智能卡芯片的测试系统

Country Status (1)

Country Link
CN (1) CN111435145A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112147487A (zh) * 2020-09-25 2020-12-29 上海华虹宏力半导体制造有限公司 用于晶圆芯片并行测试的模拟量测试焊盘排布结构
CN117555738A (zh) * 2024-01-09 2024-02-13 悦芯科技股份有限公司 一种用于存储器ft测试的dps电源板卡

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050283693A1 (en) * 2004-06-17 2005-12-22 International Business Machines Corporation Multi-chip digital system signal identification method and apparatus
CN2789929Y (zh) * 2005-03-17 2006-06-21 上海华虹集成电路有限责任公司 非接触式应用芯片的多通道测试仪芯片测试接口
CN1940583A (zh) * 2005-09-06 2007-04-04 奇梦达股份公司 用于测试堆叠管芯半导体器件的方法和配置
CN101034127A (zh) * 2006-02-16 2007-09-12 奇梦达股份公司 使用共用的测试器通道检验各探针接触
WO2008121155A1 (en) * 2007-03-30 2008-10-09 Qualitau, Inc. Automatic multiplexing system for automated wafer testing
CN102200565A (zh) * 2010-03-23 2011-09-28 重庆重邮信科通信技术有限公司 一种芯片测试装置
CN103558543A (zh) * 2013-11-20 2014-02-05 太仓思比科微电子技术有限公司 一种对cis芯片的量产测试方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050283693A1 (en) * 2004-06-17 2005-12-22 International Business Machines Corporation Multi-chip digital system signal identification method and apparatus
CN2789929Y (zh) * 2005-03-17 2006-06-21 上海华虹集成电路有限责任公司 非接触式应用芯片的多通道测试仪芯片测试接口
CN1940583A (zh) * 2005-09-06 2007-04-04 奇梦达股份公司 用于测试堆叠管芯半导体器件的方法和配置
CN101034127A (zh) * 2006-02-16 2007-09-12 奇梦达股份公司 使用共用的测试器通道检验各探针接触
WO2008121155A1 (en) * 2007-03-30 2008-10-09 Qualitau, Inc. Automatic multiplexing system for automated wafer testing
CN102200565A (zh) * 2010-03-23 2011-09-28 重庆重邮信科通信技术有限公司 一种芯片测试装置
CN103558543A (zh) * 2013-11-20 2014-02-05 太仓思比科微电子技术有限公司 一种对cis芯片的量产测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王恒 主编: "《传感器与测试技术》", 30 June 2016, 西安电子科技大学出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112147487A (zh) * 2020-09-25 2020-12-29 上海华虹宏力半导体制造有限公司 用于晶圆芯片并行测试的模拟量测试焊盘排布结构
CN117555738A (zh) * 2024-01-09 2024-02-13 悦芯科技股份有限公司 一种用于存储器ft测试的dps电源板卡
CN117555738B (zh) * 2024-01-09 2024-04-05 悦芯科技股份有限公司 一种用于存储器ft测试的dps电源板卡

Similar Documents

Publication Publication Date Title
US6400173B1 (en) Test system and manufacturing of semiconductor device
US8656237B2 (en) Core circuit test architecture
CN204832267U (zh) 一种芯片测试平台
CN100588979C (zh) 集成电路高温动态老化测试方法及测试装置
CN106531654B (zh) 一种芯片输入引脚测试方法和装置
CN109633419A (zh) 一种基于ate的芯片测试方法
US20100237891A1 (en) Method, apparatus and system of parallel IC test
CN104035023B (zh) Mcu的测试方法和系统
CN101196546B (zh) 可供不同ip产品进行老化测试的方法及其所用测试板
CN111435145A (zh) 一种针对智能卡芯片的测试系统
CN105989900B (zh) 片上系统芯片及其嵌入式存储器最低工作电压的测量
US6747473B2 (en) Device under interface card with on-board testing
CN102401876B (zh) 一种光电集成电路芯片的测试系统和测试方法
CN100368818C (zh) 一种芯片内建电可擦除存储器的测试模块及其测试方法
CN114740339A (zh) 基于独立仪器仪表的集成电路的快速集成测试方法
CN101373639B (zh) 存储器时序测量电路与其测试方法
CN208399596U (zh) 一种基于电荷的电容测量装置
CN111060807B (zh) 基于SoC的高速集成电路测试平台及其测试方法
CN110058146A (zh) 一种换模通用老炼试验装置及其操作方法
CN1472700A (zh) Ic卡芯片和模块芯片测试系统
CN100372094C (zh) 具自动回复功能的晶片测试装置与晶片测试方法
CN100592097C (zh) 具有板上表征单元的ic
CN208655575U (zh) 一种多工位集成电路熔丝修调测试系统
CN102890232A (zh) 平行测试方法
CN100575975C (zh) 异步芯片同测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200721

RJ01 Rejection of invention patent application after publication