CN208399596U - 一种基于电荷的电容测量装置 - Google Patents
一种基于电荷的电容测量装置 Download PDFInfo
- Publication number
- CN208399596U CN208399596U CN201721911074.6U CN201721911074U CN208399596U CN 208399596 U CN208399596 U CN 208399596U CN 201721911074 U CN201721911074 U CN 201721911074U CN 208399596 U CN208399596 U CN 208399596U
- Authority
- CN
- China
- Prior art keywords
- probe
- cbcm
- under test
- capacitance
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本实用新型公开了一种基于电荷的电容测量装置,包括待测器件阵列、探针卡和外部测试机,待测器件阵列包括若干呈阵列分布的待测器件及若干焊盘,所述焊盘与待测器件对应连接;探针卡包括若干探针和至少一个CBCM测量电路,CBCM测量电路的信号输入端与外部测试机连接,CBCM测量电路的电容充放电端与探针连接,探针通过接触焊盘导通该基于电荷的电容测量装置。本实用新型能减少测试芯片的片上面积,且用于测试的CBCM电路可以重复利用。
Description
技术领域
本实用新型涉及集成电路测试领域,尤其涉及基于电荷的电容测量装置。
背景技术
在CMOS集成电路中,信号传播延时以及上升下降时间与传播路径中元件以及绕线的RC 参数密切相关。随着集成电路制造技术的快速发展,单位面积上的晶体管数量呈指数式增长。单个晶体管的尺寸逐渐变小,其导通电阻及栅电容也随之变小;晶体管间的金属互连线则越来越复杂,线间距和最小线宽也在逐渐变小,相对晶体管延时而言,因互连线的寄生电阻电容产生的延时变得越来越显著,对于金属互连线产生的寄生参数的测量与评估正逐渐引起设计人员的重视。
由金属互连线产生的寄生电容属于片上非压控电容,基于电荷的电容测量(CBCM)电路是目前片上电容测量所采用的主要电路结构。
图1为CBCM电路原理图,使用一对高频不交叠时钟(频率为f)控制一对N/PMOS开关(供电电压分别为GND=0和Ve=V),对待测电容进行反复充放电,通过直流方法测得待测电容在一个开关周期内的平均充电电流I,计算得到其充电电荷量Q=I/f,进而根据电容的定义得到电容测量值C=Q/V。
传统的使用CBCM进行片上电容测量的测试装置,CBCM电路与测试结构都集成在测试芯片上,并且需要为每个待测器件阵列配置相应的CBCM电路。这样,一方面占用了CMOS集成电路的片上面积,影响测试芯片的大小,并且增加了集成电路的生产成本;另一方面,由于工艺影响,每个待测器件所用的CBCM测试电路都不尽相同会造成测量误差。
实用新型内容
为了解决上述问题,本实用新型的目的在于提供一种基于电荷的电容测量装置,用于测试的CBCM电路可以重复利用,能够节约集成电路的制造成本及时间投入。
为了实现上述的目的,本实用新型采用了以下的技术方案:
一种基于电荷的电容测量装置,包括待测器件阵列、探针卡和外部测试机,待测器件阵列包括若干呈阵列分布的待测器件及若干焊盘,所述焊盘与待测器件对应连接;探针卡包括若干探针和至少一个CBCM测量电路,CBCM测量电路的信号输入端与外部测试机连接,CBCM 测量电路的电容充放电端与探针连接,探针通过接触焊盘导通该基于电荷的电容测量装置。上述基于电荷的电容测量装置,将CBCM电路以及开关电路集成在探针卡上,一方面减少测试芯片的片上面积,另一方面,由于探针卡可以重复利用,不必为每个待测器件阵列均配置制造相应的CBCM电路和开关电路,不仅极大地节约集成电路企业的生产制造成本,也节约了大量时间投入;同时,避免了片上集成的CBCM电路性能受到集成电路芯片制造工艺的影响。
作为优选,探针卡上探针的排布间距与待测器件阵列中焊盘的排布间距相对应。使探针卡上的探针能与焊盘两两对应接触。
作为优选,焊盘的数量是探针数量的N倍,N是大于或等于1的整数。若N=1,探针数量等于焊盘数量即探针与焊盘的间距与位置一一对应,只需要一次探针与焊盘接触即可完成测试;若N>1,探针数量小于焊盘量,可通过探针多次进行测量完成测试。
作为优选,焊盘的数量多于探针的数量,焊盘与探针的数量差为2的整数倍;待测器件阵列按区域划分为多个测量模块,每个测量模块中留有两块以上用于测量修正电容值的空焊盘。在每次测试中,悬空预留的空焊盘,通过CBCM测量电路中测量出相邻的两个空焊盘间的电容,用于修正其他电容的测量值,提高测试结果的测试精度。
作为优选,所述用于测量修正电容值的空焊盘上设有连接线。进一步测量出电容引线的对地电容,用于修正其他电容的测量值,提高测试结果的测试精度。
作为优选,探针卡包括串联入CBCM测量电路与探针之间的开关电路。若探针卡上基于电荷的电容测量电路的数量小于待测器件的数量,则此时每个CBCM电路不能只用于测量一个待测器件,需要多个待测器件共享一个CBCM电路,此时需要加入开关电路作为实现一个CBCM 电路测试多个待测器件的媒介。
作为优选,外部测试机包含有用于向开关电路提供选通信号的地址电路。外部测试机向探针卡上的开关电路提供地址信号以控制每次仅有一个开关是导通的,从而实现一次对一个待测器件的扫描测量。
综上所述,本发明将CBCM电路以及开关电路集成在探针卡上,一方面减少测试芯片的片上面积,另一方面,由于探针卡可以重复利用,不必为每个待测器件阵列均配置制造相应的 CBCM电路和开关电路,不仅极大地节约集成电路企业的生产制造成本,也节约了大量时间投入;同时,在先进工艺开发早期,MOS管工作性能可能不够稳定,将CBCM detector集成于片上可能存在一定的风险,影响最终的电容测量结果。为了减小这一因素的影响,可以考虑将 CBCM detector集成于probe card上,使用成熟稳定的工艺去制造,同时可以减少因每个电容DUT都使用各自不同的CBCM detector进行测量而引起的误差。避免了CBCM电路以及开关电路集成在片上可能受到的来自先进工艺不稳定性的影响。
附图说明
图1为CBCM电路的基本结构图。
图2为本发明的框架结构示意图。
图3为本发明实施例1的电路连接关系示意图。
图4为实施例1中待测器件阵列的其中一种修正电容测量的示意图(待测器件阵列按行划分)。
图5为实施例1中待测器件阵列的其中一种修正电容测量的示意图(待测器件阵列按列划分)。
图6为实施例1中待测器件阵列的其中一种修正电容测量的示意图(空焊盘上设有连接线)。
图7为本发明实施例2的电路连接关系图。
具体实施方式
下面结合附图对本专利的优选实施方案作进一步详细的说明。
如图2所示的一种基于电荷的电容测量装置,包括待测器件阵列、探针卡和外部测试机。
待测器件阵列包括若干呈阵列分布的待测器件及若干焊盘,所述焊盘与待测器件对应连接。待测器件置于邻近焊盘之间,一个焊盘可用做多个待测电容的其中一个连接端,这样设置能减小芯片上连线的对地电容,有利于提高测量结果的精度。
探针卡是根据测试芯片的焊盘排布进行定制的一块PCB板,探针卡包括若干探针和至少一个CBCM测量电路,探针能穿透焊盘表面的薄氧化层,与焊盘之间形成低寄生阻抗实现可靠的欧姆接触。CBCM测量电路的信号输入端与外部测试机连接,CBCM测量电路的电容充放电端与探针连接,探针通过接触焊盘导通该基于电荷的电容测量装置。探针卡用于充当外部测量设备与待测器件阵列之间的接口,通过外部测试机向待测器件阵列提供激励,并将片上待测器件阵列产生的电信号反馈给外部测试机。
实施例1:
如图3所示为上述一种基于电荷的电容测量装置的其中一种实施方式,本实施例的探针卡中包括6个CBCM电路和12个探针,12个探针可以同时与待测器件阵列中的12个焊盘相接触,一般每个待测器件需要占用两个焊盘,该探针卡可用于同时测量6个待测器件,本实施例中的待测器件为待测电容。CBCM测量电路的输入端为A1、A2、Ve1至Ve6,上述输入端与外部测试设备相连,其中A1、A2分别输入时钟CLK1、CLK2,Ve1至Ve6既是信号输入端又是测量信号输出端;GND端接地;CBCM测量电路的电容充放电端Z与探针相连。
由于CBCM测量电路测到的电容是测试端Z节点对地的电容,这至少包含了待测电容自身的电容Cdut、待测电容引线的对地电容Cp1、焊盘与硅衬底之间的电容Cp。其中Cp1一般在 fF量级,Cp2一般在pF量级。可以通过待测器件阵列的特殊设计,在测量时通过一定的补偿措施使测量结果更接近Cdut值。针对这一问题,本实用新型引入了三种待测器件阵列的特殊设计结构,所有待测电容按照矩阵形式有序排列,焊盘放置在待测电容两侧并与待测电容对应相连,每一列或一行划分为一个模块。如图4的设计是假定同一个行模块的焊盘到衬底间电容相同,在每一个行模块中留出两个悬空的焊盘,通过CBCM测量电路测出这两个焊盘间的电容,用于修正其他电容的测量值。这种结构适用于行模块总数不多,但单条行模块的电容数量较多的情况;如图5的设计,若同以列模块中焊盘对衬底的电容相同,通过CBCM测量电路测量一个行模块中所有焊盘都悬空的电容,用于修正每一列其他电容的测量值。这种方法适用于行模块总数较多,但单个行模块包含的电容数量较少的情况;如图6的设计是对图4 与5所示结构的补充,认为电容引线的对地电容也应该通过测量补偿掉。在实际应用时,可以根据需要,选择合适的补偿方法,设计出相应的电容阵列。
本实施例的探针卡电路结构图中原则上一次可以测量6个待测电容器件,但是为了补偿掉待测电容引线的对地电容Cp1、焊盘与硅衬底之间的电容Cp以提高测量精确度,该结构采用了如图4的待测器件阵列的设计结构,一次只测量5个电容器件,留出两个悬空焊盘用于修正电容测量值。
本实施例中,如图4所示的基于电荷的电容测试装置,探针卡上基于电荷的电容测量电路的数量与待测器件的数量相同,则基于电荷的电容测量电路与两个探针对应相连,此时可以6个电容同时并行测量,则外部测试机需要提供至少6个同时工作的地址位实现并行测量。
实施例2:
如图7所示为上述一种基于电荷的电容测量装置的另一种实施方式,有一个CBCM测量电路被集成在探针卡上,另外有一个开关电路switch matrix也被集成在探针卡上。CBCM测量电路的输入端为A1、A2、Ve,上述输入端与外部测试设备相连,其中A1、A2分别输入时钟 CLK1、CLK2,Ve既是信号输入端又是测量信号输出端;GND端接地;CBCM测量电路的电容充放电端Z与开关电路相连;开关电路中开关数量与探针数量相同且两者一一对应连接;此外,开关电路还与外部测试设备相连接,并接受测试设备输入的地址位信号ADDR0至ADDRn用于控制开关状态,且地址位的数量与开关数量相同,本实施例中n=11。
本实施例中,探针卡上有12个探针,12个探针可以同时与12个焊盘相接触,一般每个电容需要占用两个焊盘,该探针卡可用于同时测量6个电容器件。类似于实施例1,为了补偿掉待测电容引线的对地电容Cp1、焊盘与硅衬底之间的电容Cp以提高测量精确度,该结构采用了图5的待测器件阵列的设计结构,只测量5个电容器件,留出两个悬空焊盘用于修正电容测量值。
另外,由于只有1个CBCM测量电路,所以测试机输入的地址位信号中每次控制仅有一个开关处于导通状态以只测试一个电容器件,当数字信号状态转换一次则换一个电容器件测试以扫描测试到所有电容器件。
值得注意的是,在此类含有开关电路的基于电荷的电容测量装置中,探针卡上可以集成多个CBCM测量电路,每个CBCM测量电路与含有若干个开关的一个开关电路相连,则每次可并行测试的待测器件数量与CBCM测量电路数量相同的电容器件,从而构成含有多个CBCM测量电路的非全并行的电容器件测试。
Claims (7)
1.一种基于电荷的电容测量装置,包括待测器件阵列、探针卡和外部测试机,其特征在于,待测器件阵列包括若干呈阵列分布的待测器件及若干焊盘,所述焊盘与待测器件对应连接;探针卡包括若干探针和至少一个CBCM测量电路,CBCM测量电路的信号输入端与外部测试机连接,CBCM测量电路的电容充放电端与探针连接,探针通过接触焊盘导通该基于电荷的电容测量装置。
2.根据权利要求1所述的一种基于电荷的电容测量装置,其特征在于,探针卡上探针的排布间距与待测器件阵列中焊盘的排布间距相对应。
3.根据权利要求2所述的一种基于电荷的电容测量装置,其特征在于,焊盘的数量是探针数量的N倍,N是大于或等于1的整数。
4.根据权利要求2所述的一种基于电荷的电容测量装置,其特征在于,焊盘的数量多于探针的数量,焊盘与探针的数量差为2的整数倍;待测器件阵列按区域划分为多个测量模块,每个测量模块中留有两块以上用于测量修正电容值的空焊盘。
5.根据权利要求4所述的一种基于电荷的电容测量装置,其特征在于,所述用于测量修正电容值的空焊盘上设有连接线。
6.根据权利要求1所述的一种基于电荷的电容测量装置,其特征在于,探针卡包括串联入CBCM测量电路与探针之间的开关电路。
7.根据权利要求6所述的一种基于电荷的电容测量装置,其特征在于,外部测试机包括用于向开关电路提供选通信号的地址产生电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721911074.6U CN208399596U (zh) | 2017-12-30 | 2017-12-30 | 一种基于电荷的电容测量装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721911074.6U CN208399596U (zh) | 2017-12-30 | 2017-12-30 | 一种基于电荷的电容测量装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208399596U true CN208399596U (zh) | 2019-01-18 |
Family
ID=65066889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721911074.6U Active CN208399596U (zh) | 2017-12-30 | 2017-12-30 | 一种基于电荷的电容测量装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208399596U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111292661A (zh) * | 2020-03-30 | 2020-06-16 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
WO2023178756A1 (zh) * | 2022-03-23 | 2023-09-28 | 长鑫存储技术有限公司 | 电容量测方法、系统、装置、电子设备及存储介质 |
CN117686889A (zh) * | 2024-01-25 | 2024-03-12 | 杭州广立微电子股份有限公司 | 一种可寻址并行测试电路、方法、芯片和系统 |
-
2017
- 2017-12-30 CN CN201721911074.6U patent/CN208399596U/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111292661A (zh) * | 2020-03-30 | 2020-06-16 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
CN111292661B (zh) * | 2020-03-30 | 2023-07-21 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
WO2023178756A1 (zh) * | 2022-03-23 | 2023-09-28 | 长鑫存储技术有限公司 | 电容量测方法、系统、装置、电子设备及存储介质 |
CN117686889A (zh) * | 2024-01-25 | 2024-03-12 | 杭州广立微电子股份有限公司 | 一种可寻址并行测试电路、方法、芯片和系统 |
CN117686889B (zh) * | 2024-01-25 | 2024-05-14 | 杭州广立微电子股份有限公司 | 一种可寻址并行测试电路、方法、芯片和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208399596U (zh) | 一种基于电荷的电容测量装置 | |
CN104237577B (zh) | 晶圆测试的方法和装置 | |
US6404222B1 (en) | Chip capacitance measurement circuit | |
US6933729B2 (en) | Method and apparatus for measuring on-chip power supply integrity | |
CN102103185A (zh) | 用于测量芯片间信号的方法和装置 | |
CN110763981A (zh) | 集成电路芯片的检测系统和方法 | |
CN103267940B (zh) | 多模块平行测试系统 | |
CN108362994A (zh) | 一种基于高低速测试分离的测试装置 | |
CN115598389A (zh) | 一种探针卡结构及wat测试方法 | |
CN209327519U (zh) | 一种测试芯片及系统 | |
CN203720217U (zh) | 具有跳线结构的探针卡 | |
US8154301B2 (en) | Method of testing substrate | |
CN206400062U (zh) | 高性能射频遥控自动化测试装置 | |
CN109975689A (zh) | 一种集成电路io特性智能测试仪 | |
CN111435145A (zh) | 一种针对智能卡芯片的测试系统 | |
CN102769008A (zh) | 一种增加单位测试模块的可测器件Kelvin测试回路 | |
US6968485B2 (en) | Signal measurement apparatus and method | |
CN104569791A (zh) | Ip硬核无损测试结构及其实现方法 | |
US20060038576A1 (en) | Sort interface unit having probe capacitors | |
CN206369766U (zh) | 基于qvcm电路的电容测试芯片 | |
CN102540047A (zh) | 一种测试覆盖率的评估方法 | |
CN108008286B (zh) | 一种基于自定义探针的绑定前tsv测试方法 | |
US20060109021A1 (en) | Method for modeling inductive effects on circuit performance | |
CN106526459B (zh) | 高性能射频遥控自动化测试系统及其方法 | |
CN216902264U (zh) | 一种高速eeprom型存储器老炼试验装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room A407, 4th floor, Neusoft venture building, 99 Huaxing Road, Hangzhou, Zhejiang 310012 Patentee after: Hangzhou Guangli Microelectronics Co.,Ltd. Address before: Room A407, 4th floor, Neusoft venture building, 99 Huaxing Road, Hangzhou, Zhejiang 310012 Patentee before: Semitronix Corp. |
|
CP01 | Change in the name or title of a patent holder |