CN216902264U - 一种高速eeprom型存储器老炼试验装置 - Google Patents
一种高速eeprom型存储器老炼试验装置 Download PDFInfo
- Publication number
- CN216902264U CN216902264U CN202122892431.1U CN202122892431U CN216902264U CN 216902264 U CN216902264 U CN 216902264U CN 202122892431 U CN202122892431 U CN 202122892431U CN 216902264 U CN216902264 U CN 216902264U
- Authority
- CN
- China
- Prior art keywords
- aging
- chip
- burn
- type memory
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型提供的一种高速EEPROM型存储器老炼试验装置，包括用于对待测EEPROM型存储器进行循环读取的老炼板，所述老炼板设置在待测EEPROM型存储器和外接的老炼设备之间；能够提供N路地址读取信号；克服了现有老炼设备输入激励信号频率不能满足老炼器件所需频率向量要求，地址读取信号过多引起程序调用时间过长等问题。
Description
技术领域
本实用新型涉及集成电路老炼领域，具体公开一种EEPROM型存储器老炼试验装置。
该装置适用于高速、大容量EEPROM型存储器的老炼试验及可靠性验证工作。具有结构简单，设计方便的特点。
背景技术
随着集成电路在多领域的广泛应用，而EEPROM型存储器作为核心部件在这些领域里发挥着重要作用，随着制造工艺的不断改进，EEPROM在速度、容量、功耗和电压工作范围有着显著的提高。而保证EEPROM可靠性的方法，除了加强产品设计、材料和制造工艺质量之外，老炼试验就是尤为关键的一个验证和评估手段。老炼试验是在一定时间内对集成电路施加一定的电流、电压、温度等，从而剔除一些有缺陷的器件，保证出厂的产品质量。目前，受国内老炼设备对于老炼试验频率、向量深度和信号质量的限制，无法有效动态老炼对读取频率要求高的大容量、高速EERPOM型存储器(国内主流老炼设备频率向量最高在1MHz左右，并且在1MHz频率工作时，信号失真严重，国外主流老炼设备频率向量最高在10MHz左右；国内主流老炼设备可以提供64路、编程深度最大4M的控制信号，信号全部使用且编程深度大于1M时程序调用时间更超过30分钟)。因此，如何依托现有设备对该类器件进行动态老炼也是近年来急需解决的问题之一。
发明内容
本实用新型的目的在于提供一种高速EEPROM型存储器老炼试验装置，解决了现有技术中存在的上述不足。
为了达到上述目的，本实用新型采用的技术方案是：
本实用新型提供的一种高速EEPROM型存储器老炼试验装置，包括用于对待测EEPROM 型存储器进行循环读取的老炼板，所述老炼板设置在待测EEPROM型存储器和外接的老炼设备之间。
优选地，所述老炼板包括信号发生模块和信号分频模块，其中，所述信号发生模块的输入端与外接老炼设备连接，用于产生时钟信号；所述信号分频模块的输出端与待测EEPROM 型存储器连接，用于对产生的时钟信号进行依次二分频。
优选地，所述信号发生模块包括反相器U1A，其中，所述反相器U1A的输入端并联有电阻R2和谐振器Q1，串联有电容C1，所述电容C1的另一端接地；
所述反相器U1A的输出端与电阻R2和谐振器Q1的另一端并联，谐振器Q1该另一端分别串联有电阻R1和电容C2，其中，电容C2的另一端接地；电阻R1的另一端与反相器U1A 的输出端电连；
反相器U1A的输出端串联有反相器U2A，所述反相器U2A的输出端与信号分频模块电连。
优选地，所述信号发生模块的最高工作频率为30MHz。
优选地，所述信号分频模块包括第一芯片和多个第二芯片，其中，所述第一芯片的CLOCK引脚与信号发生模块连接；所述第一芯片的Q12引脚接任意一个第二芯片的CLOCK引脚，该第二芯片的Q12引脚依次接剩余第二芯片的CLOCK引脚；
第一芯片和第二芯片的GND引脚均接地；
第一芯片和第二芯片的VCC引脚均分为两路，一路接VCC，一路经过电容接地；
所述第一芯片和第二芯片的CLEAR引脚并联后分为两路，一路经过电容C3接VCC，一路经过电阻R50接GND。
优选地，所述老炼板和待测EEPROM型存储器之间通过插座连接。
优选地，所述老炼板为双层结构。
优选地，所述老炼板的尺寸为610mm*280mm。
与现有技术相比，本实用新型的有益效果是：
本实用新型提供的一种高速EEPROM型存储器老炼试验装置，能够提供N路地址读取信号；克服了现有老炼设备输入激励信号频率不能满足老炼器件所需频率向量要求，地址读取信号过多引起程序调用时间过长等问题，本实用新型的试验装置结构简单、设计方便，依托于现有老炼设备，激励信号数量可变，不需要程序调用。
附图说明
图1为本实用新型中的EEPROM型存储器动态老炼装置原理框图；
图2为本实用新型中的信号发生模块原理图；
图3为本实用新型中的信号分频模块原理图；
图4为本实用新型中实施例待老炼电路部分电路原理图。
具体实施方式
下面结合附图，对本实用新型进一步详细说明。
本实用新型能够克服现有老炼设备输入激励信号频率不能满足老炼器件所需频率向量要求，地址读取信号过多引起程序调用时间过长等问题，提供一种结构简单，设计方便，依托于现有老炼设备，激励信号数量可变，不需要程序调用的老炼装置。
如图1至图4所示，本实用新型提供的一种高速EEPROM型存储器老炼试验装置，包括老炼板1，所述老炼板1上设置有信号发生模块和信号分频模块，其中，待测EEPROM型存储器2通过所述连接插座与老炼板1相连接。
其中，信号发生模块用于产生不同的时钟信号，以及确定读取待测EEPROM型存储器地址信号的最高工作频率。
所述信号发生模块采用石英晶体和其他元件配合设计，具有价格便宜、性能稳定、耐高温、抗干扰性能好的特点。设计时更换不同的晶体获得不同要求的工作频率，其最高工作频率可以达到30MHz。
所述信号发生模块包括反相器U1A，其中，所述反相器U1A的输入端并联有电阻R2和谐振器Q1，串联有电容C1，所述电容C1的另一端接地。
所述反相器U1A的输出端与电阻R2和谐振器Q1的另一端并联，谐振器Q1该另一端分别串联有电阻R1和电容C2，其中，电容C2的另一端接地；电阻R1的另一端与反相器U1A 的输出端电连。
反相器U1A的输出端串联有反相器U2A，所述反相器U2A的输出端与信号分频模块电连。
信号分频模块用于对时钟信号进行依次二分频，达到对所有待测EEPROM型存储器进行循环读取操作功能。
所述信号分频模块采用通用分频电路进行设计，具有耐高温，性能稳定的特点，最高可以提供N位(N根据EEPROM的地址位数确定)地址位的读取。
所述信号分频模块包括第一芯片D1和多个第二芯片D2，其中，所述第一芯片D1的CLOCK引脚与信号发生模块连接；所述第一芯片D1的Q12引脚接任意一个第二芯片D2的CLOCK引脚，该第二芯片D2的Q12引脚依次接剩余第二芯片的CLOCK引脚。
第一芯片D1和第二芯片D2的GND引脚均接地。
第一芯片D1和第二芯片D2的VCC引脚均分为两路，一路接VCC，一路经过电容接地。
所述第一芯片和第二芯片的CLEAR引脚并联后分为两路，一路经过电容C3接VCC，一路经过电阻R50接GND。
本实用新型专利技术的特征为：
待测EEPROM型存储器2通过插座和老炼板1相连，老炼所需控制信号由老炼板提供，并通过老炼板1上的金手指4与外接的老炼设备3相连，回检信号和电源由老炼设备提供。
本实用新型专利技术依托于现有老炼设备，通过上述方法和原理制作老炼电路装置，提供多路控制信号来满足对EEPROM型存储器地址的读取，且编程深度可以根据需要控制信号的数量确定，实现了EEPROM型存储器每一个存储单元的翻转，解决高速、大容量EEPROM型存储器动态老炼试验问题。
根据本实用新型的老炼装置，设计一款由3D-Pl us公司生产的EEPROM型存储器老炼装置，老炼板按市场上常用的集成电路高温动态老炼系统进行标准化设计，其尺寸为610mm *280mm，采用两层板进行布线设计，目的为了提高老炼板可靠性，顶层板设计电源线、地线，底层板设计各工位回检线路，电源线、地线和回检线路通过老炼板的金手指和老炼设备连接。控制信号由老炼板提供，设计17路地址控制信号依次分频，对存储器全地址存储单元进行循环读取操作，控制信号直接和待老炼电路的插座连接。主信号工作频率设定为8MHz，因此选取16MHz晶体为信号发生模块的时钟信号。
Claims (8)
1.一种高速EEPROM型存储器老炼试验装置，其特征在于，包括用于对待测EEPROM型存储器进行循环读取的老炼板，所述老炼板设置在待测EEPROM型存储器和外接的老炼设备之间。
2.根据权利要求1所述的一种高速EEPROM型存储器老炼试验装置，其特征在于，所述老炼板包括信号发生模块和信号分频模块，其中，所述信号发生模块的输入端与外接老炼设备连接，用于产生时钟信号；所述信号分频模块的输出端与待测EEPROM型存储器连接，用于对产生的时钟信号进行依次二分频。
3.根据权利要求2所述的一种高速EEPROM型存储器老炼试验装置，其特征在于，所述信号发生模块包括反相器U1A，其中，所述反相器U1A的输入端并联有电阻R2和谐振器Q1，串联有电容C1，所述电容C1的另一端接地；
所述反相器U1A的输出端与电阻R2和谐振器Q1的另一端并联，谐振器Q1该另一端分别串联有电阻R1和电容C2，其中，电容C2的另一端接地；电阻R1的另一端与反相器U1A的输出端电连；
反相器U1A的输出端串联有反相器U2A，所述反相器U2A的输出端与信号分频模块电连。
4.根据权利要求2所述的一种高速EEPROM型存储器老炼试验装置，其特征在于，所述信号发生模块的最高工作频率为30MHz。
5.根据权利要求2所述的一种高速EEPROM型存储器老炼试验装置，其特征在于，所述信号分频模块包括第一芯片(D1)和多个第二芯片(D2)，其中，所述第一芯片(D1)的CLOCK引脚与信号发生模块连接；所述第一芯片(D1)的Q12引脚接任意一个第二芯片(D2)的CLOCK引脚，该第二芯片(D2)的Q12引脚依次接剩余第二芯片的CLOCK引脚；
第一芯片(D1)和第二芯片(D2)的GND引脚均接地；
第一芯片(D1)和第二芯片(D2)的VCC引脚均分为两路，一路接VCC，一路经过电容接地；
所述第一芯片和第二芯片的CLEAR引脚并联后分为两路，一路经过电容C3接VCC，一路经过电阻R50接GND。
6.根据权利要求1所述的一种高速EEPROM型存储器老炼试验装置，其特征在于，所述老炼板和待测EEPROM型存储器之间通过插座连接。
7.根据权利要求1所述的一种高速EEPROM型存储器老炼试验装置，其特征在于，所述老炼板为双层结构。
8.根据权利要求1所述的一种高速EEPROM型存储器老炼试验装置，其特征在于，所述老炼板的尺寸为610mm*280mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122892431.1U CN216902264U (zh) | 2021-11-19 | 2021-11-19 | 一种高速eeprom型存储器老炼试验装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122892431.1U CN216902264U (zh) | 2021-11-19 | 2021-11-19 | 一种高速eeprom型存储器老炼试验装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216902264U true CN216902264U (zh) | 2022-07-05 |
Family
ID=82202062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122892431.1U Active CN216902264U (zh) | 2021-11-19 | 2021-11-19 | 一种高速eeprom型存储器老炼试验装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216902264U (zh) |
-
2021
- 2021-11-19 CN CN202122892431.1U patent/CN216902264U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100825811B1 (ko) | 고속 검사가 가능한 반도체 소자 자동검사장치 | |
| US7816154B2 (en) | Semiconductor device, a method of manufacturing a semiconductor device and a testing method of the same | |
| CN101504923B (zh) | 半导体器件、半导体器件的制造方法及其测试方法 | |
| CN103367189A (zh) | 测试系统及其测试方法 | |
| CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
| CN103366827B (zh) | 存储器、通过测试机台对存储器进行测试的方法 | |
| CN208399596U (zh) | 一种基于电荷的电容测量装置 | |
| CN115598389A (zh) | 一种探针卡结构及wat测试方法 | |
| CN216902264U (zh) | 一种高速eeprom型存储器老炼试验装置 | |
| CN114764117A (zh) | 高速集成电路测试 | |
| KR100459698B1 (ko) | 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법 | |
| CN117316250A (zh) | 一种阻变存储器的容量和性能测试方法 | |
| JP2000111600A (ja) | チャージモードのオープン又はショートテスト回路 | |
| CN111210865A (zh) | 一种低电压sram时间参数的片上测量电路及测量方法 | |
| CN206489250U (zh) | 一种可快速定位并测量缺陷的高密度测试芯片 | |
| CN113985256A (zh) | 一种fpga寿命试验方法 | |
| CN209327519U (zh) | 一种测试芯片及系统 | |
| KR100630701B1 (ko) | 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법 | |
| CN114441941A (zh) | 一种线性稳压电源芯片的老化测试系统 | |
| US20080316846A1 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
| CN113496758A (zh) | 内存操作能力预测方法 | |
| CN111161788A (zh) | 一种存储器的老炼测试装置 | |
| CN112331251A (zh) | 一种半导体存储器的测试方法 | |
| US9646717B2 (en) | Memory device with internal measurement of functional parameters | |
| CN106814299A (zh) | 一种数模混合芯片测试的抗干扰方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |