KR100459698B1 - 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법 - Google Patents

Abstract

하나의 테스터에서 병렬로 검사할 수 있는 반도체 소자의 개수를 증대시킬 수 있는 반도체 소자의 전기적 검사방법에 관해 개시한다. 이를 위해 본 발명은, 한 개의 입출력 신호채널에 2개 이상의 데이터 핀(DQ)이 연결되도록 소켓 보오드에서 입출력 신호라인을 서로 단락시키고, 전기적 검사를 수행할 때에 소켓 보오드의 단락된 입출력 신호라인을 통해 바이트 오퍼레이션 기능으로 출력신호의 일부를 순차적으로 읽어들인다. 따라서, 하나의 테스터(tester)에 한정적으로 존재하는 입출력 신호 채널(I/O channel)의 개수를 두 배로 늘리는 효과를 얻을 수 있다.

Description

병렬검사되는 개수를 증가시키는 반도체 소자의 전기적 검사방법{Electric test method of semiconductor device for increasing a number of DUT in parallel test}

본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 반도체 메모리 소자의 전기적 검사방법에 관한 것이다.

반도체 소자는 웨어퍼 상태로 생산되고 반도체 패키지로서의 조립이 완료된 후, 사용자에게 전달되기 앞서 최종적으로 전기적 검사를 받게 된다. 특히 대용량화, 고속화, 다핀화가 급속히 진행되고 있는 DRAM과 같은 반도체 메모리 소자에서는, 이에 대응하여 전기적 검사공정의 효율을 높이는 것이 중요한 문제로 대두되고 있다. 이를 위하여 테스터(tester)는 고속화 그리고 쓰루풋 시간의 개선(improving of throughput time)에 초점을 두고 발전되고 있다. 이러한 쓰루풋 시간의 개선은 2가지 방향에서 모색될 수 있다. 첫째 검사 프로그램을 조정하여 검사시간을 단축시키는 것이 하나의 방향이고, 둘째 한번에 검사할 수 있는 반도체 메모리 소자의 개수를 증가시키는 방법 즉, 병렬검사시 피시험 반도체 소자(DUT)의 개수를 늘리는 것이 또 하나의 방향이다. 본 발명은 두 번째 쓰루풋 시간 단축방향에 중점을 둔 발명이다.

도 1은 일반적인 반도체 메모리 소자용 테스터의 블록도이다.

도 1을 참조하면, 전기적 검사는 웨이퍼 생산 공정이나, 조립공정에서 발생된 결함을 발견하여 불량품을 제거(screening)하여 양품만을 골라내는 것이 목적이다. 이러한 전기적 검사를 위하여, 테스터(100)와, 인터페이스 보오드(200)인 소켓 보오드(socket board)가 필요하고, 피시험 반도체 소자(200)를 효과적으로 로딩(loading)하기 위하여 핸들러(handler)가 필요하다.

상기 테스터(100)에는 테스터 내부에 설치된 하드웨어 구성 요소를 제어하기 위한 테스터 중앙 처리장치(tester processor, 110)가 있고, 내부의 하드웨어 구성요소로는 프로그램어블 전원(programmable power supply, 112), 직류 파라메터 측정 유닛(DC parameter measurement unit, 114), 알고리듬 패턴 발생기(Algorithmic Pattern Generator, 116), 타이밍 발생기(Timing Generator, 118), 파형정형기(Wave Sharp Formatter, 120) 및 드라이버 신호 채널(Driver signal Channel)과 입출력 신호 채널(Input/Output signal channel) 및 비교기(comparator)가 내장된 핀 일렉트론닉스(150)등이 있다. 따라서, 테스터(100)는 테스터 중앙처리 장치(110)에서 작동되는 테스트 프로그램에 의해 상기서 하드웨어적 구성요소들이 서로 신호를 주고받으며 소켓보오드(200)를 통해 핀 일렉트론닉스(150)에 연결된 피시험 반도체 소자(300)에 대한 전기적 기능을 검사하게 된다.

상기 테스트 프로그램(test program)은, 크게 직류검사(DC test), 교류검사(AC Test) 및 기능 검사(Function test)로 이루어진다. 여기서 상기 기능검사는 반도체 메모리 소자, 예컨대 디램(DRAM)의 실제 동작 상황에 맞추어 그 기능을 확인하는 것이다. 즉, 테스터(100)의 알고리듬 패턴 발생기(116)로부터 피시험 반도체 소자(300), 예컨대 디램(DRAM)에 입력 패턴을 쓰고(Write operation), 그것을 디램의 출력에서 읽어들여(Read operation), 예상 패턴(expected pattern)과 비교회로(Comparator)를 통해 비교(Compare operation)하는 것이다.

도 2는 테스터의 핀 일렉트론닉스에 위치하는 드라이버 채널과 입출력 채널의 특성을 설명하기 위해 도시한 블록도이다.

도 2를 참조하면, 테스터에서 병렬로 검사할 수 있는 피시험 반도체 소자(300)의 최대 개수는, 핀 일렉트론닉스(150)의 채널(Channel)에 의해 결정된다. 그리고 핀 일렉트론닉스(150)에는 드라이버 신호 채널(Driver signal Channel, 152)과 입출력 신호 채널(I/O signal channel, 154)이 각각 존재한다.

한편, 병렬식의 전기적 검사 공정에서 드라이버 신호 채널(152)은 피시험 반도체 소자(300)의 개수를 늘리기 위해, 소켓보오드 즉, 인터페이스 보오드(200)내에서 분기 방식으로 피시험 반도체 소자(300)와 연결되는 핀(pin)을 서로 공유하게 할 수 있다. 따라서, 1 개의 드라이버 신호 채널(152)이 2개 이상의 피시험 반도체 소자의 어드레스 핀(address pin) 혹은 제어 핀(control pin)을 제어할 수 있다.

그러나 입출력 신호 채널(154)은 피시험 반도체 소자(300)인 디램으로부터 데이터를 읽어들여 테스터내의 기대치 패턴(expected pattern)과 비교할 때 데이터가 고유한 것이어야 한다. 따라서 드라이버 신호 채널(152)와 같이 소켓보오드에서 분기 방식으로 피시험 반도체 소자(300)와 연결되는 입출력 데이터 핀(DQ)을 공유하는 것이 불가능하다. 즉, 하나의 입출력 신호 채널(154)이 두 개 이상의 피시험 반도체 소자(300)의 데이터 핀(DQ)과 동시에 연결되는 것이 불가능하다.

이러한 이유로 테스터의 핀 일렉트론닉스(150)에 존재하는 입출력 신호 채널(154) 개수는 그 테스터에서 병렬로 검사할 수 있는 최대 피시험 반도체 소자(300)의 개수를 결정하게 된다. 일예로 피시험 반도체 소자(300)의 데이터 핀(DQ)의 개수가 16개인 경우, 데이터 핀(DQ)이 8개인 다른 종류의 피시험 반도체 소자(300)보다 테스터에서 병렬로 검사할 수 있는 최대 피시험 반도체 소자(300)의 개수는 절반으로 줄어들게 된다.

결과적으로 테스터당 최대 병렬검사 가능한 피시험 반도체 소자의 개수는, 핀 일렉트롤닉스에 있는 입출력 신호채널의 개수를, 피시험 반도체 소자의 데이터 핀(DQ)의 개수로 나눈 값이 되는 것이다.

도 3는 종래기술에 의한 반도체 메모리 소자의 전기적 검사방법을 설명하기 위한 흐름도(Flow Chart)이다.

도 3을 참조하면, 상술한 입출력 신호 채널(I/O signal channel)이 갖는 제한 사항 때문에, 소켓 보오드는 피시험 반도체 소자의 데이터 핀(DQ)과 입출력 신호 채널을 1 : 1로 대응하도록 연결된 구성(configuration)을 갖는다. 상기 소켓 보오드를 사용하여 테스터와 피시험 반도체 소자를 연결하여 전기적 검사를 시작한다. 그 후, 기능 검사시 소켓보오드를 통하여 반도체 소자의 데어터 핀(DQ)으로부터 나오는 출력신호를 읽을 때에 데이터 전부를 한번에 읽는다. 이것은 반도체 소자로부터 나오는 고유한 데이터를 읽어서 테스터에서 예상 패턴과 비교하기 위함이다. 통상 피시험 반도체 소자의 데이터 핀이 8개의 바이트(byte) 단위로 2개로 합쳐져 이루어진 16개의 워드(word)인 경우, 16개의 데이터를 한번에 읽어서 테스터에서 예상 패턴과 비교하게 된다.

따라서, 피시험 반도체 소자의 데이터 핀(DQ)의 개수가 8개에서 16개로 늘어나는 것은 전기적 검사공정에서 테스터의 입출력 신호 채널이 갖는 특징 때문에 쓰루풋 시간(throughput time)을 반감시키는 결과를 초래한다.

본 발명이 이루고자 하는 기술적 과제는 피시험 반도체 소자의 바이트 오퍼레이션 기능을 이용하여 입출력 신호 채널의 분기를 가능하게 함으로써 병렬검사시 피시험 반도체 소자의 검수 개수를 증가시킬 수 있는 반도체 소자의 전기적 검사방법을 제공하는데 있다.

도 1은 일반적인 반도체 메모리 소자용 테스터의 블록도이다.

도 2는 테스터의 핀 일렉트론닉스에 위치하는 드라이버 채널과 입출력 채널의 특성을 설명하기 위해 도시한 블록도이다.

도 3은 종래기술에 의한 반도체 메모리 소자의 전기적 검사방법을 설명하기 위한 흐름도(Flow Chart)이다.

도 4는 본 발명에 의한 반도체 메모리 소자의 전기적 검사방법을 설명하기 위한 흐름도이다.

도 5는 소켓 보오드에서 한 개의 입출력 신호채널에 2개의 데이터 핀이 연결되도록 단락(short)시킨 블록도이다.

도 6 및 도 7은 한 개의 입출력 신호채널에 2개의 데이터 핀이 연결되도록 단락시킨 소켓 보오드를 이용한 바이트 오퍼레이션 기능을 설명하기 위한 타이밍도이다.

* 도면의 주요부분에 대한 부호의 설명 *

100: 테스터, 150: 핀 일렉트론닉스(Pin Electronics),

152: 드라이버 신호 채널, 154: 입출력 신호 채널,

200: 소켓 보오드,

202: 피시험 반도체 소자의 데이터 핀과 연결된 입출력 신호라인,

204: 단선라인,

300: 피시험 반도체 소자(DUT: Device Under Test).

상기 기술적 과제를 달성하기 위하여 본 발명은, (1) 반도체 소자를 전기적으로 검사하기 위한 테스터, 소켓보오드 및 피검사 소자를 준비하는 단계와, (2) 상기 소켓 보오드(socket board)에서, 테스터의 핀 일렉트론닉스(Pin electronics)와 연결되는 한 개의 입출력 신호채널에, 상기 피검사 소자와 연결되는 2개 이상의 데이터(DQ) 핀이 연결되도록 입출력 신호라인을 서로 단락(short)시키는 단계와, (3) 상기 소켓 보오드를 이용하여 테스터(tester)에서 피검사 소자의 전기적검사를 시작하는 단계와, (4) 상기 소켓보오드의 단락된 입출력 신호라인을 통하여, 상기 테스터에서 반도체 소자의 출력신호를 바이트 오펴레이션(byte operation) 기능으로 한 바이트씩 순차적으로 읽는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법을 제공한다.

본 발명의 바람직한 실시예에 의하면, 상기 반도체 소자는 바이트 오퍼레이션 기능이 가능한 DRAM 소자이고, 상기 바이트 오퍼레이션 기능은 상위 및 하위 데이터 입출력 마스크 핀(UDQM/LDQM pin)을 이용하여 수행하는 것이 적합하고, 상기 반도체 소자의 출력신호를 바이트 오퍼레이션으로 읽는 방법은 비동식(Asynchronous)으로 읽는 것이 적합하다.

바람직하게는, 상기 소켓 보오드(socket board)에서 한 개의 입출력 신호채널에 2개 이상의 데이터 핀이 연결되도록 입출력 신호라인을 서로 단락(short)시키는 방법은, 상위 바이트에 있는 입출력 신호라인과 하위 바이트에 있는 입출력 신호라인이 서로 대응되도록 연결시키는 것이 적합하고, 이때의 상기 상위 바이트 및 하위 바이트에 있는 각각의 입출력 신호라인의 개수는 4, 8 및 16개중의 어느 하나인 것이 적합하다.

또한, 상기 단락된 입출력 신호라인을 통하여 반도체 소자의 출력신호를 바이트 오퍼레이션으로 읽는 단계를 수행하는 전에, 상기 반도체 소자에 데이터 쓰기 동작을 수행하는 단계를 더 진행하는 것이 적합하다.

이때, 상위 및 하위 바이트의 데이터가 동일(unique)할 경우에는, 상기 상위 및 하위 데이터 입출력 마스크 핀을 이용하지 않고 쓰기 동작을 수행하는 것이 적합하고, 상기 상위 및 하위 바이트의 데이터가 동일(unique)하지 않을 경우에는, 상위 및 하위 데이터 입출력 마스크 핀을 이용하여 쓰기 동작을 수행하는 것이 바람직하다.

또한, 본 발명의 바람직한 실시예에 의하며, 상기 단락된 입출력 신호라인을 통하여 반도체 소자의 출력신호를 바이트 오펴레이션 기능으로 한 바이트씩 순차적으로 읽는 방법은, 상기 하위 바이트(lower byte) 데이터 입출력 마스크 핀(LDQM pin)을 액티브(Active)시키고 반도체 소자의 출력신호 중에서 상위 바이트의 출력신호를 읽는 단계와, 상기 상위 바이트의 데이터 입출력 마스크 핀(UDQM pin)을 액티브(Active)시키고 반도체 소자의 출력신호중에서 하위 바이트의 출력신호를 읽는 단계를 구비한다. 반대로 하위 바이트의 출력신호를 먼저 읽고 상위 바이트의 출력신호를 읽는 방법을 사용할 수도 있다.

이때, 상기 상위 바이트 및 하위 바이트의 출력신호를 읽기전에 테스터(tester)에서 데이터를 안정적으로 읽기 위하여 약간의 지연시간(delay time)을 설정할 수 있다.

본 발명에 따르면, 테스터에서 병렬 검사하는 피검사 반도체 소자(DUT)의 개수를 2배로 증대시켜 쓰루풋 시간(throughput time)을 향상시킬 수 있고, 하나의 소켓보오드를 이용하여 피검사 반도체 소자의 데이터 핀의 개수가 8개인 제품(product)과 16개인 제품을 공통(common)으로 검사할 수 있어 소켓 보오드를 교체하는 시간을 절약하고, 통상적으로 실시하는 교체된 소켓 보오드에 대한 전파지연시간(Propagation Delay Time)의 교정 절차(Calibration Procedure) 공정을 생략할 수 있어 테스터 장비의 설비 가동율을 높일 수 있다. 마지막으로 쓰루풋 시간 개선으로 인한 테스터 구입대수를 감소시켜 설비투자 비용을 줄일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.

본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 피시험 반도체 소자의 전체 데이터 핀(DQ)의 개수가 16개이지만 이는 8개, 혹은 32개여도 무방하다. 또한 아래의 실시예에서는 두 개의 데이터 핀(DQ)만을 단선시켰으나, 필요하다면 본 발명에서 제시하는 방식에 따라 4개 혹은 그 이상으로 묶어서 단선시키는 것으로 치환할 수 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.

도 4는 본 발명에 의한 반도체 메모리 소자의 전기적 검사방법을 설명하기 위한 흐름도이고, 도 5는 소켓 보오드에서 한 개의 입출력 신호채널에 2개의 데이터 핀이 연결되도록 단락(short)시킨 블록도이고, 도 6 및 도 7은 한 개의 입출력 신호채널에 2개의 데이터 핀이 연결되도록 단락시킨 소켓 보오드를 이용한 바이트 오퍼레이션 기능을 설명하기 위한 타이밍도이다.

도 4 내지 도7을 참조하여 본 발명에 의한 반도체 소자의 전기적 검사방법에 관해 설명하기로 한다.

먼저, 전기적 검사를 시작하기 앞서 테스터와 피시험 반도체 소자를 인터페이스(interface)시키는 소켓 보오드(도5의 200)의 구성(configuration)을 도 5와같이 변경시킨다. 즉, 상위 바이트 및 하위 바이트에 있는 각각의 출력신호(202)가 서로 1:1로 대응되도록 단선라인(204)으로 연결시킨다. 상기 상위 및 하위 바이트에 있는 각각의 출력신호(202)는 피시험 반도체 소자의 데이터 핀(DQ)과 연결된 접점이다. 또한 참조부호 206은 테스터의 핀 일렉트론닉스(Pin Electronics)에 있는 입출력 신호 채널(I/O signal channel, 154)과 연결되는 신호라인을 가리킨다. 즉 테스터의 핀 일렉트론닉스에 있는 한 개의 입출력 신호채널에 반도체 메모리 소자의 데이터 핀(DQ)이 2개가 연결되도록 만든 것이다.

여기서, 피시험 반도체 소자는 디램(DRAM)인 것이 적합하며, 피시험 반도체 소자의 전체 데이터 핀(DQ)의 개수가 16개이지만, 이것은 8개 혹은 32개일 수도 있다. 따라서, 피시험 반도체 소자의 전체 데이터 핀(DQ)의 개수가 8개이면 소켓보오드에서 4개씩 함께 묶어서 사용할 수 있으며, 32개이면 16개씩 함께 묶어서 사용할 수도 있다. 도 5와 같이 데이터 핀(DQ)의 개수가 16개이면, 8개씩 묶어서 사용하게 된다.

이어서, 상기 단선라인(203)이 구성된 소켓보오드를 이용하여 피시험 반도체 소자와, 테스터를 서로 연결하고 전기적 검사를 시작한다. 상기 피시험 반도체 소자는 디램(DRAM)과 같은 메모리 소자, 예컨대 삼성전자의 K4S641632F와 같은 CMOS SDRAM 소자이다. 그리고 상기 피시험 반도체 소자는 데이터 핀(DQ)의 출력신호를 바이트 단위로 마스크(mask)할 수 있는 기능을 지닌 반도체 소자이다. 즉, 피시험 반도체 소자의 전체 데이터 핀(DQ)의 개수가 16개이면, 이를 8개씩 바이트 단위로 데이터가 출력되는 것을 하이 제트(Hi-Z) 상태로 만듦으로써 출력신호가 나오는것을 블록킹(blocking)할 수 있다.

이러한 기능을 수행하는 제어 핀이 피시험 반도체 소자내의, 상위 바이트 데이터 입출력 마스크 핀(UDQM)과, 하위 바이트 데이터 입출력 마스크 핀(LDQM)이다. 즉 테스터가 비동기식으로 데이터를 피시험 반도체 소자로부터 읽을 때, 상위 바이트 데이터 입출력 마스크 핀(UDQM)이 양의 상태(positive state)가 되면 16개의 데이터 중에서 상위 바이트(DQ8~DQ15)의 출력신호는 하이 제트(Hi-Z) 상태가 되어 데이터가 출력되지 않는다. 반대로 테스터가 비동기식으로 데이터를 피시험 반도체 소자로부터 읽을 때, 하위 바이트 데이터 입출력 마스크 핀(LDQM)이 양의 상태(positive state)가 되면 16개의 데이터 중에서 하위 바이트(DQ0~DQ7)의 출력신호는 하이 제트(Hi-Z) 상태가 되어 데이터가 출력되지 않는다. 이러한 기능을 바이트 오펴레이션 기능(byte operation function)이라고 한다.

상기 전기적 검사공정에서 통상의 방법으로 직류검사(DC test)를 수행하고, 기능검사 공정에서 피시험 반도체 소자의 각각의 셀(Cell)에 데이터 쓰기 동작을 수행한다. 이때, 쓰여지는 데이터가 모두 동일한 값이라면, 소켓보오드의 단락된 8개의 입출력 신호 라인을 통해 동시에 데이터 쓰기 동작을 수행할 수 있다. 이는 테스터의 핀 일렉트론닉스에 있는 입출력 신호 채널이 피시험 반도체 소자로 신호를 입력할 때에는 분기가 가능하기 때문이다. 그러나 쓰여지는 데이터가 동일하지 않은 값이라면, 상위/하위 바이트 데이터 마스크 핀(UDQM, LDQM)을 사용하여 바이트 오퍼레이션 기능으로 쓰기 동작을 수행하는 것이 적합하다.

그 후, 읽기 동작을 수행한다. 도 6과 같이 하위 바이트 데이터 마스크핀(LDQM)을 양의 상태로 액티브(Active)시키고, 출력되는 16개의 신호중에서 상위 바이트의 출력신호(DQ8~DQ15)의 신호를 비동기식으로 읽는다. 이때 하위 바이트 출력신호(DQ0~DQ7)는 블록킹된다.

이어서, 하위 바이트 데이터 마스크 핀(LDQM)을 음의 상태(negative state)로 놓고 상위 바이트 데이터 마스크 핀(UDQM)을 양의 상태로 액티브시킨 후, 출력되는 16개의 신호중에서 하위 바이트 출력신호(DQ0~DQ7)를 읽는다. 즉 종래의 전기적 검사방법과 같이 출력신호 16개를 동시에 모두 읽어들이지 않고, 하위/상위 바이트 데이터 입출력 마스크 핀(LDQM, UDQM)을 사용하여 바이트 오퍼레이션 기능을 수행함으로써 출력되는 데이터를 한 바이트씩 8개 단위로 순차적인 읽기 동작(read operation)을 하게 된다.

반대로 도 7과 같이 상위 바이트 데이터 마스크 핀(UDQM)을 먼저 양의 상태로 만들어 액티브 시킨 후, 하위 바이트 데이터(DQ0~DQ7)을 먼저 읽고, 하위 바이트 데이터 마스크 핀(LDQM)에 양의 상태의 전압을 인가한 후, 상위 바이트 데이터(DQ8~DQ15)를 읽는 방법을 채택할 수도 있다. 여기서, 데이터에 대한 읽기동작을 수행하기 전에 데이터가 안정적으로 출력되는 시간을 얻기 위해 전기적 검사 프로그램에서 약간의 지연시간(Delay time)을 설정할 수도 있다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 첫째, 소켓보오드에서 입출력 신호채널에 2개 이상의 데이터 핀(DQ)이 연결되도록 단락시키고, 피시험 반도체 소자가 지니고 있는 상위/하위 바이트 데이터 입출력 마스크 핀(UDQM/LDQM)을 이용하여 바이트 오퍼레이션 기능으로 피시험 반도체 소자로부터 나오는 출력신호를 읽음으로써, 테스터에서 병렬로 검사할 수 있는 반도체 소자의 개수를 2배로 증가시킬 수 있다.

둘째, 상기 단락된 입출력 신호라인이 소켓보오드는 피시험 반도체 소자의 전체 데이터 핀 개수가 8개인 제품과, 16개인 제품에 공통으로 사용이 가능하다. 그러므로 전기적 검사공정에서 전체 데이터 핀의 개수가 8개인 제품에서 16개인 제품으로 변경할 때, 혹은 반대로 데이터 핀의 개수가 16개인 제품에서 8개인 제품으로 변경하여 전기적 검사를 진행할 때에 소켓 보오드를 별도로 변경할 필요가 없다.

일반적으로 소켓 보오드를 변경한 후에는, 변경된 소켓 보오드에 대한 전파지연시간(propagation delay time)을 측정(calibration)하는 절차를 진행하는데, 이것은 전기적 검사공정중 교류검사(AC test)시 소켓보오드에서 측정된 전파지연시간을 보상하기 위함이다. 일반적으로 테스터의 전체 가동시간 중에서 소켓 보오드를 교체하는 시간이나, 소켓 보오드의 전파지연시간을 측정하는데 소요되는 시간은 약 3%이다. 따라서, 본 발명에 따르면 소켓 보오드의 교체나, 소켓 보오드의 전파지연시간 측정 절차를 생략할 수 있기 때문에, 그만큼 테스터의 가동시간을 높이게 된다.

셋째, 피시험 반도체 소자의 데이터 핀의 개수가 늘어나게 되면 쓰루풋 시간이 반으로 줄어들게 되어 고가(high cost)의 테스터를 새로 구입해야만 한다. 그러나 본 발명에 따르면 전기적 검사 공정에 사용되는 소켓 보오드만 간단히 개조하여 쓰루풋 시간을 그대로 유지할 수 있기 때문에 반도체 소자의 제조공정에서 가격절감(cost saving) 효과가 상당히 크다.

넷째, 두가지 형태의 제품에 대한 소켓 보오드를 한가지 형태로 설정할 수 있기 때문에 전기적 검사공정시 정비가 용이한 잇점이 있고, 전기적 검사공정에서도 더욱 높은 신뢰성(Reliability)을 달성할 수 있다.

Claims (15)

1. 반도체 소자를 전기적으로 검사하기 위한 테스터, 소켓보오드 및 피검사 소자를 준비하는 단계;

   상기 소켓 보오드(socket board)에서, 상기 테스터의 핀 일렉트론닉스(Pin electronics)와 연결되는 한 개의 입출력 신호채널에, 상기 피검사 소자와 연결되는 2개 이상의 데이터(DQ) 핀이 연결되도록 입출력 신호라인을 서로 단락(short)시키는 단계;

   상기 소켓 보오드를 이용하여 테스터(tester)에서 피검사 소자의 전기적검사를 시작하는 단계; 및

   상기 소켓보오드의 단락된 입출력 신호라인을 통하여, 상기 테스터에서 반도체 소자의 출력신호를 바이트 오펴레이션(byte operation) 기능으로 한 바이트씩 순차적으로 읽는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
2. 제1항에 있어서,

   상기 반도체 소자는 바이트 오퍼레이션 기능이 가능한 DRAM 소자인 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
3. 제1항에 있어서,

   상기 바이트 오퍼레이션 기능은 상위 및 하위 데이터 입출력 마스크 핀(UDQM/LDQM pin)을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
4. 제1항에 있어서,

   상기 반도체 소자의 출력신호를 바이트 오퍼레이션으로 읽는 방법은 비동식(Asynchronous)으로 읽는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
5. 제1항에 있어서,

   소켓 보오드(socket board)에서 한 개의 입출력 신호채널에 2개 이상의 데이터 핀이 연결되도록 입출력 신호라인을 서로 단락(short)시키는 방법은,

   상위 바이트에 있는 입출력 신호라인과 하위 바이트에 있는 입출력 신호라인이 서로 대응되도록 연결시키는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
6. 제5항에 있어서,

   상기 상위 바이트 및 하위 바이트에 있는 각각의 입출력 신호라인의 개수는 4개인 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
7. 제5항에 있어서,

   상기 상위 바이트 및 하위 바이트에 있는 각각의 입출력 신호라인의 개수는 8개인 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
8. 제5항에 있어서,

   상기 상위 바이트 및 하위 바이트에 있는 각각의 입출력 신호라인의 개수는 16개인 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
9. 제1항에 있어서,

   상기 단락된 입출력 신호라인을 통하여 반도체 소자의 출력신호를 바이트 오퍼레이션으로 읽는 단계를 수행하는 전에,

   상기 반도체 소자에 데이터 쓰기 동작을 수행하는 단계를 더 진행하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
10. 제9항에 있어서,

    상기 쓰기 동작을 수행할 때, 상위 및 하위 바이트의 데이터가 동일(unique)할 경우에는,

    상기 상위 및 하위 데이터 입출력 마스크 핀을 이용하지 않고 쓰기 동작을 수행하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
11. 제9항에 있어서,

    상기 쓰기 동작을 수행할 때, 상위 및 하위 바이트의 데이터가 동일(unique)하지 않을 경우에는,

    상기 상위 및 하위 데이터 입출력 마스크 핀을 이용하여 쓰기 동작을 수행하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
12. 제1항에 있어서,

    상기 단락된 입출력 신호라인을 통하여 반도체 소자의 출력신호를 바이트 오펴레이션 기능으로 한 바이트씩 순차적으로 읽는 방법은,

    상기 하위 바이트(lower byte) 데이터 입출력 마스크 핀(LDQM pin)을 액티브(Active)시키고 반도체 소자의 출력신호 중에서 상위 바이트의 출력신호를 읽는 단계와,

    상기 상위 바이트의 데이터 입출력 마스크 핀(UDQM pin)을 액티브(Active)시키고 반도체 소자의 출력신호중에서 하위 바이트의 출력신호를 읽는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
13. 제12항에 있어서,

    상기 상위 바이트 및 하위 바이트의 출력신호를 읽기전에 테스터(tester)에서 데이터를 안정적으로 읽기 위하여 약간의 지연시간(delay time)을 설정하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
14. 제1항에 있어서,

    상기 단락된 입출력 신호라인을 통하여 반도체 소자의 출력신호를 바이트 오펴레이션 기능으로 한 바이트씩 순차적으로 읽는 방법은,

    상기 상위 바이트(Upper byte) 데이터 입출력 마스크 핀(UDQM pin)을 액티브(Active)시키고 반도체 소자의 출력신호 중에서 하위 바이트의 출력신호를 읽는 단계와,

    상기 하위 바이트의 데이터 입출력 마스크 핀(LDQM pin)을 액티브(Active)시키고 반도체 소자의 출력신호중에서 상위 바이트의 출력신호를 읽는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.
15. 제14항에 있어서,

    상기 상위 바이트 및 하위 바이트의 출력신호를 읽기전에 테스터(tester)에서 데이터를 안정적으로 읽기 위하여 약간의 지연시간(delay time)을 설정하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.