KR100723471B1 - 반도체 테스트 시스템 - Google Patents

반도체 테스트 시스템 Download PDF

Info

Publication number
KR100723471B1
KR100723471B1 KR1020010042359A KR20010042359A KR100723471B1 KR 100723471 B1 KR100723471 B1 KR 100723471B1 KR 1020010042359 A KR1020010042359 A KR 1020010042359A KR 20010042359 A KR20010042359 A KR 20010042359A KR 100723471 B1 KR100723471 B1 KR 100723471B1
Authority
KR
South Korea
Prior art keywords
probe card
pin
test system
ground
signal
Prior art date
Application number
KR1020010042359A
Other languages
English (en)
Other versions
KR20030006546A (ko
Inventor
이두선
황인석
지준수
이호열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010042359A priority Critical patent/KR100723471B1/ko
Publication of KR20030006546A publication Critical patent/KR20030006546A/ko
Application granted granted Critical
Publication of KR100723471B1 publication Critical patent/KR100723471B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 프로브 카드와 연결되는 인터페이스 보드의 접지핀이 오픈되더라도, 테스트 불량을 방지할 수 있는 테스트 시스템을 개시한다. 개시된 본 발명의 테스트 시스템은, 웨이퍼의 전기적 신호를 검출하는 프로브 카드와, 프로브 카드에서 검출된 전기적 신호를 테스트하는 테스터, 및 프로브 카드와 테스터 사이를 전기적으로 연결하며, 프로브 카드와 접속되는 다수의 신호핀과 접지핀을 포함하는 인터페이스 보드를 포함하는 테스트 시스템으로서, 인터페이스 보드의 다수의 접지핀은 공통 접속되어 있다.
프로브 테스트, 접지핀

Description

반도체 테스트 시스템{Test system in semiconductor}
도 1은 일반적인 테스트 시스템의 개략적인 도면이다.
도 2는 종래의 테스트 시스템의 프로브 카드와 신호핀 및 접지핀의 구조를 나타낸 도면이다.
도 3a 및 도 3b는 본 발명에 따른 테스트 시스템을 나타낸 도면으로서, 인터페이스 보드의 접지핀 구조를 설명하기 위한 도면이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 웨이퍼 110 : 프로브 카드
S : 신호핀 G : 접지핀
본 발명은 반도체 테스트 시스템에 관한 것으로, 보다 구체적으로는 반도체 테스트 시스템의 프로브 카드(Probe card)와 테스트 해드(Test head) 사이에 배치되는 인터페이스 보드(interface board)의 접지핀(ground pin) 배열 구조에 관한 것이다.
일반적으로 웨이퍼 테스트는 완성된 웨이퍼의 특성 및 불량등을 검사하는 단 계로서, 웨이퍼 테스트의 종류로는 비트 결함, 디코더 결함등이 발생된 다이(die)의 리페어(repair) 유무를 테스트 하는 프리 레이저 리페어 테스트(pre laser repair test)와, 레이저 리페어를 실시한 다이에 대하여 레이저 리페어가 완벽하게되어 완제품이 되었는가를 판단하는 포스트 레이저 리페어 테스트(post laser repair test)와, 포스트 레이저 리페어 테스트의 결과를 토대로 하여 통과된 다이만을 어셈블리 라인에서 패키지 공정을 진행하고 이를 테스트 하는 프리 번인 테스트(pre burn in test) 및 디바이스의 셀과 주변 회로가 정상적으로 동작하는지의 여부 및 디바이스 각각의 파라미터에 대하여 이상이 발생하였는지의 여부를 판정하는 포스트 번인 테스트등이 있다.
종래의 프로브 테스트는 각 다이별 클럭 패드(clock pad) 즉, 메모리 소자의 라스신호(이하, RAS), 카스신호(CAS), 라이트 인에이블 신호(WE) 및 출력 인에이블 신호(OE) 패드 및 각각의 어드레스(Address) 패드를 프로브로 찍으므로서, 각 다이에 정상적인 신호가 인가되는지의 여부를 판정하였다.
여기서, 도 1을 참조하여, 종래의 테스트 시스템에 대하여 설명하도록 한다.
동 도면에 도시된 바와 같이, 웨이퍼(10)의 선택된 전극 패드(도시되지 않음)는 프로브 카드(15)의 탐침(15a)들과 각각 콘택되어 있다. 또한, 프로브 카드(15)는 인터페이스 보드(20)에 의하여 테스터(도시되지 않음)의 테스트 해드(30)와 연결된다.
여기서, 인터페이스 보드(20)는 상부 패널(20a)과 하부 패널(20b) 및 그 사이에 위치한 동축 케이블(21)을 포함한다. 이때, 상부 패널(20a)은 테스터(도시되 지 않음)의 테스터 해드(30)와 접착되고, 하부 패널(20b)은 프로브 카드(15)의 각 신호 패드(도시되지 않음)와 신호핀(S) 및 접지핀(G)에 의하여 전기적으로 연결된다. 여기서, 신호핀(S)과 접지핀(G)은 각각 쌍의 형태로 배열되며, 신호핀(S)은 프로브 카드(15)에 의하여 웨이퍼(10)의 전극 패드들(도시되지 않음)과 전기적으로 연결되고, 접지핀(G)은 프로브 카드(15)에 의하여 웨이퍼 접지단과 전기적으로 연결된다.
그러나, 종래의 인터페이스 보드(20)의 신호핀(S)과 접지핀(G)은 도 2에 도시된 바와 같이, 테스트 공정중 종종 오픈될 위험이 있다. 이때, 신호핀(S)이 오픈되는 경우, 테스터에서 측정치가 바로 변화되므로, 오픈되었는지의 여부를 공정자가 알 수 있다. 한편, 접지핀(G)이 오픈되는 경우는, 테스터의 측정치에는 큰 변화가 없으면서, 심한 노이즈가 발생되므로, 공정자는 이를 인식하지 못한 채 테스트 공정을 계속 진행하게 된다. 이로 인하여, 테스트 에러가 발생되어, 제품 수율이 감소된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 프로브 카드와 연결되는 인터페이스 보드의 접지핀이 오픈되더라도, 테스트 불량을 방지할 수 있는 테스트 시스템을 제공하는 것이다.
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질것이다.
상기한 본 발명의 이루고자 하는 기술적 과제를 달성하기 위한 테스트 시스템은, 웨이퍼의 전기적 신호를 검출하는 프로브 카드와, 프로브 카드에서 검출된 전기적 신호를 테스트하는 테스터, 및 프로브 카드와 테스터 사이를 전기적으로 연결하며, 프로브 카드와 접속되는 다수의 신호핀과 접지핀을 포함하는 인터페이스 보드를 포함하는 테스트 시스템으로서, 인터페이스 보드의 다수의 접지핀은 공통 접속되어 있다.
여기서, 신호핀과 접지핀은 각각 1:1로 쌍을 이루며 배열되거나, 또는 적어도 하나 이상의 신호핀과 하나의 접지핀이 한쌍을 이루며 배열될 수 있다.
이와같이 접지핀이 공통으로 접속되어 있으면, 접지핀이 프로브 카드로부터 오픈되더라도, 다른 접지핀에 의하여 테스터에 접지 전압이 인가되므로, 접지핀 오픈으로 인한 노이즈를 감소시킬 수 있으며, 테스트 오류를 방지할 수 있다.
(실시예)
이하, 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 설명하도록 한다. 여기서, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.
첨부한 도면 도 3a 및 도 3b는 본 발명에 따른 테스트 시스템을 설명하기 위한 도면으로서, 인터페이스 보드의 신호핀 및 접지핀의 구조를 보여주고 있다.
도 3a를 참조하여, 반도체 소자의 제조 공정이 진행된 웨이퍼의 전기적인 특성을 테스트하기 위하여, 프로브 카드(110)의 탐침(110a)은 웨이퍼(100)의 전극 패드(도시되지 않음)와 콘택된다. 이때, 알려진 바와 같이, 웨이퍼(100)는 각 다이별로 구분되어 있으며, 각 다이에는 각각의 도전 라인과 연결되는 다수의 전극 패드들이 구비되어 있다. 여기서, 웨이퍼(100)상의 전극 패드는, 소정의 전압이 인가되는 패드와, 접지 전압이 인가되는 패드로 크게 나눌 수 있다.
한편, 프로브 카드(110) 역시 탐침(110a)과 연결된 다수의 패드(도시되지 않음)를 포함하며, 이들 패드는 탐침(110a)에 의하여 웨이퍼(100)의 전극 패드들의 신호가 저장된다.
프로브 카드(110)의 패드는 인터페이스 보드(도 1의 20)와 신호핀(S) 및 접지핀(G)과 각각 대응되도록 전기적으로 연결된다. 신호핀(S)과 접지핀(G)은 상기한 종래 기술에서도 설명한 바와 같이 예를들어, 쌍을 이루며 배열되거나, 또는 여러개의 신호핀(S)과 하나의 접지핀(G)이 쌍을 이루며 배열될 수 있다. 이때, 인터페이스 보드(20)의 접지핀(G)은 모두 공통 접속된다. 이는 상술한 바와 같이, 신호핀(S)은 프로브 카드(110)에서 오픈되는 경우, 테스터가 즉시 인식할 수 있지만, 접지핀(G)이 오픈되는 경우, 노이즈가 심하게 발생되고, 공정자가 즉시 인식하 지 못하므로, 접지핀(G)들 간을 공통 접속하여 테스터 장비에는 지속적으로 접지 전압을 인가한다.
즉, 도 3b에 도시된 바와 같이, 접지핀(G)이 프로브 카드(110)에서 오픈되더라도, 인터페이스 보드의 동축 케이블을 통하여 테스터에 입력되는 전압은 지속적으로 접지 전압이 인가되므로, 노이즈가 방지되고, 테스트 오류가 방지된다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 프로브 카드로부터 측정된 전기 특성 데이터를 검출하여 테스터로 전달하는 인터페이스 보드의 신호핀과 접지핀에 있어서, 각각의 접지핀을 공통 접속하여 이를 테스터와 연결한다.
그러면, 접지핀이 프로브 카드로부터 오픈되더라도, 다른 접지핀에 의하여 테스터에 접지 전압이 인가되므로, 접지핀 오픈으로 인한 노이즈를 감소시킬 수 있으며, 테스트 오류를 방지할 수 있다.
기타, 본 발명의 요지를 벗어나지 않는 범위에서 다양하게 변경실시할 수 있다.

Claims (3)

  1. 웨이퍼(100)의 전기적 신호를 검출하는 프로브 카드(probe card, 110);
    상기 프로브 카드(110)에서 검출된 전기적 신호를 테스트하는 테스터(tester); 및
    상기 프로브 카드(110)와 테스터 사이를 전기적으로 연결하며, 프로브 카드(110)와 접속되는 복수의 신호핀(signal pin, S)과 접지핀(ground pin, G)을 포함하는 인터페이스 보드(interface board)를 포함하는 테스트 시스템(test system)으로서,
    상기 복수의 접지핀(G) 모두는 서로 연결되어 접속된 것을 특징으로 하는 반도체 테스트 시스템.
  2. 제 1 항에 있어서, 상기 신호핀(S)과 접지핀(G)은 각각 1:1 쌍을 이루며 배열되는 것을 특징으로 하는 반도체 테스트 시스템.
  3. 제 1 항에 있어서, 상기 신호핀(S)과 접지핀(G)은 적어도 하나 이상의 신호핀(S)과 접지핀(G)이 한쌍을 이루며 배열되는 것을 특징으로 하는 반도체 테스트 시스템.
KR1020010042359A 2001-07-13 2001-07-13 반도체 테스트 시스템 KR100723471B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010042359A KR100723471B1 (ko) 2001-07-13 2001-07-13 반도체 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010042359A KR100723471B1 (ko) 2001-07-13 2001-07-13 반도체 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20030006546A KR20030006546A (ko) 2003-01-23
KR100723471B1 true KR100723471B1 (ko) 2007-06-04

Family

ID=27715010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010042359A KR100723471B1 (ko) 2001-07-13 2001-07-13 반도체 테스트 시스템

Country Status (1)

Country Link
KR (1) KR100723471B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058700A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자 테스트용 인터페이스 키트

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058700A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자 테스트용 인터페이스 키트

Also Published As

Publication number Publication date
KR20030006546A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
US6219810B1 (en) Intelligent binning for electrically repairable semiconductor chips
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
US7782688B2 (en) Semiconductor memory device and test method thereof
KR100272712B1 (ko) 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치
US10418292B2 (en) Manufacturing method of semiconductor device, inspection device of semiconductor device, and semiconductor device
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
JP3443011B2 (ja) フィルムキャリアテープおよびそのテスト方法
KR100723471B1 (ko) 반도체 테스트 시스템
US6989682B1 (en) Test key on a wafer
KR100459698B1 (ko) 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
JP3080847B2 (ja) 半導体記憶装置
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JPH07225258A (ja) 半導体装置
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
KR100762872B1 (ko) 반도체 메모리 장치 및 그 테스트 방법
JP3418465B2 (ja) 半導体装置の試験方法
JPH065674A (ja) 半導体集積回路装置
JP2000227459A (ja) 半導体集積回路とそのテスト方法、及びそのテストに使用するプローブ治具
JP2001141789A (ja) 半導体及びその半導体の良品／不良品識別装置
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
JPH04320044A (ja) 半導体装置，その製造方法，その試験方法及びその試験装置
KR20070052114A (ko) 반도체 장치의 모니터링 회로
JP2001194426A (ja) テスタ検査用デバイス，半導体集積回路装置およびテスタを検査する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee