JP3443011B2 - フィルムキャリアテープおよびそのテスト方法 - Google Patents
フィルムキャリアテープおよびそのテスト方法Info
- Publication number
- JP3443011B2 JP3443011B2 JP23475798A JP23475798A JP3443011B2 JP 3443011 B2 JP3443011 B2 JP 3443011B2 JP 23475798 A JP23475798 A JP 23475798A JP 23475798 A JP23475798 A JP 23475798A JP 3443011 B2 JP3443011 B2 JP 3443011B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- carrier tape
- film carrier
- lead
- electrical selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010998 test method Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 75
- 238000012360 testing method Methods 0.000 claims description 43
- 238000005259 measurement Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 239000000523 sample Substances 0.000 description 53
- 238000007689 inspection Methods 0.000 description 47
- 239000000872 buffer Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 21
- 230000007547 defect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010276 construction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、フィルムキャリア
テープに関するものであり、特に、テープキャリアボン
ディング(TAB)に使用されるフィルムキャリアテー
プおよびそのテスト方法に関するものである。
テープに関するものであり、特に、テープキャリアボン
ディング(TAB)に使用されるフィルムキャリアテー
プおよびそのテスト方法に関するものである。
【0002】
【従来の技術】従来より、一端が半導体チップに接続さ
れた複数のリード端子と、リード端子の他端に設けられ
た電気的選別(スクリーニング)用パッドとを有するフ
ィルムキャリアテープが知られている。
れた複数のリード端子と、リード端子の他端に設けられ
た電気的選別(スクリーニング)用パッドとを有するフ
ィルムキャリアテープが知られている。
【0003】図13は、従来のフィルムキャリアテープ
の概略的な平面図である。絶縁性フィルム100の両脇
部には、それぞれ搬送および位置決め用のスプロケット
ホール102が形成されている。また、絶縁性フィルム
100の中央部には、半導体チップを実装するための半
導体チップ用開孔部104が形成されている。絶縁性フ
ィルム100上には、半導体チップ用開孔部104に一
端を突出するように複数のリード端子106が形成され
ている。リード端子106の他端には電気的選別用パッ
ド108が各々設けられている。
の概略的な平面図である。絶縁性フィルム100の両脇
部には、それぞれ搬送および位置決め用のスプロケット
ホール102が形成されている。また、絶縁性フィルム
100の中央部には、半導体チップを実装するための半
導体チップ用開孔部104が形成されている。絶縁性フ
ィルム100上には、半導体チップ用開孔部104に一
端を突出するように複数のリード端子106が形成され
ている。リード端子106の他端には電気的選別用パッ
ド108が各々設けられている。
【0004】近年における半導体装置の高集積化、ある
いは高機能化によって半導体チップの入出力端子(半導
体チップ上のボンディング用パッド)の数が増加し、こ
れに伴ってリード端子106の数も増加している。この
ため、リード端子106間のピッチが狭まりつつある。
その結果、フィルムキャリアテープにおいて、リード端
子106間のピッチが電気的選別用パッド108を設け
るために最低限必要なピッチより狭くなってしまうこと
がある。
いは高機能化によって半導体チップの入出力端子(半導
体チップ上のボンディング用パッド)の数が増加し、こ
れに伴ってリード端子106の数も増加している。この
ため、リード端子106間のピッチが狭まりつつある。
その結果、フィルムキャリアテープにおいて、リード端
子106間のピッチが電気的選別用パッド108を設け
るために最低限必要なピッチより狭くなってしまうこと
がある。
【0005】そこで、このようなフィルムキャリアテー
プでは、例えば図14に示すような配置の電気的選別用
パッド108が使用されている。即ち、電気的選別用パ
ッド108の配置を千鳥状としている。
プでは、例えば図14に示すような配置の電気的選別用
パッド108が使用されている。即ち、電気的選別用パ
ッド108の配置を千鳥状としている。
【0006】しかしながら、絶縁性フィルム(図示しな
い)における電気的選別用パッド108が設けられた領
域は、半導体チップを絶縁性フィルム上に実装したとき
に、図中の III−III 線に沿って切り取られてしまう不
要な部分である。図14に示すように電気的選別用パッ
ド108の配置を千鳥状にすると、絶縁性フィルムにお
ける電気的選別用パッド108が設けられた領域の面積
が広くなる。即ち、絶縁性フィルムにおいて不要な部分
が多くなる。このため、フィルムキャリアテープの面積
に対するパッケージ(半導体チップ)の乗り数(実装
数)が少なくなり、生産コストの増大を招く。それとと
もに、電気的選別用パッド108の増加は、電気的選別
用パッド108の数にテスタのリードプローブ(測定端
子)の数が対応しきれなくなるという新たな問題を生ず
る。
い)における電気的選別用パッド108が設けられた領
域は、半導体チップを絶縁性フィルム上に実装したとき
に、図中の III−III 線に沿って切り取られてしまう不
要な部分である。図14に示すように電気的選別用パッ
ド108の配置を千鳥状にすると、絶縁性フィルムにお
ける電気的選別用パッド108が設けられた領域の面積
が広くなる。即ち、絶縁性フィルムにおいて不要な部分
が多くなる。このため、フィルムキャリアテープの面積
に対するパッケージ(半導体チップ)の乗り数(実装
数)が少なくなり、生産コストの増大を招く。それとと
もに、電気的選別用パッド108の増加は、電気的選別
用パッド108の数にテスタのリードプローブ(測定端
子)の数が対応しきれなくなるという新たな問題を生ず
る。
【0007】この問題を解決するために、図15に示す
ように、電気的選別用パッド108を隣り合う幾つかの
リード端子106で共有するフィルムキャリアテープが
考案されている。
ように、電気的選別用パッド108を隣り合う幾つかの
リード端子106で共有するフィルムキャリアテープが
考案されている。
【0008】このような電気的選別用パッド108を有
するフィルムキャリアテープであると、リード端子10
6の数が増加しても電気的選別用パッド108の増加を
抑制できる。従って、図16に示すようにIV−IV線で切
り取られてしまう、絶縁性フィルム100における不要
な部分を少なくできる。しかも、電気的選別用パッド1
08の数も抑制できるので、既存のテスタのリードプロ
ーブ数に電気的選別用パッド108の数を合わせること
ができる。
するフィルムキャリアテープであると、リード端子10
6の数が増加しても電気的選別用パッド108の増加を
抑制できる。従って、図16に示すようにIV−IV線で切
り取られてしまう、絶縁性フィルム100における不要
な部分を少なくできる。しかも、電気的選別用パッド1
08の数も抑制できるので、既存のテスタのリードプロ
ーブ数に電気的選別用パッド108の数を合わせること
ができる。
【0009】しかしながら、図16に示すフィルムキャ
リアテープでは、隣り合う幾つかのリード端子106で
電気的選別用パッド108を共有している。このため、
隣り合うリード端子106間で発生する短絡不良を検出
できないという問題がある。
リアテープでは、隣り合う幾つかのリード端子106で
電気的選別用パッド108を共有している。このため、
隣り合うリード端子106間で発生する短絡不良を検出
できないという問題がある。
【0010】この問題を解決するために、特開平6−1
04316号公報では、図17に示すフィルムキャリア
テープが提案されている。このフィルムキャリアテープ
では、リード端子106の1本以上おきにリード端子組
を設定し、電気的選別用パッド108を前記リード端子
組で共通に設けている。これにより、隣り合うリード端
子106間での短絡不良を検出することができる。
04316号公報では、図17に示すフィルムキャリア
テープが提案されている。このフィルムキャリアテープ
では、リード端子106の1本以上おきにリード端子組
を設定し、電気的選別用パッド108を前記リード端子
組で共通に設けている。これにより、隣り合うリード端
子106間での短絡不良を検出することができる。
【0011】
【発明が解決しようとする課題】しかしながら、図17
に示すフィルムキャリアテープは、半導体チップを搭載
する前のフィルムキャリアテープ製造時における出荷検
査(フィルムキャリアテープを出荷する前に行われる検
査)にて、リード端子組内でのリード端子106の断線
を検出できないという問題を生じている。
に示すフィルムキャリアテープは、半導体チップを搭載
する前のフィルムキャリアテープ製造時における出荷検
査(フィルムキャリアテープを出荷する前に行われる検
査)にて、リード端子組内でのリード端子106の断線
を検出できないという問題を生じている。
【0012】図18に、フィルムキャリアテープ製造時
におけるリード端子106の断線を検出するための出荷
検査の一形態を示す。出荷検査では、半導体チップ用開
孔部104の内側に突出しているリード端子106に共
通的に電極板110を接触させ、さらに、電気的選別用
パッド108にテスタのリードプローブ112を接触さ
せる。そして、テスタの固定カード114からリードプ
ローブ112を通して、リードプローブ112と電極板
110との電気的接続を確認することにより、リード端
子106の断線を検出する。
におけるリード端子106の断線を検出するための出荷
検査の一形態を示す。出荷検査では、半導体チップ用開
孔部104の内側に突出しているリード端子106に共
通的に電極板110を接触させ、さらに、電気的選別用
パッド108にテスタのリードプローブ112を接触さ
せる。そして、テスタの固定カード114からリードプ
ローブ112を通して、リードプローブ112と電極板
110との電気的接続を確認することにより、リード端
子106の断線を検出する。
【0013】そこで、図19に破線の円で示すようなリ
ード端子組内でのリード端子106の断線が存在したと
しても、リード端子組内の1本のリード端子106が正
常であれば、そのリード端子組の電気的選別用パッド1
08が電極板110と導通するので、リード端子106
の断線は検出されない。このため、このようなフィルム
キャリアテープは、出荷検査に合格となり、半導体チッ
プが実装された後の電気的選別工程にて初めて不良と判
定される。これは、大きな生産コストの増大を招くこと
となる。
ード端子組内でのリード端子106の断線が存在したと
しても、リード端子組内の1本のリード端子106が正
常であれば、そのリード端子組の電気的選別用パッド1
08が電極板110と導通するので、リード端子106
の断線は検出されない。このため、このようなフィルム
キャリアテープは、出荷検査に合格となり、半導体チッ
プが実装された後の電気的選別工程にて初めて不良と判
定される。これは、大きな生産コストの増大を招くこと
となる。
【0014】本発明は、上記従来の問題に鑑みなされた
ものであり、その目的は、フィルム材料の増加による生
産コストの増大を抑制し、半導体チップ搭載後の検査に
用いるテスタに必要な測定端子数を削減することができ
るとともに、フィルムキャリアテープ製造時の出荷検査
において全てのリード端子の断線を検出することができ
るフィルムキャリアテープおよびそのテスト方法を提供
することにある。
ものであり、その目的は、フィルム材料の増加による生
産コストの増大を抑制し、半導体チップ搭載後の検査に
用いるテスタに必要な測定端子数を削減することができ
るとともに、フィルムキャリアテープ製造時の出荷検査
において全てのリード端子の断線を検出することができ
るフィルムキャリアテープおよびそのテスト方法を提供
することにある。
【0015】
【課題を解決するための手段】本発明の請求項1記載の
フィルムキャリアテープは、上記の課題を解決するため
に、絶縁性フィルムと、上記絶縁性フィルム上に設けら
れた、その一端を半導体チップに接続するための複数の
リード端子と、上記各リード端子の他端に設けられた電
気的選別用パッドとを備え、上記電気的選別用パッドの
うちの少なくとも一部が、複数の電気的選別用パッドか
らなるパッド組を構成するように設けられ、上記パッド
組を構成する各電気的選別用パッドが、テスタの同一の
測定端子に対して同時に接触しうるように、かつ、互い
に電気的に分離するように隣接していることを特徴とし
ている。
フィルムキャリアテープは、上記の課題を解決するため
に、絶縁性フィルムと、上記絶縁性フィルム上に設けら
れた、その一端を半導体チップに接続するための複数の
リード端子と、上記各リード端子の他端に設けられた電
気的選別用パッドとを備え、上記電気的選別用パッドの
うちの少なくとも一部が、複数の電気的選別用パッドか
らなるパッド組を構成するように設けられ、上記パッド
組を構成する各電気的選別用パッドが、テスタの同一の
測定端子に対して同時に接触しうるように、かつ、互い
に電気的に分離するように隣接していることを特徴とし
ている。
【0016】上記構成によれば、電気的選別用パッドの
うちの少なくとも一部が複数の電気的選別用パッドから
なるパッド組を構成するように設けられ、上記パッド組
を構成する各電気的選別用パッドが、同一の測定端子に
対して同時に接触しうるように、かつ、互いに電気的に
分離するように隣接している。
うちの少なくとも一部が複数の電気的選別用パッドから
なるパッド組を構成するように設けられ、上記パッド組
を構成する各電気的選別用パッドが、同一の測定端子に
対して同時に接触しうるように、かつ、互いに電気的に
分離するように隣接している。
【0017】これにより、半導体チップ搭載後の検査に
おいて、パッド組を構成する各電気的選別用パッドに対
してテスタの同一の測定端子を接触させれば、複数のリ
ード端子の電気的選別を同時に行うことができる。
おいて、パッド組を構成する各電気的選別用パッドに対
してテスタの同一の測定端子を接触させれば、複数のリ
ード端子の電気的選別を同時に行うことができる。
【0018】すなわち、例えば、上記フィルムキャリア
テープにおける各リード端子にそれぞれ半導体チップの
接続用端子を接続した後、上記フィルムキャリアテープ
における上記パッド組を構成する各電気的選別用パッド
に同時にテスタの同一の測定端子を接触させ、上記パッ
ド組を構成する各電気的選別用パッドに対してリード端
子を介して接続された半導体チップの接続用端子のう
ち、一つの接続用端子を導通状態とし、他の接続用端子
を非導通状態とすれば、複数のリード端子の電気的選別
を同時に行うことができる。
テープにおける各リード端子にそれぞれ半導体チップの
接続用端子を接続した後、上記フィルムキャリアテープ
における上記パッド組を構成する各電気的選別用パッド
に同時にテスタの同一の測定端子を接触させ、上記パッ
ド組を構成する各電気的選別用パッドに対してリード端
子を介して接続された半導体チップの接続用端子のう
ち、一つの接続用端子を導通状態とし、他の接続用端子
を非導通状態とすれば、複数のリード端子の電気的選別
を同時に行うことができる。
【0019】従って、パッド組を構成する各電気的選別
用パッドを、1つの電気的選別用パッドとして機能させ
ることができ、電気的選別用パッドの数を疑似的に削減
することができる。
用パッドを、1つの電気的選別用パッドとして機能させ
ることができ、電気的選別用パッドの数を疑似的に削減
することができる。
【0020】それゆえ、絶縁性フィルムにおける電気的
選別用パッドが形成領域の増大を抑制することができ
る。この結果、絶縁性フィルムの材料が増加することに
よる生産コストの増大を抑制することができる。
選別用パッドが形成領域の増大を抑制することができ
る。この結果、絶縁性フィルムの材料が増加することに
よる生産コストの増大を抑制することができる。
【0021】また、電気的選別用パッドの数を疑似的に
削減することで、半導体チップ搭載後の検査に用いるテ
スタに必要な測定端子数を削減することができる。この
結果、半導体チップ搭載後の検査に用いるテスタの測定
端子数の不足を解消することができる。
削減することで、半導体チップ搭載後の検査に用いるテ
スタに必要な測定端子数を削減することができる。この
結果、半導体チップ搭載後の検査に用いるテスタの測定
端子数の不足を解消することができる。
【0022】さらに、上記構成によれば、全てのリード
端子を互いに電気的に分離させることができるので、フ
ィルムキャリアテープ製造時の出荷検査において、フィ
ルムキャリアテープにおける上記パッド組を構成する電
気的選別用パッドの一つのみにテスタの測定端子を接触
させれば、全てのリード端子の断線を検出することがで
きる。
端子を互いに電気的に分離させることができるので、フ
ィルムキャリアテープ製造時の出荷検査において、フィ
ルムキャリアテープにおける上記パッド組を構成する電
気的選別用パッドの一つのみにテスタの測定端子を接触
させれば、全てのリード端子の断線を検出することがで
きる。
【0023】本発明の請求項2記載のフィルムキャリア
テープは、上記の課題を解決するために、請求項1記載
のフィルムキャリアテープにおいて、上記パッド組を構
成する各電気的選別用パッドが、少なくともリード端子
1本以上おきに設けられていることを特徴としている。
テープは、上記の課題を解決するために、請求項1記載
のフィルムキャリアテープにおいて、上記パッド組を構
成する各電気的選別用パッドが、少なくともリード端子
1本以上おきに設けられていることを特徴としている。
【0024】上記構成によれば、半導体チップ搭載後の
検査においてパッド組を構成する各電気的選別用パッド
に対してテスタの同一の測定端子を接触させると、パッ
ド組を構成する各電気的選別用パッドに接続されたリー
ド端子の電気的選別を同時に行うことができる一方、隣
り合うリード端子間は電気的に分離されたままとなる。
それゆえ、半導体チップ搭載後の検査において隣り合う
リード端子間での短絡不良を検出することができる。
検査においてパッド組を構成する各電気的選別用パッド
に対してテスタの同一の測定端子を接触させると、パッ
ド組を構成する各電気的選別用パッドに接続されたリー
ド端子の電気的選別を同時に行うことができる一方、隣
り合うリード端子間は電気的に分離されたままとなる。
それゆえ、半導体チップ搭載後の検査において隣り合う
リード端子間での短絡不良を検出することができる。
【0025】本発明の請求項3記載のフィルムキャリア
テープは、上記の課題を解決するために、請求項1また
は2記載のフィルムキャリアテープにおいて、上記パッ
ド組を構成する電気的選別用パッドが、くし形であるこ
とを特徴としている。
テープは、上記の課題を解決するために、請求項1また
は2記載のフィルムキャリアテープにおいて、上記パッ
ド組を構成する電気的選別用パッドが、くし形であるこ
とを特徴としている。
【0026】上記構成によれば、上記パッド組を構成す
る各電気的選別用パッドの形状をくし形にすることによ
り、各電気的選別用パッドとテスタの測定端子との接触
がより実現しやすくなる。これにより、半導体チップ搭
載後の検査において、複数のリード端子に対する同時の
電気的選別をより確実に行うことができる。
る各電気的選別用パッドの形状をくし形にすることによ
り、各電気的選別用パッドとテスタの測定端子との接触
がより実現しやすくなる。これにより、半導体チップ搭
載後の検査において、複数のリード端子に対する同時の
電気的選別をより確実に行うことができる。
【0027】本発明の請求項4記載のフィルムキャリア
テープは、上記の課題を解決するために、請求項1また
は2記載のフィルムキャリアテープにおいて、上記パッ
ド組を構成する電気的選別用パッドが、渦巻き形である
ことを特徴としている。
テープは、上記の課題を解決するために、請求項1また
は2記載のフィルムキャリアテープにおいて、上記パッ
ド組を構成する電気的選別用パッドが、渦巻き形である
ことを特徴としている。
【0028】上記構成によれば、上記パッド組を構成す
る各電気的選別用パッドの形状を渦巻き形にすることに
より、各電気的選別用パッドとテスタの測定端子との接
触がより実現しやすくなる。これにより、半導体チップ
搭載後の検査において、複数のリード端子に対する同時
の電気的選別をより確実に行うことができる。
る各電気的選別用パッドの形状を渦巻き形にすることに
より、各電気的選別用パッドとテスタの測定端子との接
触がより実現しやすくなる。これにより、半導体チップ
搭載後の検査において、複数のリード端子に対する同時
の電気的選別をより確実に行うことができる。
【0029】本発明の請求項5記載のフィルムキャリア
テープは、上記の課題を解決するために、請求項1ない
し4のいずれか1項に記載のフィルムキャリアテープに
おいて、上記パッド組を構成する各電気的選別用パッド
の配列が、全てのパッド組で同一であることを特徴とし
ている。
テープは、上記の課題を解決するために、請求項1ない
し4のいずれか1項に記載のフィルムキャリアテープに
おいて、上記パッド組を構成する各電気的選別用パッド
の配列が、全てのパッド組で同一であることを特徴とし
ている。
【0030】上記構成によれば、絶縁性フィルム上の各
電気的選別用パッドの座標に合わせて多数の測定端子を
固定カード上に固定させたテスタを用いて、全てのパッ
ド組におけるある側に設けられた電気的選別用パッドに
対して一括してプロービングすることが可能となる。そ
れゆえ、測定端子の位置合せ回数を最小限として断線テ
ストが可能となり、検査工程を短縮することができる。
電気的選別用パッドの座標に合わせて多数の測定端子を
固定カード上に固定させたテスタを用いて、全てのパッ
ド組におけるある側に設けられた電気的選別用パッドに
対して一括してプロービングすることが可能となる。そ
れゆえ、測定端子の位置合せ回数を最小限として断線テ
ストが可能となり、検査工程を短縮することができる。
【0031】本発明の請求項6記載のフィルムキャリア
テープのテスト方法は、請求項1ないし5のいずれか1
項に記載のフィルムキャリアテープにおける上記パッド
組を構成する電気的選別用パッドの一つのみにテスタの
測定端子を接触させることを特徴としている。
テープのテスト方法は、請求項1ないし5のいずれか1
項に記載のフィルムキャリアテープにおける上記パッド
組を構成する電気的選別用パッドの一つのみにテスタの
測定端子を接触させることを特徴としている。
【0032】上記方法によれば、フィルムキャリアテー
プ製造時(出荷時)において全てのリード端子の断線を
検出することができるフィルムキャリアテープのテスト
方法を提供することができる。
プ製造時(出荷時)において全てのリード端子の断線を
検出することができるフィルムキャリアテープのテスト
方法を提供することができる。
【0033】本発明の請求項7記載のフィルムキャリア
テープのテスト方法は、請求項1ないし5のいずれか1
項に記載のフィルムキャリアテープにおける各リード端
子にそれぞれ半導体チップの接続用端子を接続した後、
上記フィルムキャリアテープにおける上記パッド組を構
成する各電気的選別用パッドに同時にテスタの同一の測
定端子を接触させ、上記パッド組を構成する各電気的選
別用パッドに対してリード端子を介して接続された半導
体チップの接続用端子のうち、一つの接続用端子を導通
状態とし、他の接続用端子を非導通状態とすることを特
徴としている。
テープのテスト方法は、請求項1ないし5のいずれか1
項に記載のフィルムキャリアテープにおける各リード端
子にそれぞれ半導体チップの接続用端子を接続した後、
上記フィルムキャリアテープにおける上記パッド組を構
成する各電気的選別用パッドに同時にテスタの同一の測
定端子を接触させ、上記パッド組を構成する各電気的選
別用パッドに対してリード端子を介して接続された半導
体チップの接続用端子のうち、一つの接続用端子を導通
状態とし、他の接続用端子を非導通状態とすることを特
徴としている。
【0034】上記方法によれば、半導体チップ搭載後に
おいて、複数のリード端子の電気的選別を同時に行うこ
とができる。従って、パッド組を構成する各電気的選別
用パッドを、1つの電気的選別用パッドとして機能させ
ることができ、電気的選別用パッドの数を疑似的に削減
することができる。この結果、半導体チップ搭載後の検
査に用いるテスタに必要な測定端子数を削減することが
できるフィルムキャリアテープのテスト方法を提供する
ことができる。
おいて、複数のリード端子の電気的選別を同時に行うこ
とができる。従って、パッド組を構成する各電気的選別
用パッドを、1つの電気的選別用パッドとして機能させ
ることができ、電気的選別用パッドの数を疑似的に削減
することができる。この結果、半導体チップ搭載後の検
査に用いるテスタに必要な測定端子数を削減することが
できるフィルムキャリアテープのテスト方法を提供する
ことができる。
【0035】
【発明の実施の形態】本発明の実施の一形態について図
1ないし図12に基づいて説明すれば、以下の通りであ
る。
1ないし図12に基づいて説明すれば、以下の通りであ
る。
【0036】本実施形態に係るフィルムキャリアテープ
では、図1に示すように、絶縁性フィルム10の両脇部
にそれぞれ、搬送および位置決め用のスプロケットホー
ル12が絶縁性フィルム10の長さ方向に沿って複数形
成されている。絶縁性フィルム10の略中央部には、絶
縁性フィルム10の長さ方向に沿った長辺を有する矩形
の半導体チップ用開孔部14が形成されている。絶縁性
フィルム10上には、半導体チップの接続用端子とフィ
ルムキャリアテープとをその一端にて電気的に接続する
ための複数のリード端子16Aおよび16Bが、その一
端が半導体チップ用開孔部14に突出するように設けら
れている。また、前記リード端子16Aおよび16Bの
他端にはそれぞれ、リード端子16Aおよび16Bの電
気的選別(スクリーニング)を行うための電気的選別用
パッド18Aおよび18Bが設けられている。
では、図1に示すように、絶縁性フィルム10の両脇部
にそれぞれ、搬送および位置決め用のスプロケットホー
ル12が絶縁性フィルム10の長さ方向に沿って複数形
成されている。絶縁性フィルム10の略中央部には、絶
縁性フィルム10の長さ方向に沿った長辺を有する矩形
の半導体チップ用開孔部14が形成されている。絶縁性
フィルム10上には、半導体チップの接続用端子とフィ
ルムキャリアテープとをその一端にて電気的に接続する
ための複数のリード端子16Aおよび16Bが、その一
端が半導体チップ用開孔部14に突出するように設けら
れている。また、前記リード端子16Aおよび16Bの
他端にはそれぞれ、リード端子16Aおよび16Bの電
気的選別(スクリーニング)を行うための電気的選別用
パッド18Aおよび18Bが設けられている。
【0037】電気的選別用パッド18Aは、2つずつで
パッド組を構成しており、パッド組毎で、テスタのリー
ドプローブ(測定端子)22(図3に示す)に対して同
時に接触しうるように、かつ、互いに電気的に分離する
ように隣接して配置されている。上記パッド組を構成す
る各電気的選別用パッド18Aは、リード端子16Aお
よび16Bに対して1本おきに設けられている。つま
り、上記パッド組を構成する各電気的選別用パッド18
Aに接続された各リード端子16Aの間には、上記パッ
ド組を構成しない独立した電気的選別用パッド18Bに
接続されたリード端子16Bが1本ずつ挿入されてい
る。
パッド組を構成しており、パッド組毎で、テスタのリー
ドプローブ(測定端子)22(図3に示す)に対して同
時に接触しうるように、かつ、互いに電気的に分離する
ように隣接して配置されている。上記パッド組を構成す
る各電気的選別用パッド18Aは、リード端子16Aお
よび16Bに対して1本おきに設けられている。つま
り、上記パッド組を構成する各電気的選別用パッド18
Aに接続された各リード端子16Aの間には、上記パッ
ド組を構成しない独立した電気的選別用パッド18Bに
接続されたリード端子16Bが1本ずつ挿入されてい
る。
【0038】図2は、図1に示すフィルムキャリアテー
プにおける電気的選別用パッド18Aおよび18B周辺
部分の拡大図である。図2に示すように、パッド組毎で
隣接するように配置された電気的選別用パッド18A間
の距離は、半導体チップが搭載された後の電気的選別工
程において、2つの電気的選別用パッド18Aがテスタ
のリードプローブ22(図3に示す)に対して同時に接
触しやすいように、極力小さくすることが望ましい。す
なわち、パッド組毎で隣接するように配置された電気的
選別用パッド18A間の距離は、絶縁性フィルム10上
における導体パターンの最小加工寸法に設定することが
望ましい。
プにおける電気的選別用パッド18Aおよび18B周辺
部分の拡大図である。図2に示すように、パッド組毎で
隣接するように配置された電気的選別用パッド18A間
の距離は、半導体チップが搭載された後の電気的選別工
程において、2つの電気的選別用パッド18Aがテスタ
のリードプローブ22(図3に示す)に対して同時に接
触しやすいように、極力小さくすることが望ましい。す
なわち、パッド組毎で隣接するように配置された電気的
選別用パッド18A間の距離は、絶縁性フィルム10上
における導体パターンの最小加工寸法に設定することが
望ましい。
【0039】また、各電気的選別用パッド18Aの面積
は、フィルムキャリアテープ製造時における出荷検査に
おいて、パッド組毎で隣接するように配置された電気的
選別用パッド18Aの一つのみに対してテスタのリード
プローブ26(図6に示す)を接触させることが可能な
最小の面積とすることが望ましい。
は、フィルムキャリアテープ製造時における出荷検査に
おいて、パッド組毎で隣接するように配置された電気的
選別用パッド18Aの一つのみに対してテスタのリード
プローブ26(図6に示す)を接触させることが可能な
最小の面積とすることが望ましい。
【0040】さらに、この例では、パッド組毎で隣接す
るように配置された2つの電気的選別用パッド18A
は、二等辺三角形であり、互いを分割している部分を含
めると、電気的選別用パッド18Bと同じ形状(正方
形)および面積となっている。
るように配置された2つの電気的選別用パッド18A
は、二等辺三角形であり、互いを分割している部分を含
めると、電気的選別用パッド18Bと同じ形状(正方
形)および面積となっている。
【0041】次に、半導体チップが搭載された後の電気
的選別工程の一例を図3に基づいて説明する。図3は、
テスタのリードプローブ22を図1に示すフィルムキャ
リアテープの電気的選別用パッド18Aおよび18Bに
接触させた様子を示す平面図である。また、図3では、
図1に示すフィルムキャリアテープのリード端子16A
および16B周辺部分を拡大して示している。
的選別工程の一例を図3に基づいて説明する。図3は、
テスタのリードプローブ22を図1に示すフィルムキャ
リアテープの電気的選別用パッド18Aおよび18Bに
接触させた様子を示す平面図である。また、図3では、
図1に示すフィルムキャリアテープのリード端子16A
および16B周辺部分を拡大して示している。
【0042】まず、半導体チップ用開孔部14に対応し
た領域に、図示しない半導体チップが搭載され、その半
導体チップの所望の入出力端子とリード端子16Aおよ
び16Bの一端とが互いに電気的に接続される。
た領域に、図示しない半導体チップが搭載され、その半
導体チップの所望の入出力端子とリード端子16Aおよ
び16Bの一端とが互いに電気的に接続される。
【0043】次いで、図3に示すように、電気的選別用
パッド18Aおよび18Bに、テスタ(図示せず)のリ
ードプローブ22が接触される。これにより、テスタ
は、所定の検査信号を固定カード24からリードプロー
ブ22を介してリード端子16Aおよび16Bに供給す
る。その際、各リードプローブ22は、パッド組毎で隣
接して配置されている2つの電気的選別用パッド18A
に対して同時に接触するように配される。そして、テス
タは、リード端子16Aおよび16Bを、所定の検査信
号が導通したか否かによって電気的に選別する。なお、
電気的選別が終了すると、絶縁性フィルム10は、例え
ば図中のI−I線に沿って切り取られる。
パッド18Aおよび18Bに、テスタ(図示せず)のリ
ードプローブ22が接触される。これにより、テスタ
は、所定の検査信号を固定カード24からリードプロー
ブ22を介してリード端子16Aおよび16Bに供給す
る。その際、各リードプローブ22は、パッド組毎で隣
接して配置されている2つの電気的選別用パッド18A
に対して同時に接触するように配される。そして、テス
タは、リード端子16Aおよび16Bを、所定の検査信
号が導通したか否かによって電気的に選別する。なお、
電気的選別が終了すると、絶縁性フィルム10は、例え
ば図中のI−I線に沿って切り取られる。
【0044】また、上記構成のフィルムキャリアテープ
に搭載する図示しない半導体チップは、ボンディング用
パッド(入出力端子)をイネーブル(導通状態)/ディ
スエーブル(非導通状態)の両状態にできるものを用い
ることが望ましい。このような半導体チップを搭載する
ことによって、リードプローブ22の数より半導体チッ
プの入出力端子の数が多いような場合でも電気的選別が
可能となる。
に搭載する図示しない半導体チップは、ボンディング用
パッド(入出力端子)をイネーブル(導通状態)/ディ
スエーブル(非導通状態)の両状態にできるものを用い
ることが望ましい。このような半導体チップを搭載する
ことによって、リードプローブ22の数より半導体チッ
プの入出力端子の数が多いような場合でも電気的選別が
可能となる。
【0045】このような入出力端子をイネーブル/ディ
スエーブルの両状態とできる半導体チップとしては、例
えば、その入出力端子が、入出力バッファを非アクティ
ブにすることによって高インピーダンス状態(オープン
状態)にでき、かつ、入出力バッファをアクティブにす
ることによって低インピーダンス状態(動作状態)にで
きる半導体チップがある。このような半導体チップによ
る電気的選別は、例えば、次のように行われる。
スエーブルの両状態とできる半導体チップとしては、例
えば、その入出力端子が、入出力バッファを非アクティ
ブにすることによって高インピーダンス状態(オープン
状態)にでき、かつ、入出力バッファをアクティブにす
ることによって低インピーダンス状態(動作状態)にで
きる半導体チップがある。このような半導体チップによ
る電気的選別は、例えば、次のように行われる。
【0046】まず、図示しない半導体チップの入出力端
子とリード端子16A・16Bとを接続する。次いで、
パッド組毎で隣接して配置されている2つの電気的選別
用パッド18Aに対してリードプローブ22を同時に接
触させる。次いで、共通に1本のリードプローブ22で
接触された2つの電気的選別用パッド18Aに接続され
た2つのリード端子16Aのうちの検査したい片方のリ
ード端子16Aに対応した半導体チップの入出力端子を
選択的に低インピーダンス状態(導通状態)とし、他方
の入出力端子を選択的に高インピーダンス状態(非導通
状態)とする。このようにすると、図示しないテスタか
らの検査信号は、低インピーダンス状態の入出力端子に
のみ伝達される。このような動作を、共通に1本のリー
ドプローブ22で接触された2つのリード端子16Aそ
れぞれについて順次行う。
子とリード端子16A・16Bとを接続する。次いで、
パッド組毎で隣接して配置されている2つの電気的選別
用パッド18Aに対してリードプローブ22を同時に接
触させる。次いで、共通に1本のリードプローブ22で
接触された2つの電気的選別用パッド18Aに接続され
た2つのリード端子16Aのうちの検査したい片方のリ
ード端子16Aに対応した半導体チップの入出力端子を
選択的に低インピーダンス状態(導通状態)とし、他方
の入出力端子を選択的に高インピーダンス状態(非導通
状態)とする。このようにすると、図示しないテスタか
らの検査信号は、低インピーダンス状態の入出力端子に
のみ伝達される。このような動作を、共通に1本のリー
ドプローブ22で接触された2つのリード端子16Aそ
れぞれについて順次行う。
【0047】なお、リード端子16Aの接続先が半導体
チップの入出力端子である場合について説明を行った
が、リード端子16Aの接続先が半導体チップの入力端
子や出力端子の場合も同様であるので、ここでは説明を
省略する。
チップの入出力端子である場合について説明を行った
が、リード端子16Aの接続先が半導体チップの入力端
子や出力端子の場合も同様であるので、ここでは説明を
省略する。
【0048】以下に、本発明に用いられる半導体チップ
側のテスト回路の一例を図4に基づいて説明する。図4
に示すように、本発明に用いられる半導体チップ40
は、フィルムキャリアテープのリード端子16A−1、
16A−2、および16Bに接続された電極パッド41
と、半導体チップ40の内部回路(図示しない)と外部
との間で信号をやりとりするためのバッファ45〜47
と、電極パッド41とバッファ45〜47との間にそれ
ぞれ介在されたテスト用のスイッチ42〜44とを備え
ている。
側のテスト回路の一例を図4に基づいて説明する。図4
に示すように、本発明に用いられる半導体チップ40
は、フィルムキャリアテープのリード端子16A−1、
16A−2、および16Bに接続された電極パッド41
と、半導体チップ40の内部回路(図示しない)と外部
との間で信号をやりとりするためのバッファ45〜47
と、電極パッド41とバッファ45〜47との間にそれ
ぞれ介在されたテスト用のスイッチ42〜44とを備え
ている。
【0049】リード端子16A−1とリード端子16A
−2とは、1つのパッド組を構成する2つの電気的選別
用パッド18A(図3に示す)にそれぞれ接続されてい
る。また、リード端子16Bは、独立した電気的選別用
パッド18B(図3に示す)に接続されている。
−2とは、1つのパッド組を構成する2つの電気的選別
用パッド18A(図3に示す)にそれぞれ接続されてい
る。また、リード端子16Bは、独立した電気的選別用
パッド18B(図3に示す)に接続されている。
【0050】スイッチ42〜44として、この例では、
アナログスイッチを使用している。スイッチ42の制御
信号入力端子には、テスト信号TEST1が入力され、
スイッチ44の制御信号入力端子には、テスト信号TE
ST2が入力されるようになっている。また、スイッチ
43の制御信号入力端子は、接地されている。なお、バ
ッファ45〜47は、入力バッファ、出力バッファ、ま
たは入出力バッファである。
アナログスイッチを使用している。スイッチ42の制御
信号入力端子には、テスト信号TEST1が入力され、
スイッチ44の制御信号入力端子には、テスト信号TE
ST2が入力されるようになっている。また、スイッチ
43の制御信号入力端子は、接地されている。なお、バ
ッファ45〜47は、入力バッファ、出力バッファ、ま
たは入出力バッファである。
【0051】次に、上記構成のテスト回路を用いた半導
体チップ搭載後の電気的選別工程について説明する。ま
ず、図3に示す2つの電気的選別用パッド18Aからな
るパッド組のほぼ中心および電気的選別用パッド18B
のほぼ中心に、テスタのリードプローブ22を接触させ
る。このとき、パッド組を構成する2つの電気的選別用
パッド18Aは、同時にリードプローブ22に接触し、
リードプローブ22を介して互いに電気的に接続され
る。
体チップ搭載後の電気的選別工程について説明する。ま
ず、図3に示す2つの電気的選別用パッド18Aからな
るパッド組のほぼ中心および電気的選別用パッド18B
のほぼ中心に、テスタのリードプローブ22を接触させ
る。このとき、パッド組を構成する2つの電気的選別用
パッド18Aは、同時にリードプローブ22に接触し、
リードプローブ22を介して互いに電気的に接続され
る。
【0052】次に、検査したいリード端子が図4におけ
るリード端子16A−1である場合は、テスト信号TE
ST1を“Low”、テスト信号TEST2を“Hig
h”に設定する。
るリード端子16A−1である場合は、テスト信号TE
ST1を“Low”、テスト信号TEST2を“Hig
h”に設定する。
【0053】上記スイッチ42〜44は、図5に示す構
成のアナログスイッチである。上記アナログスイッチ
は、制御信号入力端子zに“Low”信号が入力されれ
ば入力端子xと出力端子yとを接続し、制御信号入力端
子zに“High”信号が入力されれば入力端子xと出
力端子yとを切断するようになっている。
成のアナログスイッチである。上記アナログスイッチ
は、制御信号入力端子zに“Low”信号が入力されれ
ば入力端子xと出力端子yとを接続し、制御信号入力端
子zに“High”信号が入力されれば入力端子xと出
力端子yとを切断するようになっている。
【0054】このため、前記のようなテスト信号TES
T1およびTEST2の設定により、リード端子16A
−1とバッファ45とが接続状態となり、リード端子1
6A−1に対応する内部回路の動作がテストされる。さ
らに、アナログスイッチ43は常にONの状態であるた
め、隣り合うリード端子16Bとバッファ46とも接続
状態となる。これにより、リード端子16Bに対応する
内部回路の動作と、リード端子16A−1とリード端子
16Bとの間の短絡不良、および、リード端子16A−
1およびリード端子16Bそれぞれの断線不良が、同時
にテストされる。このとき、リード端子16A−2とバ
ッファ47とは、切断状態となっているため、上記テス
トに影響を与えることはない。
T1およびTEST2の設定により、リード端子16A
−1とバッファ45とが接続状態となり、リード端子1
6A−1に対応する内部回路の動作がテストされる。さ
らに、アナログスイッチ43は常にONの状態であるた
め、隣り合うリード端子16Bとバッファ46とも接続
状態となる。これにより、リード端子16Bに対応する
内部回路の動作と、リード端子16A−1とリード端子
16Bとの間の短絡不良、および、リード端子16A−
1およびリード端子16Bそれぞれの断線不良が、同時
にテストされる。このとき、リード端子16A−2とバ
ッファ47とは、切断状態となっているため、上記テス
トに影響を与えることはない。
【0055】なお、上記テスト信号TEST1およびT
EST2は、半導体チップ40の内部で生成するように
してもよいし、半導体チップ40の外部よりボンディン
グ用パッドを介して入力するようにしてもよい。
EST2は、半導体チップ40の内部で生成するように
してもよいし、半導体チップ40の外部よりボンディン
グ用パッドを介して入力するようにしてもよい。
【0056】次に、リード端子16A−2を検査する場
合には、テスト信号TEST1を“High”、テスト
信号TEST2を“Low”に設定する。この設定によ
り、リード端子16A−2とバッファ47とが接続状態
となり、リード端子16A−2に対応する内部回路の動
作がテストされる。さらに、隣り合うリード端子16B
とバッファ46とも接続状態であるため、リード端子1
6Bに対応する内部回路の動作、リード端子16A−2
とリード端子16Bとの間の短絡不良、およびリード端
子16A−2とリード端子16Bとのそれぞれの断線不
良が、同時にテストされる。このとき、リード端子16
A−1とバッファ45とは、切断状態となっているた
め、上記テストに影響を与えることはない。
合には、テスト信号TEST1を“High”、テスト
信号TEST2を“Low”に設定する。この設定によ
り、リード端子16A−2とバッファ47とが接続状態
となり、リード端子16A−2に対応する内部回路の動
作がテストされる。さらに、隣り合うリード端子16B
とバッファ46とも接続状態であるため、リード端子1
6Bに対応する内部回路の動作、リード端子16A−2
とリード端子16Bとの間の短絡不良、およびリード端
子16A−2とリード端子16Bとのそれぞれの断線不
良が、同時にテストされる。このとき、リード端子16
A−1とバッファ45とは、切断状態となっているた
め、上記テストに影響を与えることはない。
【0057】以上のテストを行うことにより、全リード
端子16A・16Bの動作と、互いに隣接するリード端
子16A・16B間の短絡、各リード端子16A・16
Bの断線のテストが行われる。
端子16A・16Bの動作と、互いに隣接するリード端
子16A・16B間の短絡、各リード端子16A・16
Bの断線のテストが行われる。
【0058】なお、上記のテスト回路例において、常時
ONとなるアナログスイッチ43を設けているのは、各
リード端子16A・16B間で厳密なインピーダンス整
合を行うためである。それゆえ、各リード端子16A・
16B間での厳密なインピーダンス整合が必要ない応用
例では、アナログスイッチ43を省いてもよい。
ONとなるアナログスイッチ43を設けているのは、各
リード端子16A・16B間で厳密なインピーダンス整
合を行うためである。それゆえ、各リード端子16A・
16B間での厳密なインピーダンス整合が必要ない応用
例では、アナログスイッチ43を省いてもよい。
【0059】また、上記のテスト回路例では、スイッチ
ング素子としてアナログスイッチ42〜44を使用して
いた。しかしながら、半導体チップ40内部のバッファ
45〜47をトライステートバッファ(“High”状
態、“Low”状態、高インピーダンス状態の3つの状
態をとりうるバッファ)に変更すれば、アナログスイッ
チ42〜44は不要となる。即ち、半導体チップ40内
部のバッファ45〜47をトライステートバッファとす
れば、リード端子16A−1を検査対象として上記テス
トを行う場合には、リード端子16A−2に対応するト
ライステートバッファを高インピーダンス状態に設定す
ればよい。また、リード端子16A−2を検査対象とし
て上記テストを行う場合には、リード端子16A−1に
対応するトライステートバッファを高インピーダンス状
態に設定すればよい。
ング素子としてアナログスイッチ42〜44を使用して
いた。しかしながら、半導体チップ40内部のバッファ
45〜47をトライステートバッファ(“High”状
態、“Low”状態、高インピーダンス状態の3つの状
態をとりうるバッファ)に変更すれば、アナログスイッ
チ42〜44は不要となる。即ち、半導体チップ40内
部のバッファ45〜47をトライステートバッファとす
れば、リード端子16A−1を検査対象として上記テス
トを行う場合には、リード端子16A−2に対応するト
ライステートバッファを高インピーダンス状態に設定す
ればよい。また、リード端子16A−2を検査対象とし
て上記テストを行う場合には、リード端子16A−1に
対応するトライステートバッファを高インピーダンス状
態に設定すればよい。
【0060】次に、図6に本実施形態でのフィルムキャ
リアテープ製造時における出荷検査の一形態を示す。ま
ず、半導体チップ用開孔部14の内側に突出しているリ
ード端子16Aおよび16Bに共通的に電極板30を接
続する。さらに、電気的選別用パッド18Aおよび18
Bにテスタのリードプローブ26を接触させる。このと
き、上記パッド組を構成する各電気的選別用パッド18
Aの一つのみにテスタのリードプローブ26を接触させ
る。そして、テスタの固定カード28からリードプロー
ブ26を通して電極板30とテスタのリードプローブ2
6との電気的接続を確認することにより、リード端子1
6Aおよび16Bの断線の出荷検査を行う。電気的選別
用パッド18Aは、パッド組ごとで隣接するように配置
されているが、互いに電気的に分離されており接続され
ていない。このため、電気的選別用パッド18Aによ
り、各リード端子16Aの断線検査をそれぞれ独立に行
うことができる。
リアテープ製造時における出荷検査の一形態を示す。ま
ず、半導体チップ用開孔部14の内側に突出しているリ
ード端子16Aおよび16Bに共通的に電極板30を接
続する。さらに、電気的選別用パッド18Aおよび18
Bにテスタのリードプローブ26を接触させる。このと
き、上記パッド組を構成する各電気的選別用パッド18
Aの一つのみにテスタのリードプローブ26を接触させ
る。そして、テスタの固定カード28からリードプロー
ブ26を通して電極板30とテスタのリードプローブ2
6との電気的接続を確認することにより、リード端子1
6Aおよび16Bの断線の出荷検査を行う。電気的選別
用パッド18Aは、パッド組ごとで隣接するように配置
されているが、互いに電気的に分離されており接続され
ていない。このため、電気的選別用パッド18Aによ
り、各リード端子16Aの断線検査をそれぞれ独立に行
うことができる。
【0061】以上のように、本実施形態に係るフィルム
キャリアテープでは、電気的選別用パッド18Aが、複
数の電気的選別用パッド18Aからなるパッド組を構成
し、パッド組を構成する各電気的選別用パッド18A
が、テスタの同一のリードプローブ22に対して同時に
接触しうるように、かつ、互いに電気的に分離するよう
に隣接している。
キャリアテープでは、電気的選別用パッド18Aが、複
数の電気的選別用パッド18Aからなるパッド組を構成
し、パッド組を構成する各電気的選別用パッド18A
が、テスタの同一のリードプローブ22に対して同時に
接触しうるように、かつ、互いに電気的に分離するよう
に隣接している。
【0062】上記構成によれば、半導体チップ搭載後の
検査において、パッド組を構成する各電気的選別用パッ
ド18Aに対してテスタの同一のリードプローブ22を
同時に接触させれば、複数のリード端子16Aの電気的
選別を同時に行うことができる。それゆえ、より少ない
リードプローブ数のテスタで電気的選別を行うことがで
き、リード端子16A・16Bの増加に伴うリードプロ
ーブ数の不足も未然に防止される。この結果、リードプ
ローブ数の不足を補うためのリレー等の素子を、図示し
ないテスタと固定カード24との間に挿入する必要もな
く、リレー等の素子を挿入することに起因するテスタの
検査性能の劣化、あるいは、不良検出に関する信頼性低
下等もない。
検査において、パッド組を構成する各電気的選別用パッ
ド18Aに対してテスタの同一のリードプローブ22を
同時に接触させれば、複数のリード端子16Aの電気的
選別を同時に行うことができる。それゆえ、より少ない
リードプローブ数のテスタで電気的選別を行うことがで
き、リード端子16A・16Bの増加に伴うリードプロ
ーブ数の不足も未然に防止される。この結果、リードプ
ローブ数の不足を補うためのリレー等の素子を、図示し
ないテスタと固定カード24との間に挿入する必要もな
く、リレー等の素子を挿入することに起因するテスタの
検査性能の劣化、あるいは、不良検出に関する信頼性低
下等もない。
【0063】また、電気的選別用パッド数を疑似的に削
減することができるので、絶縁性フィルム10上におけ
る電気的選別用パッド形成のための領域の面積を低下で
きる。即ち、フィルムキャリアテープに半導体チップを
搭載したフィルムキャリア型半導体装置の動作に不要な
領域の面積が縮小される。絶縁性フィルム10の面積に
対するパッケージの乗り数が向上する。このため、面積
の狭い絶縁性フィルムを用いて安価なフィルムキャリア
テープを提供することができ、低いコストでフィルムキ
ャリア型半導体装置を製造することができる。
減することができるので、絶縁性フィルム10上におけ
る電気的選別用パッド形成のための領域の面積を低下で
きる。即ち、フィルムキャリアテープに半導体チップを
搭載したフィルムキャリア型半導体装置の動作に不要な
領域の面積が縮小される。絶縁性フィルム10の面積に
対するパッケージの乗り数が向上する。このため、面積
の狭い絶縁性フィルムを用いて安価なフィルムキャリア
テープを提供することができ、低いコストでフィルムキ
ャリア型半導体装置を製造することができる。
【0064】さらに、パッド組毎で電気的選別用パッド
18Aが電気的に分離されているので、フィルムキャリ
アテープ製造時の出荷検査において、上記パッド組を構
成する各電気的選別用パッド18Aの一つにテスタのリ
ードプローブ26を接触させれば、全てのリード端子1
6A・16Bの断線を検出することができる。
18Aが電気的に分離されているので、フィルムキャリ
アテープ製造時の出荷検査において、上記パッド組を構
成する各電気的選別用パッド18Aの一つにテスタのリ
ードプローブ26を接触させれば、全てのリード端子1
6A・16Bの断線を検出することができる。
【0065】しかも、隣り合うリード端子16A・16
B同士は、互いに共通に接続されないので、隣り合うリ
ード端子16A・16B相互間の短絡不良を検出でき
る。
B同士は、互いに共通に接続されないので、隣り合うリ
ード端子16A・16B相互間の短絡不良を検出でき
る。
【0066】なお、図1に示す実施形態においては、パ
ッド組を構成する電気的選別用パッド18Aの数を2つ
としたが、パッド組を構成する電気的選別用パッド18
Aの数を3つ以上にすることも可能である。例えば、パ
ッド組を構成する電気的選別用パッド18Aの数を3つ
にしたときのフィルムキャリアテープの平面図を図7に
示す。パッド組を構成する電気的選別用パッド18Aの
数を4つ以上とした場合の図は、ここでは省略する。
ッド組を構成する電気的選別用パッド18Aの数を2つ
としたが、パッド組を構成する電気的選別用パッド18
Aの数を3つ以上にすることも可能である。例えば、パ
ッド組を構成する電気的選別用パッド18Aの数を3つ
にしたときのフィルムキャリアテープの平面図を図7に
示す。パッド組を構成する電気的選別用パッド18Aの
数を4つ以上とした場合の図は、ここでは省略する。
【0067】また、パッド組を構成する電気的選別用パ
ッド18Aの数は、フィルムキャリアテープ内で2種以
上存在していてもよい。さらに、パッド組を構成する電
気的選別用パッド18Aに接続されたリード端子16A
間に挿入されるリード端子16Bの本数は、1本以上で
あればよく、また、フィルムキャリアテープ内で2種以
上存在していてもよい。パッド組を構成する電気的選別
用パッド18Aの数が2つまたは3つであり、パッド組
を構成する電気的選別用パッド18Aに接続されたリー
ド端子16A間に挿入されるリード端子16Bの本数が
1本または2本であるフィルムキャリアテープの一実施
形態の平面図を図8に示す。
ッド18Aの数は、フィルムキャリアテープ内で2種以
上存在していてもよい。さらに、パッド組を構成する電
気的選別用パッド18Aに接続されたリード端子16A
間に挿入されるリード端子16Bの本数は、1本以上で
あればよく、また、フィルムキャリアテープ内で2種以
上存在していてもよい。パッド組を構成する電気的選別
用パッド18Aの数が2つまたは3つであり、パッド組
を構成する電気的選別用パッド18Aに接続されたリー
ド端子16A間に挿入されるリード端子16Bの本数が
1本または2本であるフィルムキャリアテープの一実施
形態の平面図を図8に示す。
【0068】上述のようにパッド組を構成する電気的選
別用パッド18Aの数、および、パッド組を構成する電
気的選別用パッド18Aに接続されたリード端子16A
間に挿入されるリード端子16Bの本数を調整すること
により、既存のテスタのリードプローブ数で電気的選別
を可能にすることができる。
別用パッド18Aの数、および、パッド組を構成する電
気的選別用パッド18Aに接続されたリード端子16A
間に挿入されるリード端子16Bの本数を調整すること
により、既存のテスタのリードプローブ数で電気的選別
を可能にすることができる。
【0069】また、パッド組を構成する電気的選別用パ
ッドとして、図2に示す電気的選別用パッド18Aおよ
び18Bの代わりに、図9に拡大図で示すように、パッ
ド組を構成するくし形の電気的選別用パッド32Aおよ
び独立した正方形の電気的選別用パッド32Bを設け、
パッド組を構成する各電気的選別用パッド32Aのくし
歯部分を、互いに噛み合わせてもよい。
ッドとして、図2に示す電気的選別用パッド18Aおよ
び18Bの代わりに、図9に拡大図で示すように、パッ
ド組を構成するくし形の電気的選別用パッド32Aおよ
び独立した正方形の電気的選別用パッド32Bを設け、
パッド組を構成する各電気的選別用パッド32Aのくし
歯部分を、互いに噛み合わせてもよい。
【0070】これにより、上記パッド組内において各電
気的選別用パッド32Aが互いに隣接する部分が増大
し、テスタのリードプローブ22が各電気的選別用パッ
ド32Aに同時に接触しやすくなる。それゆえ、複数の
リード端子16Aに対する同時の電気的選別をより確実
に行うことができる。
気的選別用パッド32Aが互いに隣接する部分が増大
し、テスタのリードプローブ22が各電気的選別用パッ
ド32Aに同時に接触しやすくなる。それゆえ、複数の
リード端子16Aに対する同時の電気的選別をより確実
に行うことができる。
【0071】さらに、パッド組を構成する電気的選別用
パッドとして、図2に示すパッド組を構成する電気的選
別用パッド18Aの代わりに、図10に拡大図で示すよ
うに、パッド組を構成する渦巻き形の電気的選別用パッ
ド34Aおよび独立した正方形の電気的選別用パッド3
4Bを設け、各電気的選別用パッド34Aを組み合わせ
て二重渦巻き形としてもよい。
パッドとして、図2に示すパッド組を構成する電気的選
別用パッド18Aの代わりに、図10に拡大図で示すよ
うに、パッド組を構成する渦巻き形の電気的選別用パッ
ド34Aおよび独立した正方形の電気的選別用パッド3
4Bを設け、各電気的選別用パッド34Aを組み合わせ
て二重渦巻き形としてもよい。
【0072】これにより、上記パッド組内において各電
気的選別用パッド34Aが互いに隣接する部分が増大
し、テスタの同一のリードプローブ22が各電気的選別
用パッド34Aに同時に接触しやすくなる。それゆえ、
複数のリード端子16Aに対する同時の電気的選別をよ
り確実に行うことができる。
気的選別用パッド34Aが互いに隣接する部分が増大
し、テスタの同一のリードプローブ22が各電気的選別
用パッド34Aに同時に接触しやすくなる。それゆえ、
複数のリード端子16Aに対する同時の電気的選別をよ
り確実に行うことができる。
【0073】以上のように、くし形の電気的選別用パッ
ド32Aまたは渦巻き形の電気的選別用パッド34Aを
用いることにより、テスタによる電気的選別を実施する
際のテスタのリードプローブ22と電気的選別用パッド
32Aまたは34Aとの接触性(接触の確実性)を向上
させることができる。
ド32Aまたは渦巻き形の電気的選別用パッド34Aを
用いることにより、テスタによる電気的選別を実施する
際のテスタのリードプローブ22と電気的選別用パッド
32Aまたは34Aとの接触性(接触の確実性)を向上
させることができる。
【0074】なお、図9および図10に示す形状以外の
形状の電気的選別用パッドにおいても、テスタによる電
気的選別を実施する際のテスタのリードプローブ22と
電気的選別用パッドとの接触性の向上を実現できるが、
ここではその説明を省略する。
形状の電気的選別用パッドにおいても、テスタによる電
気的選別を実施する際のテスタのリードプローブ22と
電気的選別用パッドとの接触性の向上を実現できるが、
ここではその説明を省略する。
【0075】図9に示す電気的選別用パッド32Aまた
は図10に示す電気的選別用パッド34Aを用いると、
図6に示すテスタでは、フィルムキャリアテープ製造時
における出荷検査において、パッド組を構成する電気的
選別用パッド32Aまたは34Aに接続された各リード
端子16Aに対してそれぞれ独立に断線検査を行うこと
ができない。
は図10に示す電気的選別用パッド34Aを用いると、
図6に示すテスタでは、フィルムキャリアテープ製造時
における出荷検査において、パッド組を構成する電気的
選別用パッド32Aまたは34Aに接続された各リード
端子16Aに対してそれぞれ独立に断線検査を行うこと
ができない。
【0076】しかしながら、近年、リードプローブの接
触によるものではなく、非接触による出荷検査を行うこ
とができる非接触テスタが開発されている。非接触テス
タとしては、例えば、特開平8−105926号公報に
記載されているように、電場が印加されると光学的性質
が変化する電気光学素子を有する非接触電圧検出手段を
用い、配線パターンの一端に電圧を印加し、配線パター
ンの他端の電圧を非接触電圧検出手段によって非接触で
検出することによって配線パターンの断線を検出する配
線パターン検査装置がある。
触によるものではなく、非接触による出荷検査を行うこ
とができる非接触テスタが開発されている。非接触テス
タとしては、例えば、特開平8−105926号公報に
記載されているように、電場が印加されると光学的性質
が変化する電気光学素子を有する非接触電圧検出手段を
用い、配線パターンの一端に電圧を印加し、配線パター
ンの他端の電圧を非接触電圧検出手段によって非接触で
検出することによって配線パターンの断線を検出する配
線パターン検査装置がある。
【0077】この非接触テスタを用いると、図9に示す
電気的選別用パッド32Aまたは図10に示す電気的選
別用パッド34Aであっても、フィルムキャリアテープ
製造時における出荷検査において、パッド組を構成する
電気的選別用パッド32Aまたは34Aに接続された各
リード端子16Aに対して、それぞれ独立に断線検査を
行うことができる。
電気的選別用パッド32Aまたは図10に示す電気的選
別用パッド34Aであっても、フィルムキャリアテープ
製造時における出荷検査において、パッド組を構成する
電気的選別用パッド32Aまたは34Aに接続された各
リード端子16Aに対して、それぞれ独立に断線検査を
行うことができる。
【0078】以上の各実施形態のフィルムキャリアテー
プでは、パッド組内における各電気的選別用パッド(1
8A、32A、または34A)の配列、すなわち、パッ
ド組の分割方向については、特に規定していない。以上
の各実施形態のフィルムキャリアテープでは、フィルム
キャリアテープ製造時の出荷検査に用いられるテスタの
リードプローブ26(図6に示す)が、絶縁性フィルム
10上の電気的選別用パッド(18A、32A、または
34A)の一つ一つに独立してまたは数個毎にプロービ
ング(テスタのリードプローブ26による深触)するよ
うな形態であれば、問題なくフィルムキャリアテープ製
造時の出荷検査を行うことができる。
プでは、パッド組内における各電気的選別用パッド(1
8A、32A、または34A)の配列、すなわち、パッ
ド組の分割方向については、特に規定していない。以上
の各実施形態のフィルムキャリアテープでは、フィルム
キャリアテープ製造時の出荷検査に用いられるテスタの
リードプローブ26(図6に示す)が、絶縁性フィルム
10上の電気的選別用パッド(18A、32A、または
34A)の一つ一つに独立してまたは数個毎にプロービ
ング(テスタのリードプローブ26による深触)するよ
うな形態であれば、問題なくフィルムキャリアテープ製
造時の出荷検査を行うことができる。
【0079】しかしながら、フィルムキャリアテープ製
造時の出荷検査に用いられるテスタのリードプローブ2
6が、絶縁性フィルム10上の各電気的選別用パッド
(18A・18B、32A・32B、または34A・3
4B)の座標に合わせて多数のリードプローブ26を固
定カード28上に固定させたテスタを用いて、全ての電
気的選別用パッド(18A・18B、32A・32B、
または34A・34B)に対して一括してプロービング
する形態であれば、パッド組内における各電気的選別用
パッド(18A、32A、または34A)の配列がパッ
ド組毎に異なっていると、問題が生じる。
造時の出荷検査に用いられるテスタのリードプローブ2
6が、絶縁性フィルム10上の各電気的選別用パッド
(18A・18B、32A・32B、または34A・3
4B)の座標に合わせて多数のリードプローブ26を固
定カード28上に固定させたテスタを用いて、全ての電
気的選別用パッド(18A・18B、32A・32B、
または34A・34B)に対して一括してプロービング
する形態であれば、パッド組内における各電気的選別用
パッド(18A、32A、または34A)の配列がパッ
ド組毎に異なっていると、問題が生じる。
【0080】即ち、図11に示すように、パッド組内に
おける各電気的選別用パッド18Aの配列がパッド組毎
に異なっていると、次のような問題が生じる。例えば、
一つのパッド組を構成する各電気的選別用パッド18A
に接続されたリード端子16A−1とリード端子16A
−2とを個別に断線テストするために、まず、a点の座
標をターゲットとしてプロービングし、リード端子16
A−1の断線テストを行い、次に、c点の座標をターゲ
ットとしてプロービングし、リード端子16A−2の断
線テストを行ったとする。
おける各電気的選別用パッド18Aの配列がパッド組毎
に異なっていると、次のような問題が生じる。例えば、
一つのパッド組を構成する各電気的選別用パッド18A
に接続されたリード端子16A−1とリード端子16A
−2とを個別に断線テストするために、まず、a点の座
標をターゲットとしてプロービングし、リード端子16
A−1の断線テストを行い、次に、c点の座標をターゲ
ットとしてプロービングし、リード端子16A−2の断
線テストを行ったとする。
【0081】このとき、別のパッド組を構成する各電気
的選別用パッド18Aに接続されたリード端子16A−
3とリード端子16A−4に着目すると、a点とc点の
どちらをターゲットとしてプロービングしても、リード
端子16A−3とリード端子16A−4とがリードプロ
ーブ26を介して接続されてしまうため、リード端子1
6A−3とリード端子16A−4との個別の断線テスト
が行えない。その結果、このリード端子16A−3とリ
ード端子16A−4との個別の断線テストを行うために
は、さらにd点およびe点をターゲットとしたプロービ
ングが必要となる。それゆえ、検査工程が長くなり、検
査コストが上昇する。
的選別用パッド18Aに接続されたリード端子16A−
3とリード端子16A−4に着目すると、a点とc点の
どちらをターゲットとしてプロービングしても、リード
端子16A−3とリード端子16A−4とがリードプロ
ーブ26を介して接続されてしまうため、リード端子1
6A−3とリード端子16A−4との個別の断線テスト
が行えない。その結果、このリード端子16A−3とリ
ード端子16A−4との個別の断線テストを行うために
は、さらにd点およびe点をターゲットとしたプロービ
ングが必要となる。それゆえ、検査工程が長くなり、検
査コストが上昇する。
【0082】そこで、本発明の他の実施形態として、絶
縁性フィルム10上においてパッド組を構成する各電気
的選別用パッド18Aの配列を統一した例を図12に示
す。この例では、絶縁性フィルム10上の各電気的選別
用パッド18A・18Bの座標に合わせて多数のリード
プローブ26(図6に示す)を固定カード28上に固定
させたテスタを用いて、全ての電気的選別用パッド18
A・18Bに対して一括してプロービングする。
縁性フィルム10上においてパッド組を構成する各電気
的選別用パッド18Aの配列を統一した例を図12に示
す。この例では、絶縁性フィルム10上の各電気的選別
用パッド18A・18Bの座標に合わせて多数のリード
プローブ26(図6に示す)を固定カード28上に固定
させたテスタを用いて、全ての電気的選別用パッド18
A・18Bに対して一括してプロービングする。
【0083】まず、電気的選別用パッド18Aのa点の
座標をターゲットとしてプロービングし、リード端子1
6A−1の断線テストを行う。このとき、テスタのリー
ドプローブ26が各電気的選別用パッド18Aのa点に
当たるようになっており、それゆえリード端子16A−
3にも独立してリードプローブが当たる。このため、リ
ード端子16A−3に対する断線テストも同時に行え
る。
座標をターゲットとしてプロービングし、リード端子1
6A−1の断線テストを行う。このとき、テスタのリー
ドプローブ26が各電気的選別用パッド18Aのa点に
当たるようになっており、それゆえリード端子16A−
3にも独立してリードプローブが当たる。このため、リ
ード端子16A−3に対する断線テストも同時に行え
る。
【0084】次に、電気的選別用パッド18Aのc点の
座標をターゲットとしてプロービングし、リード端子1
6A−2の断線テストを行う。このとき、テスタのリー
ドプローブ26が各電気的選別用パッド18Aのc点に
当たるようになっており、それゆえリード端子16A−
4にも独立してリードプローブ26が当たる。このた
め、リード端子16A−4に対する断線テストも同時に
行える。
座標をターゲットとしてプロービングし、リード端子1
6A−2の断線テストを行う。このとき、テスタのリー
ドプローブ26が各電気的選別用パッド18Aのc点に
当たるようになっており、それゆえリード端子16A−
4にも独立してリードプローブ26が当たる。このた
め、リード端子16A−4に対する断線テストも同時に
行える。
【0085】また、テスタのリードプローブ26は、各
電気的選別用パッド18Bにも当たるようになってお
り、それゆえ、上記2回のテストの内のどちらかにおい
て、リード端子16Aの断線テストと同時に独立したリ
ード端子16Bの断線テストを行うことができる。
電気的選別用パッド18Bにも当たるようになってお
り、それゆえ、上記2回のテストの内のどちらかにおい
て、リード端子16Aの断線テストと同時に独立したリ
ード端子16Bの断線テストを行うことができる。
【0086】上記のように、本実施形態によれば、絶縁
性フィルム10上の各電気的選別用パッド18A・18
Bの座標に合わせて多数のリードプローブ26を固定カ
ード28上に固定させたテスタを用いて、全てのパッド
組におけるある側に設けられた電気的選別用パッド18
Aに対して一括してプロービングすることが可能とな
る。それゆえ、リードプローブ26の位置合せ回数を最
小限として断線テストが可能となり、検査工程を短縮す
ることができる。
性フィルム10上の各電気的選別用パッド18A・18
Bの座標に合わせて多数のリードプローブ26を固定カ
ード28上に固定させたテスタを用いて、全てのパッド
組におけるある側に設けられた電気的選別用パッド18
Aに対して一括してプロービングすることが可能とな
る。それゆえ、リードプローブ26の位置合せ回数を最
小限として断線テストが可能となり、検査工程を短縮す
ることができる。
【0087】なお、その後の半導体チップ搭載後の電気
的選別試験時には、絶縁性フィルム10上の各選別用パ
ッド18Aのb点の座標をターゲットとしてプロービン
グすればよい。これにより、パッド組を構成する各選別
用パッド18Aに接続されたリード端子16A同士がリ
ードプローブ22を介して共通接続となり、少ない選別
用パッド18Aで半導体チップ搭載後の電気的選別試験
が可能となる。
的選別試験時には、絶縁性フィルム10上の各選別用パ
ッド18Aのb点の座標をターゲットとしてプロービン
グすればよい。これにより、パッド組を構成する各選別
用パッド18Aに接続されたリード端子16A同士がリ
ードプローブ22を介して共通接続となり、少ない選別
用パッド18Aで半導体チップ搭載後の電気的選別試験
が可能となる。
【0088】
【発明の効果】本発明の請求項1記載のフィルムキャリ
アテープは、以上のように、絶縁性フィルムと、上記絶
縁性フィルム上に設けられた、その一端を半導体チップ
に接続するための複数のリード端子と、上記各リード端
子の他端に設けられた電気的選別用パッドとを備え、上
記電気的選別用パッドのうちの少なくとも一部が、複数
の電気的選別用パッドからなるパッド組を構成するよう
に設けられ、上記パッド組を構成する各電気的選別用パ
ッドが、テスタの同一の測定端子に対して同時に接触し
うるように、かつ、互いに電気的に分離するように隣接
している構成である。
アテープは、以上のように、絶縁性フィルムと、上記絶
縁性フィルム上に設けられた、その一端を半導体チップ
に接続するための複数のリード端子と、上記各リード端
子の他端に設けられた電気的選別用パッドとを備え、上
記電気的選別用パッドのうちの少なくとも一部が、複数
の電気的選別用パッドからなるパッド組を構成するよう
に設けられ、上記パッド組を構成する各電気的選別用パ
ッドが、テスタの同一の測定端子に対して同時に接触し
うるように、かつ、互いに電気的に分離するように隣接
している構成である。
【0089】それゆえ、上記構成は、フィルム材料の増
加による生産コストの増大を抑制し、半導体チップ搭載
後の検査に用いるテスタに必要な測定端子数を削減する
ことができるとともに、フィルムキャリアテープ製造時
の出荷検査において全てのリード端子の断線を検出する
ことができるフィルムキャリアテープおよびそのテスト
方法を提供することができるという効果を奏する。
加による生産コストの増大を抑制し、半導体チップ搭載
後の検査に用いるテスタに必要な測定端子数を削減する
ことができるとともに、フィルムキャリアテープ製造時
の出荷検査において全てのリード端子の断線を検出する
ことができるフィルムキャリアテープおよびそのテスト
方法を提供することができるという効果を奏する。
【0090】本発明の請求項2記載のフィルムキャリア
テープは、以上のように、上記パッド組を構成する各電
気的選別用パッドが、少なくともリード端子1本以上お
きに設けられている構成である。
テープは、以上のように、上記パッド組を構成する各電
気的選別用パッドが、少なくともリード端子1本以上お
きに設けられている構成である。
【0091】それゆえ、上記構成は、半導体チップ搭載
後の検査において隣り合うリード端子間での短絡不良を
検出することができるという効果を奏する。
後の検査において隣り合うリード端子間での短絡不良を
検出することができるという効果を奏する。
【0092】本発明の請求項3記載のフィルムキャリア
テープは、以上のように、上記パッド組を構成する電気
的選別用パッドが、くし形である構成である。
テープは、以上のように、上記パッド組を構成する電気
的選別用パッドが、くし形である構成である。
【0093】それゆえ、上記構成は、半導体チップ搭載
後の検査において、複数のリード端子に対する同時の電
気的選別をより確実に行うことができるという効果を奏
する。
後の検査において、複数のリード端子に対する同時の電
気的選別をより確実に行うことができるという効果を奏
する。
【0094】本発明の請求項4記載のフィルムキャリア
テープは、以上のように、上記パッド組を構成する電気
的選別用パッドが、渦巻き形である構成である。
テープは、以上のように、上記パッド組を構成する電気
的選別用パッドが、渦巻き形である構成である。
【0095】それゆえ、上記構成は、半導体チップ搭載
後の検査において、複数のリード端子に対する同時の電
気的選別をより確実に行うことができるという効果を奏
する。
後の検査において、複数のリード端子に対する同時の電
気的選別をより確実に行うことができるという効果を奏
する。
【0096】本発明の請求項5記載のフィルムキャリア
テープは、以上のように、上記パッド組を構成する各電
気的選別用パッドの配列が、全てのパッド組で同一であ
る構成である。
テープは、以上のように、上記パッド組を構成する各電
気的選別用パッドの配列が、全てのパッド組で同一であ
る構成である。
【0097】それゆえ、上記構成は、測定端子の位置合
せ回数を最小限として断線テストが可能となり、検査工
程を短縮することができるという効果を奏する。
せ回数を最小限として断線テストが可能となり、検査工
程を短縮することができるという効果を奏する。
【0098】本発明の請求項6記載のフィルムキャリア
テープのテスト方法は、以上のように、上記フィルムキ
ャリアテープにおける上記パッド組を構成する電気的選
別用パッドの一つのみにテスタの測定端子を接触させる
方法である。
テープのテスト方法は、以上のように、上記フィルムキ
ャリアテープにおける上記パッド組を構成する電気的選
別用パッドの一つのみにテスタの測定端子を接触させる
方法である。
【0099】それゆえ、上記方法は、フィルムキャリア
テープ製造時において全てのリード端子の断線を検出す
ることができるフィルムキャリアテープのテスト方法を
提供することができるという効果を奏する。
テープ製造時において全てのリード端子の断線を検出す
ることができるフィルムキャリアテープのテスト方法を
提供することができるという効果を奏する。
【0100】本発明の請求項7記載のフィルムキャリア
テープのテスト方法は、以上のように、上記フィルムキ
ャリアテープにおける各リード端子にそれぞれ半導体チ
ップの接続用端子を接続した後、上記フィルムキャリア
テープにおける上記パッド組を構成する各電気的選別用
パッドに同時にテスタの同一の測定端子を接触させ、上
記パッド組を構成する各電気的選別用パッドに対してリ
ード端子を介して接続された半導体チップの接続用端子
のうち、一つの接続用端子を導通状態とし、他の接続用
端子を非導通状態とする方法である。
テープのテスト方法は、以上のように、上記フィルムキ
ャリアテープにおける各リード端子にそれぞれ半導体チ
ップの接続用端子を接続した後、上記フィルムキャリア
テープにおける上記パッド組を構成する各電気的選別用
パッドに同時にテスタの同一の測定端子を接触させ、上
記パッド組を構成する各電気的選別用パッドに対してリ
ード端子を介して接続された半導体チップの接続用端子
のうち、一つの接続用端子を導通状態とし、他の接続用
端子を非導通状態とする方法である。
【0101】それゆえ、上記方法は、半導体チップ搭載
後の検査に用いるテスタに必要な測定端子数を削減する
ことができるフィルムキャリアテープのテスト方法を提
供することができるという効果を奏する。
後の検査に用いるテスタに必要な測定端子数を削減する
ことができるフィルムキャリアテープのテスト方法を提
供することができるという効果を奏する。
【図1】本発明の実施の一形態に係るフィルムキャリア
テープを示す平面図である。
テープを示す平面図である。
【図2】図1に示すフィルムキャリアテープの電気的選
別用パッド部を示す拡大図である。
別用パッド部を示す拡大図である。
【図3】図1に示すフィルムキャリアテープの半導体チ
ップが搭載された後の電気的選別の実施の一形態を説明
するための説明図であり、上記フィルムキャリアテープ
のリード端子部を示す拡大図である。
ップが搭載された後の電気的選別の実施の一形態を説明
するための説明図であり、上記フィルムキャリアテープ
のリード端子部を示す拡大図である。
【図4】本発明に用いられる半導体チップ側のテスト回
路の一例を示す概略回路図である。
路の一例を示す概略回路図である。
【図5】図4に示すテスト回路のアナログスイッチの回
路構成を示す回路図である。
路構成を示す回路図である。
【図6】図1に示すフィルムキャリアテープの製造時に
おける出荷検査の実施の一形態を説明するための説明図
であり、上記フィルムキャリアテープのリード端子部を
示す拡大図である。
おける出荷検査の実施の一形態を説明するための説明図
であり、上記フィルムキャリアテープのリード端子部を
示す拡大図である。
【図7】本発明の他の実施形態に係るフィルムキャリア
テープを示す平面図である。
テープを示す平面図である。
【図8】本発明のさらに他の実施形態に係るフィルムキ
ャリアテープを示す平面図である。
ャリアテープを示す平面図である。
【図9】本発明のさらに他の実施形態に係るフィルムキ
ャリアテープの電気的選別用パッド部を示す平面図であ
る。
ャリアテープの電気的選別用パッド部を示す平面図であ
る。
【図10】本発明のさらに他の実施形態に係るフィルム
キャリアテープの電気的選別用パッド部を示す平面図で
ある。
キャリアテープの電気的選別用パッド部を示す平面図で
ある。
【図11】本発明のさらに他の実施形態に係るフィルム
キャリアテープを示す平面図である。
キャリアテープを示す平面図である。
【図12】本発明のさらに他の実施形態に係るフィルム
キャリアテープを示す平面図である。
キャリアテープを示す平面図である。
【図13】従来の第1のフィルムキャリアテープを示す
平面図である。
平面図である。
【図14】従来の第2のフィルムキャリアテープのリー
ド端子部を示す平面図である。
ド端子部を示す平面図である。
【図15】従来の第3のフィルムキャリアテープを示す
平面図である。
平面図である。
【図16】図15に示すフィルムキャリアテープのリー
ド端子部を示す拡大図である。
ド端子部を示す拡大図である。
【図17】従来の第4のフィルムキャリアテープを示す
平面図である。
平面図である。
【図18】図17に示すフィルムキャリアテープの製造
時における従来の出荷検査を説明するための説明図であ
り、上記フィルムキャリアテープのリード端子部を示す
拡大図である。
時における従来の出荷検査を説明するための説明図であ
り、上記フィルムキャリアテープのリード端子部を示す
拡大図である。
【図19】図17に示すフィルムキャリアテープにおい
てリード端子の断線不良が存在する場合のリード端子部
を示す拡大図である。
てリード端子の断線不良が存在する場合のリード端子部
を示す拡大図である。
10、100 絶縁性フィルム
12、102 スプロケットホール
14、104 半導体チップ用開孔部
16A、16B、106 リード端子
18A、18B、32A、32B、34A、34B、1
08 電気的選別用パッド 22、26 リードプローブ(測定端子) 40 半導体チップ
08 電気的選別用パッド 22、26 リードプローブ(測定端子) 40 半導体チップ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平3−12945(JP,A)
特開 平3−80554(JP,A)
特開 平6−104316(JP,A)
特開 平10−209201(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/60
H01L 21/66
G01R 31/26
Claims (7)
- 【請求項1】絶縁性フィルムと、 上記絶縁性フィルム上に設けられた、その一端を半導体
チップに接続するための複数のリード端子と、 上記各リード端子の他端に設けられた電気的選別用パッ
ドとを備え、 上記電気的選別用パッドのうちの少なくとも一部が、複
数の電気的選別用パッドからなるパッド組を構成するよ
うに設けられ、 上記パッド組を構成する各電気的選別用パッドが、テス
タの同一の測定端子に対して同時に接触しうるように、
かつ、互いに電気的に分離するように隣接していること
を特徴とするフィルムキャリアテープ。 - 【請求項2】上記パッド組を構成する各電気的選別用パ
ッドが、少なくともリード端子1本以上おきに設けられ
ていることを特徴とする請求項1記載のフィルムキャリ
アテープ。 - 【請求項3】上記パッド組を構成する各電気的選別用パ
ッドが、くし形であることを特徴とする請求項1または
2記載のフィルムキャリアテープ。 - 【請求項4】上記パッド組を構成する各電気的選別用パ
ッドが、渦巻き形であることを特徴とする請求項1また
は2記載のフィルムキャリアテープ。 - 【請求項5】上記パッド組を構成する各電気的選別用パ
ッドの配列が、全てのパッド組で同一であることを特徴
とする請求項1ないし4のいずれか1項に記載のフィル
ムキャリアテープ。 - 【請求項6】請求項1ないし5のいずれか1項に記載の
フィルムキャリアテープにおける上記パッド組を構成す
る電気的選別用パッドの一つのみにテスタの測定端子を
接触させることを特徴とするフィルムキャリアテープの
テスト方法。 - 【請求項7】請求項1ないし5のいずれか1項に記載の
フィルムキャリアテープにおける各リード端子にそれぞ
れ半導体チップの接続用端子を接続した後、テスタの同
一の測定端子上記フィルムキャリアテープにおける上記
パッド組を構成する各電気的選別用パッドに同時にテス
タの同一の測定端子を接触させ、上記パッド組を構成す
る各電気的選別用パッドに対してリード端子を介して接
続された半導体チップの接続用端子のうち、一つの接続
用端子を導通状態とし、他の接続用端子を非導通状態と
することを特徴とするフィルムキャリアテープのテスト
方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23475798A JP3443011B2 (ja) | 1998-08-20 | 1998-08-20 | フィルムキャリアテープおよびそのテスト方法 |
TW088113661A TW529110B (en) | 1998-08-20 | 1999-08-10 | Film carrier tape and method of evaluating the same |
US09/376,368 US6426467B1 (en) | 1998-08-20 | 1999-08-18 | Film carrier with adjacent electrical sorting pads |
KR1019990034274A KR100342318B1 (ko) | 1998-08-20 | 1999-08-19 | 필름 캐리어 테이프 및 그의 테스트방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23475798A JP3443011B2 (ja) | 1998-08-20 | 1998-08-20 | フィルムキャリアテープおよびそのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000068335A JP2000068335A (ja) | 2000-03-03 |
JP3443011B2 true JP3443011B2 (ja) | 2003-09-02 |
Family
ID=16975887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23475798A Expired - Fee Related JP3443011B2 (ja) | 1998-08-20 | 1998-08-20 | フィルムキャリアテープおよびそのテスト方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6426467B1 (ja) |
JP (1) | JP3443011B2 (ja) |
KR (1) | KR100342318B1 (ja) |
TW (1) | TW529110B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100439128B1 (ko) * | 2002-04-16 | 2004-07-07 | 삼성전자주식회사 | 테이프 캐리어 패키지용 탭 테이프 |
JP4732360B2 (ja) * | 2003-11-14 | 2011-07-27 | ウエントワース ラボラトリーズ,インコーポレイテッド | 組立補助材が組み込まれたダイ設計 |
FR2876538B1 (fr) | 2004-10-08 | 2007-01-19 | Magneti Marelli Systemes Elect | Carte electronique a zone de contactage sinueuse |
CN102650677B (zh) * | 2011-02-25 | 2016-02-03 | 温州大学 | Pci-e信号测试装置 |
TWI493203B (zh) * | 2012-05-23 | 2015-07-21 | Advantest Corp | A test vehicle, a good judgment device, and a good judgment method |
KR101904730B1 (ko) * | 2012-07-31 | 2018-10-08 | 삼성디스플레이 주식회사 | 테이프 패키지 및 이를 포함하는 표시 장치 |
KR102397694B1 (ko) * | 2015-04-30 | 2022-05-16 | 엘지이노텍 주식회사 | 회로 기판 및 이를 포함하는 칩 패키지 |
TWI571642B (zh) | 2015-09-10 | 2017-02-21 | 新特系統股份有限公司 | 使用單一探針測試晶片的多個連接墊的測試裝置及方法 |
CN109616503A (zh) * | 2018-12-11 | 2019-04-12 | 武汉华星光电半导体显示技术有限公司 | 一种显示装置 |
CN114255683B (zh) * | 2021-12-21 | 2024-03-22 | 武汉华星光电技术有限公司 | 显示面板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5012213A (en) * | 1989-12-19 | 1991-04-30 | Motorola, Inc. | Providing a PGA package with a low reflection line |
JPH06104316A (ja) | 1992-09-22 | 1994-04-15 | Toshiba Corp | フィルムキャリアテ−プ |
JPH08105926A (ja) | 1994-10-05 | 1996-04-23 | Fujitsu Ltd | 配線パターン検査装置及び配線パターン検査方法 |
-
1998
- 1998-08-20 JP JP23475798A patent/JP3443011B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-10 TW TW088113661A patent/TW529110B/zh not_active IP Right Cessation
- 1999-08-18 US US09/376,368 patent/US6426467B1/en not_active Expired - Fee Related
- 1999-08-19 KR KR1019990034274A patent/KR100342318B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100342318B1 (ko) | 2002-06-27 |
TW529110B (en) | 2003-04-21 |
JP2000068335A (ja) | 2000-03-03 |
KR20000017387A (ko) | 2000-03-25 |
US6426467B1 (en) | 2002-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100331553B1 (ko) | 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치 | |
JP3443011B2 (ja) | フィルムキャリアテープおよびそのテスト方法 | |
JP2002176140A (ja) | 半導体集積回路ウェハ | |
US6724181B2 (en) | Method of calibrating a test system for semiconductor components, and test substrate | |
KR102148840B1 (ko) | 프로브 카드 | |
US6563335B2 (en) | Semiconductor device and test method therefor | |
US6989682B1 (en) | Test key on a wafer | |
JP2657315B2 (ja) | プローブカード | |
JPH07225258A (ja) | 半導体装置 | |
JP2004361249A (ja) | 基板検査装置 | |
KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
JP3763258B2 (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
CN118299284B (zh) | 一种利用晶圆边角区域的封装测试方法 | |
WO2024154176A1 (ja) | 光半導体検査装置 | |
KR0169760B1 (ko) | 반도체 소자의 테스트 패턴 | |
JPH07245330A (ja) | 集積回路評価装置 | |
JPH06104316A (ja) | フィルムキャリアテ−プ | |
JPH0718914B2 (ja) | Lsiテスタ | |
JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
JPH03284861A (ja) | プローブカード | |
KR100723471B1 (ko) | 반도체 테스트 시스템 | |
CN118538628A (zh) | 一种2.5d封装测试方法及封装方法 | |
JPH02284439A (ja) | 半導体装置およびその検査方法 | |
JPH0541419A (ja) | 検査装置の評価方法 | |
JPH0845996A (ja) | 半導体装置用試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |