JP3443011B2 - フィルムキャリアテープおよびそのテスト方法 - Google Patents

フィルムキャリアテープおよびそのテスト方法

Info

Publication number
JP3443011B2
JP3443011B2 JP23475798A JP23475798A JP3443011B2 JP 3443011 B2 JP3443011 B2 JP 3443011B2 JP 23475798 A JP23475798 A JP 23475798A JP 23475798 A JP23475798 A JP 23475798A JP 3443011 B2 JP3443011 B2 JP 3443011B2
Authority
JP
Japan
Prior art keywords
pad
carrier tape
film carrier
lead
electrical selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23475798A
Other languages
English (en)
Other versions
JP2000068335A (ja
Inventor
誠二郎 業天
俊一 村橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23475798A priority Critical patent/JP3443011B2/ja
Priority to TW088113661A priority patent/TW529110B/zh
Priority to US09/376,368 priority patent/US6426467B1/en
Priority to KR1019990034274A priority patent/KR100342318B1/ko
Publication of JP2000068335A publication Critical patent/JP2000068335A/ja
Application granted granted Critical
Publication of JP3443011B2 publication Critical patent/JP3443011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フィルムキャリア
テープに関するものであり、特に、テープキャリアボン
ディング（ＴＡＢ）に使用されるフィルムキャリアテー
プおよびそのテスト方法に関するものである。
【０００２】
【従来の技術】従来より、一端が半導体チップに接続さ
れた複数のリード端子と、リード端子の他端に設けられ
た電気的選別（スクリーニング）用パッドとを有するフ
ィルムキャリアテープが知られている。
【０００３】図１３は、従来のフィルムキャリアテープ
の概略的な平面図である。絶縁性フィルム１００の両脇
部には、それぞれ搬送および位置決め用のスプロケット
ホール１０２が形成されている。また、絶縁性フィルム
１００の中央部には、半導体チップを実装するための半
導体チップ用開孔部１０４が形成されている。絶縁性フ
ィルム１００上には、半導体チップ用開孔部１０４に一
端を突出するように複数のリード端子１０６が形成され
ている。リード端子１０６の他端には電気的選別用パッ
ド１０８が各々設けられている。
【０００４】近年における半導体装置の高集積化、ある
いは高機能化によって半導体チップの入出力端子（半導
体チップ上のボンディング用パッド）の数が増加し、こ
れに伴ってリード端子１０６の数も増加している。この
ため、リード端子１０６間のピッチが狭まりつつある。
その結果、フィルムキャリアテープにおいて、リード端
子１０６間のピッチが電気的選別用パッド１０８を設け
るために最低限必要なピッチより狭くなってしまうこと
がある。
【０００５】そこで、このようなフィルムキャリアテー
プでは、例えば図１４に示すような配置の電気的選別用
パッド１０８が使用されている。即ち、電気的選別用パ
ッド１０８の配置を千鳥状としている。
【０００６】しかしながら、絶縁性フィルム（図示しな
い）における電気的選別用パッド１０８が設けられた領
域は、半導体チップを絶縁性フィルム上に実装したとき
に、図中の III−III 線に沿って切り取られてしまう不
要な部分である。図１４に示すように電気的選別用パッ
ド１０８の配置を千鳥状にすると、絶縁性フィルムにお
ける電気的選別用パッド１０８が設けられた領域の面積
が広くなる。即ち、絶縁性フィルムにおいて不要な部分
が多くなる。このため、フィルムキャリアテープの面積
に対するパッケージ（半導体チップ）の乗り数（実装
数）が少なくなり、生産コストの増大を招く。それとと
もに、電気的選別用パッド１０８の増加は、電気的選別
用パッド１０８の数にテスタのリードプローブ（測定端
子）の数が対応しきれなくなるという新たな問題を生ず
る。
【０００７】この問題を解決するために、図１５に示す
ように、電気的選別用パッド１０８を隣り合う幾つかの
リード端子１０６で共有するフィルムキャリアテープが
考案されている。
【０００８】このような電気的選別用パッド１０８を有
するフィルムキャリアテープであると、リード端子１０
６の数が増加しても電気的選別用パッド１０８の増加を
抑制できる。従って、図１６に示すようにIV−IV線で切
り取られてしまう、絶縁性フィルム１００における不要
な部分を少なくできる。しかも、電気的選別用パッド１
０８の数も抑制できるので、既存のテスタのリードプロ
ーブ数に電気的選別用パッド１０８の数を合わせること
ができる。
【０００９】しかしながら、図１６に示すフィルムキャ
リアテープでは、隣り合う幾つかのリード端子１０６で
電気的選別用パッド１０８を共有している。このため、
隣り合うリード端子１０６間で発生する短絡不良を検出
できないという問題がある。
【００１０】この問題を解決するために、特開平６−１
０４３１６号公報では、図１７に示すフィルムキャリア
テープが提案されている。このフィルムキャリアテープ
では、リード端子１０６の１本以上おきにリード端子組
を設定し、電気的選別用パッド１０８を前記リード端子
組で共通に設けている。これにより、隣り合うリード端
子１０６間での短絡不良を検出することができる。
【００１１】
【発明が解決しようとする課題】しかしながら、図１７
に示すフィルムキャリアテープは、半導体チップを搭載
する前のフィルムキャリアテープ製造時における出荷検
査（フィルムキャリアテープを出荷する前に行われる検
査）にて、リード端子組内でのリード端子１０６の断線
を検出できないという問題を生じている。
【００１２】図１８に、フィルムキャリアテープ製造時
におけるリード端子１０６の断線を検出するための出荷
検査の一形態を示す。出荷検査では、半導体チップ用開
孔部１０４の内側に突出しているリード端子１０６に共
通的に電極板１１０を接触させ、さらに、電気的選別用
パッド１０８にテスタのリードプローブ１１２を接触さ
せる。そして、テスタの固定カード１１４からリードプ
ローブ１１２を通して、リードプローブ１１２と電極板
１１０との電気的接続を確認することにより、リード端
子１０６の断線を検出する。
【００１３】そこで、図１９に破線の円で示すようなリ
ード端子組内でのリード端子１０６の断線が存在したと
しても、リード端子組内の１本のリード端子１０６が正
常であれば、そのリード端子組の電気的選別用パッド１
０８が電極板１１０と導通するので、リード端子１０６
の断線は検出されない。このため、このようなフィルム
キャリアテープは、出荷検査に合格となり、半導体チッ
プが実装された後の電気的選別工程にて初めて不良と判
定される。これは、大きな生産コストの増大を招くこと
となる。
【００１４】本発明は、上記従来の問題に鑑みなされた
ものであり、その目的は、フィルム材料の増加による生
産コストの増大を抑制し、半導体チップ搭載後の検査に
用いるテスタに必要な測定端子数を削減することができ
るとともに、フィルムキャリアテープ製造時の出荷検査
において全てのリード端子の断線を検出することができ
るフィルムキャリアテープおよびそのテスト方法を提供
することにある。
【００１５】
【課題を解決するための手段】本発明の請求項１記載の
フィルムキャリアテープは、上記の課題を解決するため
に、絶縁性フィルムと、上記絶縁性フィルム上に設けら
れた、その一端を半導体チップに接続するための複数の
リード端子と、上記各リード端子の他端に設けられた電
気的選別用パッドとを備え、上記電気的選別用パッドの
うちの少なくとも一部が、複数の電気的選別用パッドか
らなるパッド組を構成するように設けられ、上記パッド
組を構成する各電気的選別用パッドが、テスタの同一の
測定端子に対して同時に接触しうるように、かつ、互い
に電気的に分離するように隣接していることを特徴とし
ている。
【００１６】上記構成によれば、電気的選別用パッドの
うちの少なくとも一部が複数の電気的選別用パッドから
なるパッド組を構成するように設けられ、上記パッド組
を構成する各電気的選別用パッドが、同一の測定端子に
対して同時に接触しうるように、かつ、互いに電気的に
分離するように隣接している。
【００１７】これにより、半導体チップ搭載後の検査に
おいて、パッド組を構成する各電気的選別用パッドに対
してテスタの同一の測定端子を接触させれば、複数のリ
ード端子の電気的選別を同時に行うことができる。
【００１８】すなわち、例えば、上記フィルムキャリア
テープにおける各リード端子にそれぞれ半導体チップの
接続用端子を接続した後、上記フィルムキャリアテープ
における上記パッド組を構成する各電気的選別用パッド
に同時にテスタの同一の測定端子を接触させ、上記パッ
ド組を構成する各電気的選別用パッドに対してリード端
子を介して接続された半導体チップの接続用端子のう
ち、一つの接続用端子を導通状態とし、他の接続用端子
を非導通状態とすれば、複数のリード端子の電気的選別
を同時に行うことができる。
【００１９】従って、パッド組を構成する各電気的選別
用パッドを、１つの電気的選別用パッドとして機能させ
ることができ、電気的選別用パッドの数を疑似的に削減
することができる。
【００２０】それゆえ、絶縁性フィルムにおける電気的
選別用パッドが形成領域の増大を抑制することができ
る。この結果、絶縁性フィルムの材料が増加することに
よる生産コストの増大を抑制することができる。
【００２１】また、電気的選別用パッドの数を疑似的に
削減することで、半導体チップ搭載後の検査に用いるテ
スタに必要な測定端子数を削減することができる。この
結果、半導体チップ搭載後の検査に用いるテスタの測定
端子数の不足を解消することができる。
【００２２】さらに、上記構成によれば、全てのリード
端子を互いに電気的に分離させることができるので、フ
ィルムキャリアテープ製造時の出荷検査において、フィ
ルムキャリアテープにおける上記パッド組を構成する電
気的選別用パッドの一つのみにテスタの測定端子を接触
させれば、全てのリード端子の断線を検出することがで
きる。
【００２３】本発明の請求項２記載のフィルムキャリア
テープは、上記の課題を解決するために、請求項１記載
のフィルムキャリアテープにおいて、上記パッド組を構
成する各電気的選別用パッドが、少なくともリード端子
１本以上おきに設けられていることを特徴としている。
【００２４】上記構成によれば、半導体チップ搭載後の
検査においてパッド組を構成する各電気的選別用パッド
に対してテスタの同一の測定端子を接触させると、パッ
ド組を構成する各電気的選別用パッドに接続されたリー
ド端子の電気的選別を同時に行うことができる一方、隣
り合うリード端子間は電気的に分離されたままとなる。
それゆえ、半導体チップ搭載後の検査において隣り合う
リード端子間での短絡不良を検出することができる。
【００２５】本発明の請求項３記載のフィルムキャリア
テープは、上記の課題を解決するために、請求項１また
は２記載のフィルムキャリアテープにおいて、上記パッ
ド組を構成する電気的選別用パッドが、くし形であるこ
とを特徴としている。
【００２６】上記構成によれば、上記パッド組を構成す
る各電気的選別用パッドの形状をくし形にすることによ
り、各電気的選別用パッドとテスタの測定端子との接触
がより実現しやすくなる。これにより、半導体チップ搭
載後の検査において、複数のリード端子に対する同時の
電気的選別をより確実に行うことができる。
【００２７】本発明の請求項４記載のフィルムキャリア
テープは、上記の課題を解決するために、請求項１また
は２記載のフィルムキャリアテープにおいて、上記パッ
ド組を構成する電気的選別用パッドが、渦巻き形である
ことを特徴としている。
【００２８】上記構成によれば、上記パッド組を構成す
る各電気的選別用パッドの形状を渦巻き形にすることに
より、各電気的選別用パッドとテスタの測定端子との接
触がより実現しやすくなる。これにより、半導体チップ
搭載後の検査において、複数のリード端子に対する同時
の電気的選別をより確実に行うことができる。
【００２９】本発明の請求項５記載のフィルムキャリア
テープは、上記の課題を解決するために、請求項１ない
し４のいずれか１項に記載のフィルムキャリアテープに
おいて、上記パッド組を構成する各電気的選別用パッド
の配列が、全てのパッド組で同一であることを特徴とし
ている。
【００３０】上記構成によれば、絶縁性フィルム上の各
電気的選別用パッドの座標に合わせて多数の測定端子を
固定カード上に固定させたテスタを用いて、全てのパッ
ド組におけるある側に設けられた電気的選別用パッドに
対して一括してプロービングすることが可能となる。そ
れゆえ、測定端子の位置合せ回数を最小限として断線テ
ストが可能となり、検査工程を短縮することができる。
【００３１】本発明の請求項６記載のフィルムキャリア
テープのテスト方法は、請求項１ないし５のいずれか１
項に記載のフィルムキャリアテープにおける上記パッド
組を構成する電気的選別用パッドの一つのみにテスタの
測定端子を接触させることを特徴としている。
【００３２】上記方法によれば、フィルムキャリアテー
プ製造時（出荷時）において全てのリード端子の断線を
検出することができるフィルムキャリアテープのテスト
方法を提供することができる。
【００３３】本発明の請求項７記載のフィルムキャリア
テープのテスト方法は、請求項１ないし５のいずれか１
項に記載のフィルムキャリアテープにおける各リード端
子にそれぞれ半導体チップの接続用端子を接続した後、
上記フィルムキャリアテープにおける上記パッド組を構
成する各電気的選別用パッドに同時にテスタの同一の測
定端子を接触させ、上記パッド組を構成する各電気的選
別用パッドに対してリード端子を介して接続された半導
体チップの接続用端子のうち、一つの接続用端子を導通
状態とし、他の接続用端子を非導通状態とすることを特
徴としている。
【００３４】上記方法によれば、半導体チップ搭載後に
おいて、複数のリード端子の電気的選別を同時に行うこ
とができる。従って、パッド組を構成する各電気的選別
用パッドを、１つの電気的選別用パッドとして機能させ
ることができ、電気的選別用パッドの数を疑似的に削減
することができる。この結果、半導体チップ搭載後の検
査に用いるテスタに必要な測定端子数を削減することが
できるフィルムキャリアテープのテスト方法を提供する
ことができる。
【００３５】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１２に基づいて説明すれば、以下の通りであ
る。
【００３６】本実施形態に係るフィルムキャリアテープ
では、図１に示すように、絶縁性フィルム１０の両脇部
にそれぞれ、搬送および位置決め用のスプロケットホー
ル１２が絶縁性フィルム１０の長さ方向に沿って複数形
成されている。絶縁性フィルム１０の略中央部には、絶
縁性フィルム１０の長さ方向に沿った長辺を有する矩形
の半導体チップ用開孔部１４が形成されている。絶縁性
フィルム１０上には、半導体チップの接続用端子とフィ
ルムキャリアテープとをその一端にて電気的に接続する
ための複数のリード端子１６Ａおよび１６Ｂが、その一
端が半導体チップ用開孔部１４に突出するように設けら
れている。また、前記リード端子１６Ａおよび１６Ｂの
他端にはそれぞれ、リード端子１６Ａおよび１６Ｂの電
気的選別（スクリーニング）を行うための電気的選別用
パッド１８Ａおよび１８Ｂが設けられている。
【００３７】電気的選別用パッド１８Ａは、２つずつで
パッド組を構成しており、パッド組毎で、テスタのリー
ドプローブ（測定端子）２２（図３に示す）に対して同
時に接触しうるように、かつ、互いに電気的に分離する
ように隣接して配置されている。上記パッド組を構成す
る各電気的選別用パッド１８Ａは、リード端子１６Ａお
よび１６Ｂに対して１本おきに設けられている。つま
り、上記パッド組を構成する各電気的選別用パッド１８
Ａに接続された各リード端子１６Ａの間には、上記パッ
ド組を構成しない独立した電気的選別用パッド１８Ｂに
接続されたリード端子１６Ｂが１本ずつ挿入されてい
る。
【００３８】図２は、図１に示すフィルムキャリアテー
プにおける電気的選別用パッド１８Ａおよび１８Ｂ周辺
部分の拡大図である。図２に示すように、パッド組毎で
隣接するように配置された電気的選別用パッド１８Ａ間
の距離は、半導体チップが搭載された後の電気的選別工
程において、２つの電気的選別用パッド１８Ａがテスタ
のリードプローブ２２（図３に示す）に対して同時に接
触しやすいように、極力小さくすることが望ましい。す
なわち、パッド組毎で隣接するように配置された電気的
選別用パッド１８Ａ間の距離は、絶縁性フィルム１０上
における導体パターンの最小加工寸法に設定することが
望ましい。
【００３９】また、各電気的選別用パッド１８Ａの面積
は、フィルムキャリアテープ製造時における出荷検査に
おいて、パッド組毎で隣接するように配置された電気的
選別用パッド１８Ａの一つのみに対してテスタのリード
プローブ２６（図６に示す）を接触させることが可能な
最小の面積とすることが望ましい。
【００４０】さらに、この例では、パッド組毎で隣接す
るように配置された２つの電気的選別用パッド１８Ａ
は、二等辺三角形であり、互いを分割している部分を含
めると、電気的選別用パッド１８Ｂと同じ形状（正方
形）および面積となっている。
【００４１】次に、半導体チップが搭載された後の電気
的選別工程の一例を図３に基づいて説明する。図３は、
テスタのリードプローブ２２を図１に示すフィルムキャ
リアテープの電気的選別用パッド１８Ａおよび１８Ｂに
接触させた様子を示す平面図である。また、図３では、
図１に示すフィルムキャリアテープのリード端子１６Ａ
および１６Ｂ周辺部分を拡大して示している。
【００４２】まず、半導体チップ用開孔部１４に対応し
た領域に、図示しない半導体チップが搭載され、その半
導体チップの所望の入出力端子とリード端子１６Ａおよ
び１６Ｂの一端とが互いに電気的に接続される。
【００４３】次いで、図３に示すように、電気的選別用
パッド１８Ａおよび１８Ｂに、テスタ（図示せず）のリ
ードプローブ２２が接触される。これにより、テスタ
は、所定の検査信号を固定カード２４からリードプロー
ブ２２を介してリード端子１６Ａおよび１６Ｂに供給す
る。その際、各リードプローブ２２は、パッド組毎で隣
接して配置されている２つの電気的選別用パッド１８Ａ
に対して同時に接触するように配される。そして、テス
タは、リード端子１６Ａおよび１６Ｂを、所定の検査信
号が導通したか否かによって電気的に選別する。なお、
電気的選別が終了すると、絶縁性フィルム１０は、例え
ば図中のＩ−Ｉ線に沿って切り取られる。
【００４４】また、上記構成のフィルムキャリアテープ
に搭載する図示しない半導体チップは、ボンディング用
パッド（入出力端子）をイネーブル（導通状態）／ディ
スエーブル（非導通状態）の両状態にできるものを用い
ることが望ましい。このような半導体チップを搭載する
ことによって、リードプローブ２２の数より半導体チッ
プの入出力端子の数が多いような場合でも電気的選別が
可能となる。
【００４５】このような入出力端子をイネーブル／ディ
スエーブルの両状態とできる半導体チップとしては、例
えば、その入出力端子が、入出力バッファを非アクティ
ブにすることによって高インピーダンス状態（オープン
状態）にでき、かつ、入出力バッファをアクティブにす
ることによって低インピーダンス状態（動作状態）にで
きる半導体チップがある。このような半導体チップによ
る電気的選別は、例えば、次のように行われる。
【００４６】まず、図示しない半導体チップの入出力端
子とリード端子１６Ａ・１６Ｂとを接続する。次いで、
パッド組毎で隣接して配置されている２つの電気的選別
用パッド１８Ａに対してリードプローブ２２を同時に接
触させる。次いで、共通に１本のリードプローブ２２で
接触された２つの電気的選別用パッド１８Ａに接続され
た２つのリード端子１６Ａのうちの検査したい片方のリ
ード端子１６Ａに対応した半導体チップの入出力端子を
選択的に低インピーダンス状態（導通状態）とし、他方
の入出力端子を選択的に高インピーダンス状態（非導通
状態）とする。このようにすると、図示しないテスタか
らの検査信号は、低インピーダンス状態の入出力端子に
のみ伝達される。このような動作を、共通に１本のリー
ドプローブ２２で接触された２つのリード端子１６Ａそ
れぞれについて順次行う。
【００４７】なお、リード端子１６Ａの接続先が半導体
チップの入出力端子である場合について説明を行った
が、リード端子１６Ａの接続先が半導体チップの入力端
子や出力端子の場合も同様であるので、ここでは説明を
省略する。
【００４８】以下に、本発明に用いられる半導体チップ
側のテスト回路の一例を図４に基づいて説明する。図４
に示すように、本発明に用いられる半導体チップ４０
は、フィルムキャリアテープのリード端子１６Ａ−１、
１６Ａ−２、および１６Ｂに接続された電極パッド４１
と、半導体チップ４０の内部回路（図示しない）と外部
との間で信号をやりとりするためのバッファ４５〜４７
と、電極パッド４１とバッファ４５〜４７との間にそれ
ぞれ介在されたテスト用のスイッチ４２〜４４とを備え
ている。
【００４９】リード端子１６Ａ−１とリード端子１６Ａ
−２とは、１つのパッド組を構成する２つの電気的選別
用パッド１８Ａ（図３に示す）にそれぞれ接続されてい
る。また、リード端子１６Ｂは、独立した電気的選別用
パッド１８Ｂ（図３に示す）に接続されている。
【００５０】スイッチ４２〜４４として、この例では、
アナログスイッチを使用している。スイッチ４２の制御
信号入力端子には、テスト信号ＴＥＳＴ１が入力され、
スイッチ４４の制御信号入力端子には、テスト信号ＴＥ
ＳＴ２が入力されるようになっている。また、スイッチ
４３の制御信号入力端子は、接地されている。なお、バ
ッファ４５〜４７は、入力バッファ、出力バッファ、ま
たは入出力バッファである。
【００５１】次に、上記構成のテスト回路を用いた半導
体チップ搭載後の電気的選別工程について説明する。ま
ず、図３に示す２つの電気的選別用パッド１８Ａからな
るパッド組のほぼ中心および電気的選別用パッド１８Ｂ
のほぼ中心に、テスタのリードプローブ２２を接触させ
る。このとき、パッド組を構成する２つの電気的選別用
パッド１８Ａは、同時にリードプローブ２２に接触し、
リードプローブ２２を介して互いに電気的に接続され
る。
【００５２】次に、検査したいリード端子が図４におけ
るリード端子１６Ａ−１である場合は、テスト信号ＴＥ
ＳＴ１を“Ｌｏｗ”、テスト信号ＴＥＳＴ２を“Ｈｉｇ
ｈ”に設定する。
【００５３】上記スイッチ４２〜４４は、図５に示す構
成のアナログスイッチである。上記アナログスイッチ
は、制御信号入力端子ｚに“Ｌｏｗ”信号が入力されれ
ば入力端子ｘと出力端子ｙとを接続し、制御信号入力端
子ｚに“Ｈｉｇｈ”信号が入力されれば入力端子ｘと出
力端子ｙとを切断するようになっている。
【００５４】このため、前記のようなテスト信号ＴＥＳ
Ｔ１およびＴＥＳＴ２の設定により、リード端子１６Ａ
−１とバッファ４５とが接続状態となり、リード端子１
６Ａ−１に対応する内部回路の動作がテストされる。さ
らに、アナログスイッチ４３は常にＯＮの状態であるた
め、隣り合うリード端子１６Ｂとバッファ４６とも接続
状態となる。これにより、リード端子１６Ｂに対応する
内部回路の動作と、リード端子１６Ａ−１とリード端子
１６Ｂとの間の短絡不良、および、リード端子１６Ａ−
１およびリード端子１６Ｂそれぞれの断線不良が、同時
にテストされる。このとき、リード端子１６Ａ−２とバ
ッファ４７とは、切断状態となっているため、上記テス
トに影響を与えることはない。
【００５５】なお、上記テスト信号ＴＥＳＴ１およびＴ
ＥＳＴ２は、半導体チップ４０の内部で生成するように
してもよいし、半導体チップ４０の外部よりボンディン
グ用パッドを介して入力するようにしてもよい。
【００５６】次に、リード端子１６Ａ−２を検査する場
合には、テスト信号ＴＥＳＴ１を“Ｈｉｇｈ”、テスト
信号ＴＥＳＴ２を“Ｌｏｗ”に設定する。この設定によ
り、リード端子１６Ａ−２とバッファ４７とが接続状態
となり、リード端子１６Ａ−２に対応する内部回路の動
作がテストされる。さらに、隣り合うリード端子１６Ｂ
とバッファ４６とも接続状態であるため、リード端子１
６Ｂに対応する内部回路の動作、リード端子１６Ａ−２
とリード端子１６Ｂとの間の短絡不良、およびリード端
子１６Ａ−２とリード端子１６Ｂとのそれぞれの断線不
良が、同時にテストされる。このとき、リード端子１６
Ａ−１とバッファ４５とは、切断状態となっているた
め、上記テストに影響を与えることはない。
【００５７】以上のテストを行うことにより、全リード
端子１６Ａ・１６Ｂの動作と、互いに隣接するリード端
子１６Ａ・１６Ｂ間の短絡、各リード端子１６Ａ・１６
Ｂの断線のテストが行われる。
【００５８】なお、上記のテスト回路例において、常時
ＯＮとなるアナログスイッチ４３を設けているのは、各
リード端子１６Ａ・１６Ｂ間で厳密なインピーダンス整
合を行うためである。それゆえ、各リード端子１６Ａ・
１６Ｂ間での厳密なインピーダンス整合が必要ない応用
例では、アナログスイッチ４３を省いてもよい。
【００５９】また、上記のテスト回路例では、スイッチ
ング素子としてアナログスイッチ４２〜４４を使用して
いた。しかしながら、半導体チップ４０内部のバッファ
４５〜４７をトライステートバッファ（“Ｈｉｇｈ”状
態、“Ｌｏｗ”状態、高インピーダンス状態の３つの状
態をとりうるバッファ）に変更すれば、アナログスイッ
チ４２〜４４は不要となる。即ち、半導体チップ４０内
部のバッファ４５〜４７をトライステートバッファとす
れば、リード端子１６Ａ−１を検査対象として上記テス
トを行う場合には、リード端子１６Ａ−２に対応するト
ライステートバッファを高インピーダンス状態に設定す
ればよい。また、リード端子１６Ａ−２を検査対象とし
て上記テストを行う場合には、リード端子１６Ａ−１に
対応するトライステートバッファを高インピーダンス状
態に設定すればよい。
【００６０】次に、図６に本実施形態でのフィルムキャ
リアテープ製造時における出荷検査の一形態を示す。ま
ず、半導体チップ用開孔部１４の内側に突出しているリ
ード端子１６Ａおよび１６Ｂに共通的に電極板３０を接
続する。さらに、電気的選別用パッド１８Ａおよび１８
Ｂにテスタのリードプローブ２６を接触させる。このと
き、上記パッド組を構成する各電気的選別用パッド１８
Ａの一つのみにテスタのリードプローブ２６を接触させ
る。そして、テスタの固定カード２８からリードプロー
ブ２６を通して電極板３０とテスタのリードプローブ２
６との電気的接続を確認することにより、リード端子１
６Ａおよび１６Ｂの断線の出荷検査を行う。電気的選別
用パッド１８Ａは、パッド組ごとで隣接するように配置
されているが、互いに電気的に分離されており接続され
ていない。このため、電気的選別用パッド１８Ａによ
り、各リード端子１６Ａの断線検査をそれぞれ独立に行
うことができる。
【００６１】以上のように、本実施形態に係るフィルム
キャリアテープでは、電気的選別用パッド１８Ａが、複
数の電気的選別用パッド１８Ａからなるパッド組を構成
し、パッド組を構成する各電気的選別用パッド１８Ａ
が、テスタの同一のリードプローブ２２に対して同時に
接触しうるように、かつ、互いに電気的に分離するよう
に隣接している。
【００６２】上記構成によれば、半導体チップ搭載後の
検査において、パッド組を構成する各電気的選別用パッ
ド１８Ａに対してテスタの同一のリードプローブ２２を
同時に接触させれば、複数のリード端子１６Ａの電気的
選別を同時に行うことができる。それゆえ、より少ない
リードプローブ数のテスタで電気的選別を行うことがで
き、リード端子１６Ａ・１６Ｂの増加に伴うリードプロ
ーブ数の不足も未然に防止される。この結果、リードプ
ローブ数の不足を補うためのリレー等の素子を、図示し
ないテスタと固定カード２４との間に挿入する必要もな
く、リレー等の素子を挿入することに起因するテスタの
検査性能の劣化、あるいは、不良検出に関する信頼性低
下等もない。
【００６３】また、電気的選別用パッド数を疑似的に削
減することができるので、絶縁性フィルム１０上におけ
る電気的選別用パッド形成のための領域の面積を低下で
きる。即ち、フィルムキャリアテープに半導体チップを
搭載したフィルムキャリア型半導体装置の動作に不要な
領域の面積が縮小される。絶縁性フィルム１０の面積に
対するパッケージの乗り数が向上する。このため、面積
の狭い絶縁性フィルムを用いて安価なフィルムキャリア
テープを提供することができ、低いコストでフィルムキ
ャリア型半導体装置を製造することができる。
【００６４】さらに、パッド組毎で電気的選別用パッド
１８Ａが電気的に分離されているので、フィルムキャリ
アテープ製造時の出荷検査において、上記パッド組を構
成する各電気的選別用パッド１８Ａの一つにテスタのリ
ードプローブ２６を接触させれば、全てのリード端子１
６Ａ・１６Ｂの断線を検出することができる。
【００６５】しかも、隣り合うリード端子１６Ａ・１６
Ｂ同士は、互いに共通に接続されないので、隣り合うリ
ード端子１６Ａ・１６Ｂ相互間の短絡不良を検出でき
る。
【００６６】なお、図１に示す実施形態においては、パ
ッド組を構成する電気的選別用パッド１８Ａの数を２つ
としたが、パッド組を構成する電気的選別用パッド１８
Ａの数を３つ以上にすることも可能である。例えば、パ
ッド組を構成する電気的選別用パッド１８Ａの数を３つ
にしたときのフィルムキャリアテープの平面図を図７に
示す。パッド組を構成する電気的選別用パッド１８Ａの
数を４つ以上とした場合の図は、ここでは省略する。
【００６７】また、パッド組を構成する電気的選別用パ
ッド１８Ａの数は、フィルムキャリアテープ内で２種以
上存在していてもよい。さらに、パッド組を構成する電
気的選別用パッド１８Ａに接続されたリード端子１６Ａ
間に挿入されるリード端子１６Ｂの本数は、１本以上で
あればよく、また、フィルムキャリアテープ内で２種以
上存在していてもよい。パッド組を構成する電気的選別
用パッド１８Ａの数が２つまたは３つであり、パッド組
を構成する電気的選別用パッド１８Ａに接続されたリー
ド端子１６Ａ間に挿入されるリード端子１６Ｂの本数が
１本または２本であるフィルムキャリアテープの一実施
形態の平面図を図８に示す。
【００６８】上述のようにパッド組を構成する電気的選
別用パッド１８Ａの数、および、パッド組を構成する電
気的選別用パッド１８Ａに接続されたリード端子１６Ａ
間に挿入されるリード端子１６Ｂの本数を調整すること
により、既存のテスタのリードプローブ数で電気的選別
を可能にすることができる。
【００６９】また、パッド組を構成する電気的選別用パ
ッドとして、図２に示す電気的選別用パッド１８Ａおよ
び１８Ｂの代わりに、図９に拡大図で示すように、パッ
ド組を構成するくし形の電気的選別用パッド３２Ａおよ
び独立した正方形の電気的選別用パッド３２Ｂを設け、
パッド組を構成する各電気的選別用パッド３２Ａのくし
歯部分を、互いに噛み合わせてもよい。
【００７０】これにより、上記パッド組内において各電
気的選別用パッド３２Ａが互いに隣接する部分が増大
し、テスタのリードプローブ２２が各電気的選別用パッ
ド３２Ａに同時に接触しやすくなる。それゆえ、複数の
リード端子１６Ａに対する同時の電気的選別をより確実
に行うことができる。
【００７１】さらに、パッド組を構成する電気的選別用
パッドとして、図２に示すパッド組を構成する電気的選
別用パッド１８Ａの代わりに、図１０に拡大図で示すよ
うに、パッド組を構成する渦巻き形の電気的選別用パッ
ド３４Ａおよび独立した正方形の電気的選別用パッド３
４Ｂを設け、各電気的選別用パッド３４Ａを組み合わせ
て二重渦巻き形としてもよい。
【００７２】これにより、上記パッド組内において各電
気的選別用パッド３４Ａが互いに隣接する部分が増大
し、テスタの同一のリードプローブ２２が各電気的選別
用パッド３４Ａに同時に接触しやすくなる。それゆえ、
複数のリード端子１６Ａに対する同時の電気的選別をよ
り確実に行うことができる。
【００７３】以上のように、くし形の電気的選別用パッ
ド３２Ａまたは渦巻き形の電気的選別用パッド３４Ａを
用いることにより、テスタによる電気的選別を実施する
際のテスタのリードプローブ２２と電気的選別用パッド
３２Ａまたは３４Ａとの接触性（接触の確実性）を向上
させることができる。
【００７４】なお、図９および図１０に示す形状以外の
形状の電気的選別用パッドにおいても、テスタによる電
気的選別を実施する際のテスタのリードプローブ２２と
電気的選別用パッドとの接触性の向上を実現できるが、
ここではその説明を省略する。
【００７５】図９に示す電気的選別用パッド３２Ａまた
は図１０に示す電気的選別用パッド３４Ａを用いると、
図６に示すテスタでは、フィルムキャリアテープ製造時
における出荷検査において、パッド組を構成する電気的
選別用パッド３２Ａまたは３４Ａに接続された各リード
端子１６Ａに対してそれぞれ独立に断線検査を行うこと
ができない。
【００７６】しかしながら、近年、リードプローブの接
触によるものではなく、非接触による出荷検査を行うこ
とができる非接触テスタが開発されている。非接触テス
タとしては、例えば、特開平８−１０５９２６号公報に
記載されているように、電場が印加されると光学的性質
が変化する電気光学素子を有する非接触電圧検出手段を
用い、配線パターンの一端に電圧を印加し、配線パター
ンの他端の電圧を非接触電圧検出手段によって非接触で
検出することによって配線パターンの断線を検出する配
線パターン検査装置がある。
【００７７】この非接触テスタを用いると、図９に示す
電気的選別用パッド３２Ａまたは図１０に示す電気的選
別用パッド３４Ａであっても、フィルムキャリアテープ
製造時における出荷検査において、パッド組を構成する
電気的選別用パッド３２Ａまたは３４Ａに接続された各
リード端子１６Ａに対して、それぞれ独立に断線検査を
行うことができる。
【００７８】以上の各実施形態のフィルムキャリアテー
プでは、パッド組内における各電気的選別用パッド（１
８Ａ、３２Ａ、または３４Ａ）の配列、すなわち、パッ
ド組の分割方向については、特に規定していない。以上
の各実施形態のフィルムキャリアテープでは、フィルム
キャリアテープ製造時の出荷検査に用いられるテスタの
リードプローブ２６（図６に示す）が、絶縁性フィルム
１０上の電気的選別用パッド（１８Ａ、３２Ａ、または
３４Ａ）の一つ一つに独立してまたは数個毎にプロービ
ング（テスタのリードプローブ２６による深触）するよ
うな形態であれば、問題なくフィルムキャリアテープ製
造時の出荷検査を行うことができる。
【００７９】しかしながら、フィルムキャリアテープ製
造時の出荷検査に用いられるテスタのリードプローブ２
６が、絶縁性フィルム１０上の各電気的選別用パッド
（１８Ａ・１８Ｂ、３２Ａ・３２Ｂ、または３４Ａ・３
４Ｂ）の座標に合わせて多数のリードプローブ２６を固
定カード２８上に固定させたテスタを用いて、全ての電
気的選別用パッド（１８Ａ・１８Ｂ、３２Ａ・３２Ｂ、
または３４Ａ・３４Ｂ）に対して一括してプロービング
する形態であれば、パッド組内における各電気的選別用
パッド（１８Ａ、３２Ａ、または３４Ａ）の配列がパッ
ド組毎に異なっていると、問題が生じる。
【００８０】即ち、図１１に示すように、パッド組内に
おける各電気的選別用パッド１８Ａの配列がパッド組毎
に異なっていると、次のような問題が生じる。例えば、
一つのパッド組を構成する各電気的選別用パッド１８Ａ
に接続されたリード端子１６Ａ−１とリード端子１６Ａ
−２とを個別に断線テストするために、まず、ａ点の座
標をターゲットとしてプロービングし、リード端子１６
Ａ−１の断線テストを行い、次に、ｃ点の座標をターゲ
ットとしてプロービングし、リード端子１６Ａ−２の断
線テストを行ったとする。
【００８１】このとき、別のパッド組を構成する各電気
的選別用パッド１８Ａに接続されたリード端子１６Ａ−
３とリード端子１６Ａ−４に着目すると、ａ点とｃ点の
どちらをターゲットとしてプロービングしても、リード
端子１６Ａ−３とリード端子１６Ａ−４とがリードプロ
ーブ２６を介して接続されてしまうため、リード端子１
６Ａ−３とリード端子１６Ａ−４との個別の断線テスト
が行えない。その結果、このリード端子１６Ａ−３とリ
ード端子１６Ａ−４との個別の断線テストを行うために
は、さらにｄ点およびｅ点をターゲットとしたプロービ
ングが必要となる。それゆえ、検査工程が長くなり、検
査コストが上昇する。
【００８２】そこで、本発明の他の実施形態として、絶
縁性フィルム１０上においてパッド組を構成する各電気
的選別用パッド１８Ａの配列を統一した例を図１２に示
す。この例では、絶縁性フィルム１０上の各電気的選別
用パッド１８Ａ・１８Ｂの座標に合わせて多数のリード
プローブ２６（図６に示す）を固定カード２８上に固定
させたテスタを用いて、全ての電気的選別用パッド１８
Ａ・１８Ｂに対して一括してプロービングする。
【００８３】まず、電気的選別用パッド１８Ａのａ点の
座標をターゲットとしてプロービングし、リード端子１
６Ａ−１の断線テストを行う。このとき、テスタのリー
ドプローブ２６が各電気的選別用パッド１８Ａのａ点に
当たるようになっており、それゆえリード端子１６Ａ−
３にも独立してリードプローブが当たる。このため、リ
ード端子１６Ａ−３に対する断線テストも同時に行え
る。
【００８４】次に、電気的選別用パッド１８Ａのｃ点の
座標をターゲットとしてプロービングし、リード端子１
６Ａ−２の断線テストを行う。このとき、テスタのリー
ドプローブ２６が各電気的選別用パッド１８Ａのｃ点に
当たるようになっており、それゆえリード端子１６Ａ−
４にも独立してリードプローブ２６が当たる。このた
め、リード端子１６Ａ−４に対する断線テストも同時に
行える。
【００８５】また、テスタのリードプローブ２６は、各
電気的選別用パッド１８Ｂにも当たるようになってお
り、それゆえ、上記２回のテストの内のどちらかにおい
て、リード端子１６Ａの断線テストと同時に独立したリ
ード端子１６Ｂの断線テストを行うことができる。
【００８６】上記のように、本実施形態によれば、絶縁
性フィルム１０上の各電気的選別用パッド１８Ａ・１８
Ｂの座標に合わせて多数のリードプローブ２６を固定カ
ード２８上に固定させたテスタを用いて、全てのパッド
組におけるある側に設けられた電気的選別用パッド１８
Ａに対して一括してプロービングすることが可能とな
る。それゆえ、リードプローブ２６の位置合せ回数を最
小限として断線テストが可能となり、検査工程を短縮す
ることができる。
【００８７】なお、その後の半導体チップ搭載後の電気
的選別試験時には、絶縁性フィルム１０上の各選別用パ
ッド１８Ａのｂ点の座標をターゲットとしてプロービン
グすればよい。これにより、パッド組を構成する各選別
用パッド１８Ａに接続されたリード端子１６Ａ同士がリ
ードプローブ２２を介して共通接続となり、少ない選別
用パッド１８Ａで半導体チップ搭載後の電気的選別試験
が可能となる。
【００８８】
【発明の効果】本発明の請求項１記載のフィルムキャリ
アテープは、以上のように、絶縁性フィルムと、上記絶
縁性フィルム上に設けられた、その一端を半導体チップ
に接続するための複数のリード端子と、上記各リード端
子の他端に設けられた電気的選別用パッドとを備え、上
記電気的選別用パッドのうちの少なくとも一部が、複数
の電気的選別用パッドからなるパッド組を構成するよう
に設けられ、上記パッド組を構成する各電気的選別用パ
ッドが、テスタの同一の測定端子に対して同時に接触し
うるように、かつ、互いに電気的に分離するように隣接
している構成である。
【００８９】それゆえ、上記構成は、フィルム材料の増
加による生産コストの増大を抑制し、半導体チップ搭載
後の検査に用いるテスタに必要な測定端子数を削減する
ことができるとともに、フィルムキャリアテープ製造時
の出荷検査において全てのリード端子の断線を検出する
ことができるフィルムキャリアテープおよびそのテスト
方法を提供することができるという効果を奏する。
【００９０】本発明の請求項２記載のフィルムキャリア
テープは、以上のように、上記パッド組を構成する各電
気的選別用パッドが、少なくともリード端子１本以上お
きに設けられている構成である。
【００９１】それゆえ、上記構成は、半導体チップ搭載
後の検査において隣り合うリード端子間での短絡不良を
検出することができるという効果を奏する。
【００９２】本発明の請求項３記載のフィルムキャリア
テープは、以上のように、上記パッド組を構成する電気
的選別用パッドが、くし形である構成である。
【００９３】それゆえ、上記構成は、半導体チップ搭載
後の検査において、複数のリード端子に対する同時の電
気的選別をより確実に行うことができるという効果を奏
する。
【００９４】本発明の請求項４記載のフィルムキャリア
テープは、以上のように、上記パッド組を構成する電気
的選別用パッドが、渦巻き形である構成である。
【００９５】それゆえ、上記構成は、半導体チップ搭載
後の検査において、複数のリード端子に対する同時の電
気的選別をより確実に行うことができるという効果を奏
する。
【００９６】本発明の請求項５記載のフィルムキャリア
テープは、以上のように、上記パッド組を構成する各電
気的選別用パッドの配列が、全てのパッド組で同一であ
る構成である。
【００９７】それゆえ、上記構成は、測定端子の位置合
せ回数を最小限として断線テストが可能となり、検査工
程を短縮することができるという効果を奏する。
【００９８】本発明の請求項６記載のフィルムキャリア
テープのテスト方法は、以上のように、上記フィルムキ
ャリアテープにおける上記パッド組を構成する電気的選
別用パッドの一つのみにテスタの測定端子を接触させる
方法である。
【００９９】それゆえ、上記方法は、フィルムキャリア
テープ製造時において全てのリード端子の断線を検出す
ることができるフィルムキャリアテープのテスト方法を
提供することができるという効果を奏する。
【０１００】本発明の請求項７記載のフィルムキャリア
テープのテスト方法は、以上のように、上記フィルムキ
ャリアテープにおける各リード端子にそれぞれ半導体チ
ップの接続用端子を接続した後、上記フィルムキャリア
テープにおける上記パッド組を構成する各電気的選別用
パッドに同時にテスタの同一の測定端子を接触させ、上
記パッド組を構成する各電気的選別用パッドに対してリ
ード端子を介して接続された半導体チップの接続用端子
のうち、一つの接続用端子を導通状態とし、他の接続用
端子を非導通状態とする方法である。
【０１０１】それゆえ、上記方法は、半導体チップ搭載
後の検査に用いるテスタに必要な測定端子数を削減する
ことができるフィルムキャリアテープのテスト方法を提
供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係るフィルムキャリア
テープを示す平面図である。
【図２】図１に示すフィルムキャリアテープの電気的選
別用パッド部を示す拡大図である。
【図３】図１に示すフィルムキャリアテープの半導体チ
ップが搭載された後の電気的選別の実施の一形態を説明
するための説明図であり、上記フィルムキャリアテープ
のリード端子部を示す拡大図である。
【図４】本発明に用いられる半導体チップ側のテスト回
路の一例を示す概略回路図である。
【図５】図４に示すテスト回路のアナログスイッチの回
路構成を示す回路図である。
【図６】図１に示すフィルムキャリアテープの製造時に
おける出荷検査の実施の一形態を説明するための説明図
であり、上記フィルムキャリアテープのリード端子部を
示す拡大図である。
【図７】本発明の他の実施形態に係るフィルムキャリア
テープを示す平面図である。
【図８】本発明のさらに他の実施形態に係るフィルムキ
ャリアテープを示す平面図である。
【図９】本発明のさらに他の実施形態に係るフィルムキ
ャリアテープの電気的選別用パッド部を示す平面図であ
る。
【図１０】本発明のさらに他の実施形態に係るフィルム
キャリアテープの電気的選別用パッド部を示す平面図で
ある。
【図１１】本発明のさらに他の実施形態に係るフィルム
キャリアテープを示す平面図である。
【図１２】本発明のさらに他の実施形態に係るフィルム
キャリアテープを示す平面図である。
【図１３】従来の第１のフィルムキャリアテープを示す
平面図である。
【図１４】従来の第２のフィルムキャリアテープのリー
ド端子部を示す平面図である。
【図１５】従来の第３のフィルムキャリアテープを示す
平面図である。
【図１６】図１５に示すフィルムキャリアテープのリー
ド端子部を示す拡大図である。
【図１７】従来の第４のフィルムキャリアテープを示す
平面図である。
【図１８】図１７に示すフィルムキャリアテープの製造
時における従来の出荷検査を説明するための説明図であ
り、上記フィルムキャリアテープのリード端子部を示す
拡大図である。
【図１９】図１７に示すフィルムキャリアテープにおい
てリード端子の断線不良が存在する場合のリード端子部
を示す拡大図である。
【符号の説明】
１０、１００ 絶縁性フィルム １２、１０２ スプロケットホール １４、１０４ 半導体チップ用開孔部 １６Ａ、１６Ｂ、１０６ リード端子 １８Ａ、１８Ｂ、３２Ａ、３２Ｂ、３４Ａ、３４Ｂ、１
０８ 電気的選別用パッド ２２、２６ リードプローブ（測定端子） ４０ 半導体チップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−12945（ＪＰ，Ａ) 特開 平３−80554（ＪＰ，Ａ) 特開 平６−104316（ＪＰ，Ａ) 特開 平10−209201（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/66 G01R 31/26

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁性フィルムと、 上記絶縁性フィルム上に設けられた、その一端を半導体
    チップに接続するための複数のリード端子と、 上記各リード端子の他端に設けられた電気的選別用パッ
    ドとを備え、 上記電気的選別用パッドのうちの少なくとも一部が、複
    数の電気的選別用パッドからなるパッド組を構成するよ
    うに設けられ、 上記パッド組を構成する各電気的選別用パッドが、テス
    タの同一の測定端子に対して同時に接触しうるように、
    かつ、互いに電気的に分離するように隣接していること
    を特徴とするフィルムキャリアテープ。
  2. 【請求項２】上記パッド組を構成する各電気的選別用パ
    ッドが、少なくともリード端子１本以上おきに設けられ
    ていることを特徴とする請求項１記載のフィルムキャリ
    アテープ。
  3. 【請求項３】上記パッド組を構成する各電気的選別用パ
    ッドが、くし形であることを特徴とする請求項１または
    ２記載のフィルムキャリアテープ。
  4. 【請求項４】上記パッド組を構成する各電気的選別用パ
    ッドが、渦巻き形であることを特徴とする請求項１また
    は２記載のフィルムキャリアテープ。
  5. 【請求項５】上記パッド組を構成する各電気的選別用パ
    ッドの配列が、全てのパッド組で同一であることを特徴
    とする請求項１ないし４のいずれか１項に記載のフィル
    ムキャリアテープ。
  6. 【請求項６】請求項１ないし５のいずれか１項に記載の
    フィルムキャリアテープにおける上記パッド組を構成す
    る電気的選別用パッドの一つのみにテスタの測定端子を
    接触させることを特徴とするフィルムキャリアテープの
    テスト方法。
  7. 【請求項７】請求項１ないし５のいずれか１項に記載の
    フィルムキャリアテープにおける各リード端子にそれぞ
    れ半導体チップの接続用端子を接続した後、テスタの同
    一の測定端子上記フィルムキャリアテープにおける上記
    パッド組を構成する各電気的選別用パッドに同時にテス
    タの同一の測定端子を接触させ、上記パッド組を構成す
    る各電気的選別用パッドに対してリード端子を介して接
    続された半導体チップの接続用端子のうち、一つの接続
    用端子を導通状態とし、他の接続用端子を非導通状態と
    することを特徴とするフィルムキャリアテープのテスト
    方法。
JP23475798A 1998-08-20 1998-08-20 フィルムキャリアテープおよびそのテスト方法 Expired - Fee Related JP3443011B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23475798A JP3443011B2 (ja) 1998-08-20 1998-08-20 フィルムキャリアテープおよびそのテスト方法
TW088113661A TW529110B (en) 1998-08-20 1999-08-10 Film carrier tape and method of evaluating the same
US09/376,368 US6426467B1 (en) 1998-08-20 1999-08-18 Film carrier with adjacent electrical sorting pads
KR1019990034274A KR100342318B1 (ko) 1998-08-20 1999-08-19 필름 캐리어 테이프 및 그의 테스트방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23475798A JP3443011B2 (ja) 1998-08-20 1998-08-20 フィルムキャリアテープおよびそのテスト方法

Publications (2)

Publication Number Publication Date
JP2000068335A JP2000068335A (ja) 2000-03-03
JP3443011B2 true JP3443011B2 (ja) 2003-09-02

Family

ID=16975887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23475798A Expired - Fee Related JP3443011B2 (ja) 1998-08-20 1998-08-20 フィルムキャリアテープおよびそのテスト方法

Country Status (4)

Country Link
US (1) US6426467B1 (ja)
JP (1) JP3443011B2 (ja)
KR (1) KR100342318B1 (ja)
TW (1) TW529110B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439128B1 (ko) * 2002-04-16 2004-07-07 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프
JP4732360B2 (ja) * 2003-11-14 2011-07-27 ウエントワース ラボラトリーズ，インコーポレイテッド 組立補助材が組み込まれたダイ設計
FR2876538B1 (fr) 2004-10-08 2007-01-19 Magneti Marelli Systemes Elect Carte electronique a zone de contactage sinueuse
CN102650677B (zh) * 2011-02-25 2016-02-03 温州大学 Pci-e信号测试装置
TWI493203B (zh) * 2012-05-23 2015-07-21 Advantest Corp A test vehicle, a good judgment device, and a good judgment method
KR101904730B1 (ko) * 2012-07-31 2018-10-08 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
KR102397694B1 (ko) * 2015-04-30 2022-05-16 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 칩 패키지
TWI571642B (zh) 2015-09-10 2017-02-21 新特系統股份有限公司 使用單一探針測試晶片的多個連接墊的測試裝置及方法
CN109616503A (zh) * 2018-12-11 2019-04-12 武汉华星光电半导体显示技术有限公司 一种显示装置
CN114255683B (zh) * 2021-12-21 2024-03-22 武汉华星光电技术有限公司 显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012213A (en) * 1989-12-19 1991-04-30 Motorola, Inc. Providing a PGA package with a low reflection line
JPH06104316A (ja) 1992-09-22 1994-04-15 Toshiba Corp フィルムキャリアテ−プ
JPH08105926A (ja) 1994-10-05 1996-04-23 Fujitsu Ltd 配線パターン検査装置及び配線パターン検査方法

Also Published As

Publication number Publication date
KR100342318B1 (ko) 2002-06-27
TW529110B (en) 2003-04-21
JP2000068335A (ja) 2000-03-03
KR20000017387A (ko) 2000-03-25
US6426467B1 (en) 2002-07-30

Similar Documents

Publication Publication Date Title
KR100331553B1 (ko) 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치
JP3443011B2 (ja) フィルムキャリアテープおよびそのテスト方法
JP2002176140A (ja) 半導体集積回路ウェハ
US6724181B2 (en) Method of calibrating a test system for semiconductor components, and test substrate
KR102148840B1 (ko) 프로브 카드
US6563335B2 (en) Semiconductor device and test method therefor
US6989682B1 (en) Test key on a wafer
JP2657315B2 (ja) プローブカード
JPH07225258A (ja) 半導体装置
JP2004361249A (ja) 基板検査装置
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP3763258B2 (ja) プローブカード及びそれを用いたチップ領域ソート方法
CN118299284B (zh) 一种利用晶圆边角区域的封装测试方法
WO2024154176A1 (ja) 光半導体検査装置
KR0169760B1 (ko) 반도체 소자의 테스트 패턴
JPH07245330A (ja) 集積回路評価装置
JPH06104316A (ja) フィルムキャリアテ−プ
JPH0718914B2 (ja) Ｌｓｉテスタ
JPS60167344A (ja) 半導体ウエ−ハの検査装置
JPH03284861A (ja) プローブカード
KR100723471B1 (ko) 반도체 테스트 시스템
CN118538628A (zh) 一种2.5d封装测试方法及封装方法
JPH02284439A (ja) 半導体装置およびその検査方法
JPH0541419A (ja) 検査装置の評価方法
JPH0845996A (ja) 半導体装置用試験装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees