KR101904730B1 - 테이프 패키지 및 이를 포함하는 표시 장치 - Google Patents

테이프 패키지 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR101904730B1
KR101904730B1 KR1020120083772A KR20120083772A KR101904730B1 KR 101904730 B1 KR101904730 B1 KR 101904730B1 KR 1020120083772 A KR1020120083772 A KR 1020120083772A KR 20120083772 A KR20120083772 A KR 20120083772A KR 101904730 B1 KR101904730 B1 KR 101904730B1
Authority
KR
South Korea
Prior art keywords
input lead
tape package
lead wiring
sub
wirings
Prior art date
Application number
KR1020120083772A
Other languages
English (en)
Other versions
KR20140016698A (ko
Inventor
정병구
원주연
이종국
박성동
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120083772A priority Critical patent/KR101904730B1/ko
Priority to US13/706,622 priority patent/US9029710B2/en
Publication of KR20140016698A publication Critical patent/KR20140016698A/ko
Application granted granted Critical
Publication of KR101904730B1 publication Critical patent/KR101904730B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

테이프 패키지는 베이스 기판, 상기 베이스 기판 상에 배치되고, 메인 입력 리드 배선 및 상기 메인 입력 리드 배선에서 분기되는 서브 입력 리드 배선을 포함하는 입력 리드 배선, 상기 서브 입력 리드 배선과 전기적으로 연결되는 IC 칩, 및 상기 IC 칩을 상기 베이스 기판에 고정하며, 상기 메인 입력 리드 배선의 적어도 일부를 커버하는 봉지부를 포함한다. 상기 메인 입력 리드 배선과 상기 서브 입력 리드 배선이 연결되는 병목지역이 상기 봉지부 하부에 배치되므로, 상기 테이프 패키지가 외부힘에 의해 구부러 지더라도, 상기 봉지부에 의해 상기 병목 지역에 대응하는 상기 베이스 기판은 구부러 지지 않게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.

Description

테이프 패키지 및 이를 포함하는 표시 장치 {TAPE PAKAGE AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 어레이 기판, 상기 어레이 기판을 포함하는 표시 패널 및 상기 어레이 기판의 제조 방법에 관한 것으로, 보다 상세하게는 액정 표시 장치용 어레이 기판, 상기 어레이 기판을 포함하는 표시 패널 및 상기 어레이 기판의 제조 방법에 관한 것이다
일반적으로 액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시 장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널 및 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
상기 액정 표시 패널은 상기 액정 표시 패널을 구동하기 위한 구동부와 전기적으로 연결된다. 상기 액정 표시 패널과 상기 구동부는 테이프 패키지에 의해 연결된다.
상기 테이프 패키지는 유연성을 갖는 기판 상에 형성된 회로 배선을 포함한다. 상기 테이프 패키지는 유연성을 가지므로, 상기 액정 표시 장치를 조립하거나, 사용하는데 있어서, 상기 테이프 패키지가 구부러질 수 있다. 이때, 상기 테이프 패키지 상에 형성된 상기 회로 배선이 단선되는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 회로 배선의 단선을 방지할 수 있는 테이프 패키지를 제공하는 것이다.
본 발명의 다른 목적은 상기 테이프 패키지를 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 테이프 패키지는 베이스 기판, 상기 베이스 기판 상에 배치되고, 메인 입력 리드 배선 및 상기 메인 입력 리드 배선에서 분기되는 서브 입력 리드 배선을 포함하는 입력 리드 배선, 상기 서브 입력 리드 배선과 전기적으로 연결되는 IC 칩, 및 상기 IC 칩을 상기 베이스 기판에 고정하며, 상기 메인 입력 리드 배선의 적어도 일부를 커버하는 봉지부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 테이프 패키지는 상기 입력 리드 배선을 일부 커버하여 절연 및 보호하는 보호층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호층은 상기 메인 입력 리드 배선을 커버할 수 있다. 상기 봉지부는 상기 서브 입력 리드 배선 및 상기 보호층의 일부를 커버할 수 있다.
본 발명의 일 실시예에 있어서, 상기 IC 칩 측면에서부터 상기 메인 입력 리드 배선과 상기 서브 입력 리드 배선이 연결되는 병목지역까지의 거리는 25μm 내지 250μm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 IC 칩 측면에서부터 상기 보호층까지의 거리는 100μm 내지 300μm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 봉지부는 상기 IC 칩 측면에서부터 400μm 내지 600μm까지 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호층은 상기 메인 입력 리드 배선을 일부 커버할 수 있다. 상기 봉지부는 상기 서브 입력 리드 배선, 상기 메인 입력 리드 배선의 노출된 일부 및 상기 보호층의 일부를 커버할 수 있다.
본 발명의 일 실시예에있어서, 상기 IC 칩과 상기 서브 입력 리드 배선은 와이어에 의해 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판은 연성(flexible) 기판일 수 있다.
본 발명의 일 실시예에 있어서, 상기 메인 입력 리드 배선으로부터 분기되는 상기 서브 입력 리드 배선은 복수개이고, 상기 서브 입력 리드 배선들의 폭들의 합은 상기 메인 입력 리드 배선의 폭보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 입력 리드 배선은 제1 부분, 제1 부분과 연결된 제2 부분, 및 상기 메인 입력 리드 배선 및 상기 서브 입력 리드 배선을 포함하는 제3 부분을 포함하고, 상기 제1 부분의 폭은 상기 제3 부분의 폭보다 클 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판 및 상기 베이스 기판 상에 배치되고, 메인 출력 리드 배선 및 상기 메인 출력 리드 배선에서 분기되는 서브 출력 리드 배선을 포함하는 출력 리드 배선을 포함하는 테이프 패키지, 상기 서브 출력 리드 배선과 연결되는 표시 패널, 및 상기 테이프 패키지를 상기 표시 패널에 고정하고, 상기 메인 출력 리드 배선의 적어도 일부를 커버하는 보강부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 메인 출력 리드 배선과 상기 서브 출력 리드 배선이 연결되는 병목지역이 상기 보강부 상부에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 병목지역은 상기 표시 패널의 상기 측면으로부터 0.5 내지 1.3 mm 이격되어 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 테이프 패키지는 상기 출력 리드 배선과 상기 보강부 사이에 보호층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 테이프 패키지의 상기 메인 출력 리드 배선으로부터 분기되는 상기 서브 출력 리드 배선은 복수개이고, 상기 서브 출력 리드 배선들의 폭들의 합은 상기 메인 출력 리드 배선의 폭보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 테이프 패키지의 상기 서브 출력 리드 배선은 상기 표시 패널 상에 배치되는 전도성 접착층에 의해 상기 표시 패널과 전기적으로 연결되고, 상기 전도성 접착층은 서로 이격된 복수개의 전도 채널을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 테이프 패키지는 상기 베이스 기판 상에 배치되고, 메인 입력 리드 배선 및 상기 메인 입력 리드 배선에서 분기되는 서브 입력 리드 배선을 포함하는 입력 리드 배선, 상기 서브 입력 리드 배선과 전기적으로 연결되는 IC 칩, 및 상기 IC 칩을 상기 베이스 기판에 고정하며, 상기 메인 입력 리드 배선의 적어도 일부를 커버하는 봉지부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 표시 패널을 수납하는 상부 수납용기, 상기 표시 패널 하부에 배치되는 본체, 상기 본체를 수납하는 하부 수납용기, 상기 상부 수납용기 및 상기 표시 패널을 상기 본체 및 상기 하부 수납용기에 대해서 회전하게 하는 힌지, 및 상기 힌지 하부에 배치되고 상기 하부 수납용기 내에 수용되고, 상기 테이프 패키지의 상기 입력 리드 배선과 전기적으로 연결되는 구동부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 테이프 패키지는 상기 구동부를 감싸는 C 자 형태로 배치되고, 상기 테이프 패키지의 상기 IC 칩은 상기 구동부와 마주볼 수 있다.
본 발명의 실시예들에 따르면, 상기 테이프 패키지는 상기 베이스 기판, 상기 입력 리드 배선의 제3 부분의 상기 병목지역, 상기 봉지부를 포함한다. 상기 입력 리드 배선의 제3 부분의 상기 병목지역이 상기 봉지부 하부에 배치되므로, 상기 테이프 패키지가 외부힘에 의해 구부러 지더라도, 상기 봉지부에 의해 상기 병목 지역에 대응하는 상기 베이스 기판은 구부러 지지 않게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
또한, 상기 표시 장치는 상기 출력 리드 배선의 상기 제3 부분의 병목지역을 포함하는 테이프 패키지, 상기 보강부, 및 상기 표시 패널을 포함한다. 상기 출력 리드 배선의 상기 제3 부분의 상기 병목지역이 상기 보강부 상부에 배치되므로, 상기 테이프 패키지에 외력이 가해 지더라도, 상기 보강부에 의해 상기 병목 지역에 대응하는 상기 테이프 패키지는 덜 구부러지게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 테이프 패키지의 평면도이다.
도 2는 도 1의 나타난 하나의 입력 리드 및 출력 리드를 자세히 나타낸 확대도이다.
도 3은 도 1의 B 부분의 확대도이다.
도 4는 도 3의 I-I'선을 따라 절단한 테이프 패키지의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 테이프 패키지의 부분 확대도이다.
도 6은 도 5의 II-II'선을 따라 절단한 테이프 패키지의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 테이프 패키지의 부분 단면도이다.
도 8a 및 8b는 본 발명의 일 실시예에 따른 표시 장치의 조립과정에서의 단면도들이다.
도 9는 도 1의 C부분의 확대도이다.
도 10은 도 9의 III-III'선을 따라 절단한 테이프 패키지의 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 테이프 패키지의 평면도이다.
도 1을 참조하면, 상기 테이프 패키지는 베이스 기판(100), IC 칩 탑재영역(110), 및 회로 패턴을 포함한다. 상기 회로 패턴은 출력 리드 배선(130), 입력 리드 배선(120) 및 검사 패드(140)을 포함한다.
상기 베이스 기판(100)은 유연성 재질을 포함한다. 예를 들면, 상기 베이스 기판(100)은 폴리이미드 혹은 에폭시계 수지를 포함한다. 상기 베이스 기판(100) 상에 제1 길이(L1)의 하나의 테이프 패키지가 형성된다. 상기 베이스 기판(100) 상에 상기 테이프 패키지의 가공을 용이하게 하기 위한 복수의 스프라켓 홀(112)이 형성될 수 있다.
상기 IC 칩 탑재 영역(110)은 상기 베이스 기판(110) 상에 A 영역 안에 배치된다. 상기 IC 칩 탑재 영역(110) 상에 IC 칩(도 3의 200 참조)이 배치된다.
상기 입력 리드 배선(120)은 상기 베이스 기판(100) 상에 배치되며, 상기 A 영역 안에 배치되며, 상기 IC 칩 탑재 영역(110)과 연결된다. 상기 입력 리드 배선(120)은 도 2에서 자세히 설명한다.
상기 출력 리드 배선(130)은 상기 베이스 기판(100) 상에 배치되며, 상기 A 영역 안에 배치되며, 상기 IC 칩 탑재 영역(110)과 연결된다. 상기 출력 리드 배선(130)은 도 2에서 자세히 설명한다.
상기 검사 패드(140)는 상기 베이스 기판(100) 상에 배치되며, 상기 제1 길이(L1)를 갖는 하나의 테이프 패키지의 양 끝단에 배치된다. 즉, 상기 검사 패드(140)는 TP1 영역 및 TP2 영역에 각각 배치된다. 상기 TP1 영역에 배치된 상기 검사 패드(140)는 상기 입력 리드 배선(120)과 연결되고, 상기 TP2 영역에 배치된 상기 검사 패드(140)는 상기 출력 리드 배선(130)과 연결된다.
상기 검사 패드(140)는 상기 테이프 패키지의 상기 A 영역을 절단하기 전에 상기 테이프 패키지의 기능을 검사하기 위한 것이다. 상기 검사 패드(140)를 이용하여 상기 테이프 패키지의 기능을 검사한 후, 상기 TP1 영역 및 TP2 영역은 절단되어 상기 A 영역의 상기 테이프 패키지가 완성된다.
상기 테이프 패키지의 상기 입력 리드 배선(120)은 표시 장치의 구동부(도 8b의 720 참조)와 연결되며, 상기 출력 리드 배선(130)은 상기 표시 장치의 표시 패널(도 8b의 710 참조)와 연결된다.
도 2는 도 1의 나타난 하나의 입력 리드 배선 및 출력 리드 배선을 자세히 나타낸 확대도이다.
도 2를 참조하면, 상기 입력 리드 배선(120)은 제1 부분(121), 제2 부분(122) 및 제3 부분(123)을 포함한다. 상기 출력 리드 배선(130)은 제1 부분(131), 제2 부분(132) 및 제3 부분(133)을 포함한다.
상기 입력 리드 배선(120)의 상기 제1 부분(121)은 표시 장치의 구동부(도 8b의 720 참조)와 연결된다. 상기 입력 리드 배선(120)의 상기 제2 부분(122)은 상기 제1 부분(121)과 연결된다. 상기 입력 리드 배선(120)의 상기 제3 부분(123)은 상기 제2 부분(122)과 연결된다. 상기 제3 부분(123)은 상기 IC 칩 탑재 영역(110)과 연결된다.
상기 입력 리드 배선(120)의 상기 제3 부분(123)은 메인 입력 리드 배선(124) 및 서브 입력 리드 배선(125)을 포함한다. 상기 서브 입력 리드 배선(125)는 상기 메인 입력 리드 배선(124)에서 분기되어 연장되며, 상기 서브 입력 리드 배선(125)는 복수개 형성될 수 있다. 따라서 상기 서브 입력 리드 배선(125)의 폭은 상기 메인 입력 리드 배선(124)의 폭 보다 좁고, 상기 메인 입력 리드 배선(124) 및 상기 서브 입력 리드 배선(125)이 연결되는 부분은 병목지역을 형성한다.
상기 입력 리드 배선들(120)의 상기 제1 부분들(121)의 폭들의 합은 상기 제3 부분들(123)의 폭들의 합보다 크다. 따라서 상기 구동부(도 8b의 720 참조)와 연결되는 상기 제1 부분들(121)은 각각의 입력 리드 배선(120)의 폭과 이웃하는 입력 리드 배선(120)과의 거리가 상대적으로 넓다. 또한, 상기 IC 칩(도3의 200 참조)과 연결되는 상기 제3 부분들(123)은 입력 리드 배선(120)의 폭과 이웃하는 입력 리드 배선(120)과의 거리가 상대적으로 좁다. 즉, 상대적으로 좁은 영역에 배치된 상기 IC 칩(도 3의 200 참조)의 단자들(도 3의 202 참조)이 상대적으로 넓은 영역에 배치되는 상기 구동부(도 8b의 720 참조)의 단자들과 상기 입력 리드 배선(120)에 의해 연결될 수 있다.
상기 출력 리드 배선(130)의 상기 제1 부분(131)은 상기 IC 칩 탑재 영역(110)과 연결된다. 상기 출력 리드 배선(130)의 상기 제2 부분(132)은 상기 제1 부분(131)과 연결된다. 상기 출력 리드 배선(130)의 상기 제3 부분(133)은 상기 제2 부분(132)과 연결된다. 상기 제3 부분(123)은 표시 장치의 표시 패널(도 8b의 710 참조)과 연결된다.
상기 출력 리드 배선(130)의 상기 제3 부분(133)은 메인 출력 리드 배선(134) 및 서브 출력 리드 배선(135)을 포함한다. 상기 서브 출력 리드 배선(135)은 상기 메인 출력 리드 배선(134)에서 분기되어 연장되며, 상기 서브 출력 리드 배선(135)는 복수개 형성될 수 있다. 따라서 상기 서브 출력 리드 배선(135)의 폭은 상기 메인 출력 리드 배선(134)의 폭 보다 좁고, 상기 메인 출력 리드 배선(134) 및 상기 서브 출력 리드 배선(135)이 연결되는 부분은 병목지역을 형성한다.
상기 출력 리드 배선들(130)의 상기 제3 부분들(133)의 폭들의 합은 상기 제1 부분들(131)의 폭들의 합보다 크다. 따라서 상기 표시 패널(도 8b의 710 참조)과 연결되는 상기 제3 부분들(133)은 각각의 출력 리드 배선(130)의 폭과 이웃하는 출력 리드 배선(130)과의 거리가 상대적으로 넓다. 또한, 상기 IC 칩(도3의 200 참조)과 연결되는 상기 제1 부분들(131)은 출 리드 배선(130)의 폭과 이웃하는 출력 리드 배선(130)과의 거리가 상대적으로 좁다. 즉, 상대적으로 좁은 영역에 배치된 상기 IC 칩(도 3의 200 참조)의 단자들(도 3의 202 참조)이 상대적으로 넓은 영역에 배치되는 상기 표시 패널(도 8b의 710 참조)의 단자들과 상기 출력 리드 배선(130)에 의해 연결될 수 있다.
도 3은 도 1의 B 부분의 확대도이다. 도 4는 도 3의 I-I'선을 따라 절단한 테이프 패키지의 단면도이다.
도 3 및 도 4를 참조하면, 상기 도 1의 테이프 패키지 상에 IC 칩(200), 보호층(150) 및 봉지부(210)가 배치된다.
상기 보호층(150)은 입력 리드 배선(도 1의 120 참조) 및 출력 리드 배선(도 1의 130 참조) 상에 배치되어 상기 입력 리드 배선 및 상기 출력 리드 배선을 포함하는 회로 패턴을 절연 및 보호한다. 상기 보호층(150)은 상기 입력 리드 배선의 일부를 노출한다. 상기 보호층(150)은 보호층 선(SR) 까지 형성되며, 상기 입력 리드 배선의 제3 부분(123)의 메인 입력 리드 배선(124)의 일부 및 서브 입력 리드 배선(125)을 노출한다. 따라서, 상기 메인 입력 리드 배선(124) 및 상기 서브 입력 리드 배선(125)이 연결되는 병목지역 선(BN)상에는 상기 보호층(150)이 배치되지 않는다. 상기 보호층(150)은 솔더 레지스트일 수 있다.
상기 IC 칩(200)은 상기 테이프 패키지의 IC 칩 탑재 영역(110)에 배치된다. 상기 IC 칩(200)은 상기 IC 칩(200) 하부에 배치된 복수의 단자들(202)을 포함하고, 상기 단자들은 노출된 상기 서브 입력 리드 배선(125) 상에 배치되어, 상기 IC 칩(200)이 상기 입력 리드 배선(도 1의 120 참조)에 전기적으로 연결된다.
상기 단자들(202) 중 같은 신호가 인가되는 단자들(202)은 하나의 메인 입력 리드 배선(125)에서 분기된 서브 입력 리드 배선들(125)과 각각 연결될 수 있다.
상기 봉지부(210)는 상기 IC 칩(200)이 상기 베이스 기판(100) 상에 고정되도록 상기 IC 칩(200) 주변을 둘러싼다. 상기 봉지부(210)는 상기 IC 칩(200)의 측면과 상기 입력 리드 배선의 일부 및 상기 보호층(150)의 일부를 커버한다. 상기 봉지부(210)는 봉지부 선(RE)까지 형성된다. 상기 봉지부(210)는 에폭시 수지(resin)를 포함할 수 있다.
평면에서 볼 때, 상기 병목지역 선(BN)은 IC 칩(200)의 일측 선(IC)으로부터 제1 거리(d1) 이격된다. 평면에서 볼 때, 상기 보호층 선(SR)은 상기 IC 칩(200)의 상기 일측 선(IC)으로부터 제2 거리(d2) 이격된다. 평면에서 볼 때, 상기 봉지부 선(RE)은 상기 일측 선(IC)으로부터 제3 거리(d3) 이격된다. 상기 제2 거리(d2)는 상기 제1 거리(d1)보다 크고, 상기 제3 거리(d3)는 상기 제2 거리(d2)보다 크다.
상기 제1 거리(d1)는 약 25μm 내지 75μm일 수 있다. 바람직하게는 상기 제1 거리(d1)는 약 50μm일 수 있다. 상기 제2 거리(d2)는 약 100μm 내지 300μm일 수 있다. 바람직하게는 상기 제2 거리(d2)는 약 200μm일 수 있다. 상기 제3 거리(d3)는 약 400μm 내지 600μm일 수 있다. 바람직하게는 상기 제3 거리(d3)는 약 500μm일 수 있다. 본 실시예에서는 상기 제1 거리(d1), 상기 제2 거리(d2) 및 상기 제3 거리(d3)의 관계에 따라, 상기 제1 거리(d1)는 약 25μm 내지 75μm일 수 있으나, 이에 한정되지 않는다. 즉, 상기 제1 거리(d1)는 약 25μm 내지 300μm일 수 있으며, 이에 따라 상기 제1 거리(d1)가 상기 제2 거리(d2)보다 클 수 있다.
따라서 상기 입력 리드 배선의 제3 부분(123)의 상기 병목지역이 상기 봉지부(150) 하부에 배치되므로, 상기 테이프 패키지가 외부힘에 의해 구부러 지더라도, 상기 봉지부(150)에 의해 상기 병목 지역에 대응하는 상기 베이스 기판(100)은 구부러 지지 않게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 테이프 패키지의 부분 확대도이다. 도 6은 도 5의 II-II'선을 따라 절단한 테이프 패키지의 단면도이다. 상기 테이프 패키지는 입력 리드 배선(320)의 병목지역 및 보호층(350)를 제외하고, 도 1 내지 4에 설명된 테이프 패키지와 실질적으로 동일하므로, 중복되는 설명은 생략하거나 간략히 한다.
도 5 및 도 6을 참조하면, 상기 테이프 패키지는 베이스 기판(300), IC 칩(400), 회로 패턴, 보호층(350) 및 봉지부(410)을 포함한다. 상기 회로 패턴은 출력 리드 배선 및 입력 리드 배선을 포함한다.
상기 입력 리드 배선은 제1 부분, 제2 부분 및 제3 부분(323)을 포함한다.
상기 입력 리드 배선의 상기 제3 부분(323)은 메인 입력 리드 배선(324) 및 서브 입력 리드 배선(325)을 포함한다. 상기 서브 입력 리드 배선(325)는 상기 메인 입력 리드 배선(324)에서 분기되어 연장되며, 상기 서브 입력 리드 배선(325)는 복수개 형성될 수 있다. 따라서 상기 서브 입력 리드 배선(325)의 폭은 상기 메인 입력 리드 배선(324)의 폭 보다 좁고, 상기 메인 입력 리드 배선(324) 및 상기 서브 입력 리드 배선(325)이 연결되는 부분은 병목지역을 형성한다.
상기 보호층(350)은 상기 입력 리드 배선 및 상기 출력 리드 배선상에 배치되어 상기 입력 리드 배선 및 상기 출력 리드 배선을 포함하는 회로 패턴을 절연 및 보호한다. 상기 보호층(350)은 상기 입력 리드 배선의 일부를 노출한다. 상기 보호층(350)은 보호층 선(SR) 까지 형성되며, 상기 입력 리드 배선의 제3 부분(323)의 서브 입력 리드 배선(325)의 일부를 노출한다. 따라서, 상기 서브 입력 리드 배선(325)이 연결되는 병목지역 선(BN)상에는 상기 보호층(350)이 배치된다. 상기 보호층(350)은 솔더 레지스트일 수 있다.
상기 IC 칩(400)은 상기 테이프 패키지의 IC 칩 탑재 영역(도 1의110 참조)에 배치된다. 상기 IC 칩(400)은 상기 IC 칩(400) 하부에 배치된 복수의 단자들(402)을 포함하고, 상기 단자들은 노출된 상기 서브 입력 리드 배선(325) 상에 배치되어, 상기 IC 칩(400)이 상기 입력 리드 배선에 전기적으로 연결된다.
상기 단자들(402) 중 같은 신호가 인가되는 단자들(402)은 하나의 메인 입력 리드 배선(325)에서 분기된 서브 입력 리드 배선들(325)과 각각 연결될 수 있다.
상기 봉지부(410)는 상기 IC 칩(400)이 상기 베이스 기판(300) 상에 고정되도록 상기 IC 칩(400) 주변을 둘러싼다. 상기 봉지부(410)는 상기 IC 칩(400)의 측면과 상기 입력 리드 배선의 일부 및 상기 보호층(350)의 일부를 커버한다. 상기 봉지부(410)는 봉지부 선(RE)까지 형성된다. 상기 봉지부(410)는 에폭시 수지(resin)를 포함할 수 있다.
평면에서 볼 때, 상기 병목지역 선(BN)은 IC 칩(400)의 일측 선(IC)으로부터 제1 거리(d1) 이격된다. 평면에서 볼 때, 상기 보호층 선(SR)은 상기 IC 칩(400)의 상기 일측 선(IC)으로부터 제2 거리(d2) 이격된다. 평면에서 볼 때, 상기 봉지부 선(RE)은 상기 일측 선(IC)으로부터 제3 거리(d3) 이격된다. 상기 제1 거리(d1)는 상기 제2 거리(d2)보다 크고, 상기 제3 거리(d3)는 상기 제1 거리(d1)보다 크다.
상기 제1 거리(d1)는 약 325μm 내지 375μm일 수 있다. 바람직하게는 상기 제1 거리(d1)는 약 350μm일 수 있다. 상기 제2 거리(d2)는 약 100μm 내지 300μm일 수 있다. 바람직하게는 상기 제2 거리(d2)는 약 200μm일 수 있다. 상기 제3 거리(d3)는 약 400μm 내지 600μm일 수 있다. 바람직하게는 상기 제3 거리(d3)는 약 500μm일 수 있다.
따라서 상기 입력 리드 배선의 제3 부분(323)의 상기 병목지역이 상기 봉지부(350) 하부에 배치되므로, 상기 테이프 패키지가 외부힘에 의해 구부러 지더라도, 상기 봉지부(350)에 의해 상기 병목 지역에 대응하는 상기 베이스 기판(300)은 구부러 지지 않게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 테이프 패키지의 부분 단면도이다. 상기 테이프 패키지는 와이어(602) 및 접착층(560)을 제외하고 도 5 및 도 6에 설명된 테이프 패키지와 실질적으로 동일하므로, 중복되는 설명은 생략하거나 간략히 한다.
상기 테이프 패키지는 베이스 기판(500), 접착층(560), IC 칩(600), 입력 리드 배선, 보호층(550) 와이어(602) 및 봉지부(610)를 포함한다.
상기 베이스 기판(500)의 IC 칩 탑재 영역 상에 상기 접착층(560)이 배치된다. 상기 접착층(560) 상에 상기 IC 칩(600)이 배치된다.
상기 입력 리드 배선은 제1 부분, 제2 부분 및 제3 부분(523)을 포함한다.
상기 입력 리드 배선의 상기 제3 부분(523)은 메인 입력 리드 배선(도 2의 124 참조) 및 서브 입력 리드 배선(도 2의 125 참조)을 포함한다. 상기 서브 입력 리드 배선은 상기 메인 입력 리드 배선에서 분기되어 연장되며, 상기 서브 입력 리드 배선는 복수개 형성될 수 있다. 따라서 상기 서브 입력 리드 배선의 폭은 상기 메인 입력 리드 배선의 폭 보다 좁고, 상기 메인 입력 리드 배선 및 상기 서브 입력 리드 배선이 연결되는 부분은 병목지역을 형성한다.
상기 보호층(550)은 상기 입력 리드 배선 및 상기 출력 리드 배선상에 배치되어 상기 입력 리드 배선 및 상기 출력 리드 배선을 포함하는 회로 패턴을 절연 및 보호한다. 상기 보호층(550)은 상기 입력 리드 배선의 일부를 노출한다. 상기 보호층(550)은 보호층 선(SR) 까지 형성되며, 상기 입력 리드 배선의 제3 부분(523)의 서브 입력 리드 배선의 일부를 노출한다. 따라서, 상기 서브 입력 리드 배선이 연결되는 병목지역 선(BN)상에는 상기 보호층(550)이 배치된다. 상기 보호층(550)은 솔더 레지스트일 수 있다.
상기 IC 칩(600)은 상기 테이프 패키지의 IC 칩 탑재 영역(도 1의110 참조)에 배치된다. 상기 IC 칩(600)은 노출된 상기 서브 입력 리드 배선에 상기 와이어(602)에 의해 연결된다. 따라서 상기 서브 입력 리드 배선은 상기 IC 칩(600)의 일측 선(IC)으로부터 이격된다.
상기 봉지부(610)는 상기 IC 칩(600)이 및 상기 와이어(602)가 고정되도록 상기 IC 칩(600) 및 상기 와이어(602)를 커버한다. 즉, 상기 봉지부(610)는 상기 IC 칩(600)의 측면 및 상면, 상기 입력 리드 배선의 일부 및 상기 보호층(550)의 일부, 및 상기 와이어(602)를 커버한다. 상기 봉지부(610)는 봉지부 선(RE)까지 형성된다. 상기 봉지부(610)는 에폭시 수지(resin)를 포함할 수 있다.
따라서 상기 입력 리드 배선의 제3 부분(523)의 상기 병목지역이 상기 봉지부(550) 하부에 배치되므로, 상기 테이프 패키지가 외부힘에 의해 구부러 지더라도, 상기 봉지부(550)에 의해 상기 병목 지역에 대응하는 상기 베이스 기판(500)은 구부러 지지 않게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
도 8a 및 8b는 본 발명의 일 실시예에 따른 표시 장치의 조립과정에서의 단면도들이다.
도 8a를 참조하면, 상기 표시 장치는 표시 패널(710), 구동부(720), 상부 수납용기(740), 몸체(730) 및 테이프 패키지(760)를 포함한다.
상기 표시 패널(710)은 영상을 표시한다. 상기 표시 패널(710)은 어레이 기판 및 대향 기판을 포함한다. 상기 표시 패널(710)의 일측에는 상기 어레이 기판의 일부가 노출되어 상기 테이프 패키지(760)가 연결될 수 있다.
상기 상부 수납용기(740)는 상기 표시 패널(710)을 수납한다. 상기 표시 패널 및 상기 상부 수납용기(740)는 힌지(742)를 중심으로 회전하여, 상기 표시 패널(710)의 영상 표시부를 사용자가 볼 수 있게 된다.
상기 구동부(720)는 상기 표시 패널(710)을 구동한다. 상기 구동부(720)은 상기 테이프 패키지(760)에 의해 상기 표시 패널(710)과 전기적으로 연결된다. 상기 구동부는 상기 표시 패널(710)의 하부에 배치된다.
상기 테이프 패키지(760)는 도 1 내지 4에서 설명한 테이프 패키지와 실질적으로 동일하다. 상기 테이프 패키지(760)는 IC 칩(762) 및 상기 IC 칩(762)을 고정시키는 봉지부(764)를 포함한다.
상기 테이프 패키지(760)는 상기 표시 패널(710)과 상기 구동부(720)을 연결하며, C 자 형태로 배치된다. 또한, 상기 IC 칩(762)은 상기 구동부(720)의 하부에 배치될 수 있다. 따라서 상기 표시 패널(710) 및 상기 상부 수납용기(740)가 상기 힌지(742)를 중심으로 회전하면, 상기 테이프 패키지(760)가 구부러지지만, 상기 테이프 패키지(760)는 여전히 상기 표시 패널(710)과 상기 구동부(720)를 전기적으로 연결할 수 있다.
상기 테이프 패키지(760)의 입력 리드 배선의 제3 부분의 병목지역이 상기 봉지부(764) 하부에 배치되므로(도 4 참조), 상기 표시 패널(710) 및 상기 상부 수납용기(740)가 상기 힌지(742)를 중심으로 회전하여 상기 테이프 패키지(760)에 외력을 가하더라도, 상기 테이프 패키지(760)의 회로 패턴의 단선을 방지할 수 있다.
또한, 상기 출력 리드 배선의 상기 제3 부분의 병목지역이 보강부(도 10의 716 참조) 상부에 배치되므로(도 10 참조), 상기 표시 패널(710) 및 상기 상부 수납용기(740)가 상기 힌지(742)를 중심으로 회전하여 상기 테이프 패키지(760)에 외력을 가하더라도, 상기 보강부에 의해 상기 병목 지역에 대응하는 상기 테이프 패키지(760)는 덜 구부러지게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
도 8b를 참조하면, 상기 표시 장치는 하부 수납용기(730)를 더 포함한다. 상기 하부 수납용기(730)는 상기 본체(730), 상기 구동부(720) 및 상기 테이프 패키지(760)을 수납한다.
상기 하부 수납용기(730)를 조립하여 상기 표시 장치를 완성시키는 단계에서 상기 테이프 패키지(760)는 상부 방향 즉, 상기 표시 패널(710) 방향으로 힘을 받으며 변형되는데, 상기 테이프 패키지(760)의 입력 리드 배선의 제3 부분의 상기 병목지역이 상기 봉지부(764) 하부에 배치되므로(도 4 참조), 상기 표시 패널(710) 및 상기 상부 수납용기(740)가 상기 힌지(742)를 중심으로 회전하여 상기 테이프 패키지(760)에 외력을 가하더라도, 상기 테이프 패키지(760)의 회로 패턴의 단선을 방지할 수 있다.
또한, 상기 출력 리드 배선의 상기 제3 부분의 병목지역이 보강부(도 10의 716 참조) 상부에 배치되므로(도 10 참조), 상기 표시 패널(710) 및 상기 상부 수납용기(740)가 상기 힌지(742)를 중심으로 회전하여 상기 테이프 패키지(760)에 외력을 가하더라도, 상기 보강부에 의해 상기 병목 지역에 대응하는 상기 테이프 패키지(760)는 덜 구부러지게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
도 9는 도 1의 C부분의 확대도이다. 도 10은 도 9의 III-III'선을 따라 절단한 테이프 패키지의 단면도이다.
도 9 및 도 10을 참조하면, 상기 도 1의 테이프 패키지가 표시 패널(710)에 연결된 모양을 도시하고 있다. 상기 테이프 패키지는 베이스 기판(100), 출력 리드 배선(130), 및 보호층(150)을 포함한다. 상기 표시 패널(710)은 단자(712), 전도성 접착층(714)를 포함한다. 도 9 및 도 10에서는 도 3 및 도 4에서와 달리 상기 테이프 패키지의 상하가 반대로 도시되어 있다. 상기 테이프 패키지는 도 1 내지 4에 설명된 테이프 패키지와 실질적으로 동일하므로, 중복되는 설명은 생략하거나 간략히 한다.
상기 출 리드 배선은 제1 부분, 제2 부분 및 제3 부분을 포함한다.
상기 출력 리드 배선의 상기 제3 부분은 메인 출력 리드 배선(134) 및 서브 출력 리드 배선(135)을 포함한다. 상기 서브 출력 리드 배선(135)는 상기 메인 출력 리드 배선(134)에서 분기되어 연장되며, 상기 서브 출력 리드 배선(135)는 복수개 형성될 수 있다. 따라서 상기 서브 출력 리드 배선(135)의 폭은 상기 메인 출력 리드 배선(134)의 폭 보다 좁고, 상기 메인 출력 리드 배선(134) 및 상기 서브 출력 리드 배선(135)이 연결되는 부분은 병목지역을 형성한다.
상기 보호층(150)은 상기 출력 리드 배선 하부에 배치되어 상기 출력 리드 배선을 포함하는 회로 패턴을 절연 및 보호한다. 상기 보호층(150)은 상기 출력 리드 배선의 일부를 노출한다. 상기 보호층(150)은 보호층 선(SR) 까지 형성되며, 상기 출력 리드 배선의 제3 부분의 상기 서브 출력 리드 배선(135)의 일부를 노출한다. 따라서, 상기 서브 출력 리드 배선(135)이 연결되는 병목지역 선(BN)상에는 상기 보호층(150)이 배치된다. 상기 보호층(150)은 솔더 레지스트일 수 있다.
상기 보강부(716)는 상기 패널(710)의 일측과 상기 보호층(150)일부를 커버한다. 상기 보강부(716)는 보강부 선(ST)까지 형성될 수 있다. 상기 보강부(716)는 상기 테이프 패키지를 상기 패널(710)에 부착 및 고정시키고, 상기 테이프 패키지의 강도를 보강한다. 상기 보강부(716)는 유연성을 갖고 상기 테이프 패키지의 강도를 보강할 수 있는 물질을 포함할 수 있다. 예를 들면, 실리콘을 포함할 수 있다.
상기 표시 패널(710)은 어레이 기판 및 대향 기판을 포함한다. 상기 표시 패널(710)의 일측(PN)에는 상기 어레이 기판의 일부가 노출되어 상기 테이프 패키지가 연결될 수 있는 단자(712)가 배치된다.
상기 단자(712) 상에 전도성 접착층(714)이 배치된다. 상기 전도성 접착층(714)은 전도성 물질을 포함하며, 상기 전도성 접착층(714) 내부에 서로 이격된 복수의 전도채널(715)을 형성한다. 따라서 상기 전도성 접착층(714)이 복수개의 상기 단자들(712)과 연결되더라도, 각각의 상기 단자들(712)이 서로 전기적으로 연결되지 않는다.
상기 서브 출력 리드 배선(135)은 상기 전도성 접착층(714) 상에 접촉되어 상기 표시 패널(710)의 단자(712)와 전기적으로 연결된다.
평면에서 볼 때, 상기 병목지역 선(BN)은 상기 표시 패널(710)의 일측(PN) 및 상기 보강부 선(ST) 사이에 배치된다. 또한, 상기 병목지역 선(BN)은 상기 보호층 선(SR) 및 상기 보강부 선(ST) 사이에 배치된다. 상기 보강부 선(ST)은 상기 표시 패널(710)의 일측(PN)으로부터 약 0.5 내지 1.3 mm 이격되어 배치될 수 있다
따라서 상기 출력 리드 배선의 상기 제3 부분의 상기 병목지역이 상기 보강부(716) 상부에 배치되므로, 상기 테이프 패키지가 외부힘에 의해 구부러 지더라도, 상기 보강부(716)에 의해 상기 병목 지역에 대응하는 상기 베이스 기판(100)은 덜 구부러지게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
본 발명의 실시예들에 따르면, 상기 테이프 패키지는 상기 베이스 기판, 상기 입력 리드 배선의 제3 부분의 상기 병목지역, 상기 봉지부를 포함한다. 상기 입력 리드 배선의 제3 부분의 상기 병목지역이 상기 봉지부 하부에 배치되므로, 상기 테이프 패키지가 외부힘에 의해 구부러 지더라도, 상기 봉지부에 의해 상기 병목 지역에 대응하는 상기 베이스 기판은 구부러 지지 않게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
또한, 상기 표시 장치는 상기 출력 리드 배선의 상기 제3 부분의 병목지역을 포함하는 테이프 패키지, 상기 보강부, 및 상기 표시 패널을 포함한다. 상기 출력 리드 배선의 상기 제3 부분의 상기 병목지역이 상기 보강부 상부에 배치되므로, 상기 테이프 패키지에 외력이 가해 지더라도, 상기 보강부에 의해 상기 병목 지역에 대응하는 상기 테이프 패키지는 덜 구부러지게 된다. 따라서 상기 병목 지역에서의 회로 패턴의 단선을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 110: IC 칩 탑재 영역
120: 입력 리드 배선 130: 출력 리드 배선
140: 검사 패드 200: IC 칩
150: 보호층 210: 봉지부

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 메인 입력 리드 배선 및 상기 메인 입력 리드 배선에서 분기되는 복수의 서브 입력 리드 배선들을 포함하는 입력 리드 배선;
    상기 서브 입력 리드 배선들과 전기적으로 연결되는 IC 칩; 및
    상기 IC 칩을 상기 베이스 기판에 고정하며, 상기 메인 입력 리드 배선의 적어도 일부를 커버하는 봉지부를 포함하고,
    상기 메인 입력 리드 배선과 상기 서브 입력 리드 배선들은 동일한 방향으로만 연장되고, 상기 서브 입력 리드 배선들의 폭들의 합은 상기 메인 입력 리드 배선의 폭보다 작은 것을 특징으로 하는 테이프 패키지.
  2. 제1항에 있어서, 상기 입력 리드 배선을 일부 커버하여 절연 및 보호하는 보호층을 더 포함하는 테이프 패키지.
  3. 제2항에 있어서, 상기 보호층은 상기 메인 입력 리드 배선을 커버하고,
    상기 봉지부는 상기 서브 입력 리드 배선들 및 상기 보호층의 일부를 커버하는 것을 특징으로 하는 테이프 패키지.
  4. 제3항에 있어서, 상기 IC 칩 측면에서부터 상기 메인 입력 리드 배선과 상기 서브 입력 리드 배선들이 연결되는 병목지역까지의거리는 25μm 내지 250μm인 것을 특징으로 하는 테이프 패키지.
  5. 제4항에 있어서, 상기 IC 칩 측면에서부터 상기 보호층까지의 거리는 100μm 내지 300μm인 것을 특징으로 하는 테이프 패키지.
  6. 제5항에 있어서, 상기 봉지부는 상기 IC 칩 측면에서부터 400μm 내지 600μm까지 배치된 것을 특징으로 하는 테이프 패키지.
  7. 제2항에 있어서, 상기 보호층은 상기 메인 입력 리드 배선을 일부 커버하고,
    상기 봉지부는 상기 서브 입력 리드 배선들, 상기 메인 입력 리드 배선의 노출된 일부 및 상기 보호층의 일부를 커버하는 것을 특징으로 하는 테이프 패키지.
  8. 제1항에 있어서, 상기 IC 칩과 상기 서브 입력 리드 배선들은 각각 와이어에 의해 연결된 것을 특징으로 하는 테이프 패키지.
  9. 제1항에 있어서, 상기 베이스 기판은 연성(flexible) 기판인 것을 특징으로 하는 테이프 패키지.
  10. 삭제
  11. 제1항에 있어서, 상기 입력 리드 배선은 제1 부분, 제1 부분과 연결된 제2 부분, 및 상기 메인 입력 리드 배선 및 상기 서브 입력 리드 배선들을 포함하는 제3 부분을 포함하고, 상기 제1 부분의 폭은 상기 제3 부분의 폭보다 큰 것을 특징으로 하는 테이프 패키지.
  12. 베이스 기판 및 상기 베이스 기판 상에 배치되고, 메인 출력 리드 배선 및 상기 메인 출력 리드 배선에서 분기되는 복수의 서브 출력 리드 배선들을 포함하는 출력 리드 배선을 포함하는 테이프 패키지;
    상기 서브 출력 리드 배선들과 연결되는 표시 패널; 및
    상기 테이프 패키지를 상기 표시 패널에 고정하고, 상기 메인 출력 리드 배선의 적어도 일부를 커버하는 보강부를 포함하고,
    상기 메인 출력 리드 배선과 상기 서브 출력 리드 배선들은 동일한 방향으로만 연장되고, 상기 서브 출력 리드 배선들의 폭들의 합은 상기 메인 출력 리드 배선의 폭보다 작은 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 메인 출력 리드 배선과 상기 서브 출력 리드 배선들이 연결되는 병목지역이 상기 보강부 상부에 배치되는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 표시 패널은 상기 서브 출력 리드 배선들과 전기적으로 연결되는 IC 칩을 포함하고, 상기 병목지역은 상기 표시 패널의 상기 IC 칩 측면으로부터 0.5 내지 1.3 mm 이격되어 배치되는 것을 특징으로 하는 표시 장치.
  15. 제12항에 있어서, 상기 테이프 패키지는 상기 출력 리드 배선과 상기 보강부 사이에 보호층을 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 삭제
  17. 제12항에 있어서, 상기 테이프 패키지의 상기 서브 출력 리드 배선들은 상기 표시 패널 상에 배치되는 전도성 접착층에 의해 상기 표시 패널과 전기적으로 연결되고, 상기 전도성 접착층은 서로 이격된 복수개의 전도 채널을 포함하는 것을 특징으로 하는 표시장치.
  18. 제12항에 있어서, 상기 테이프 패키지는,
    상기 베이스 기판 상에 배치되고, 메인 입력 리드 배선 및 상기 메인 입력 리드 배선에서 분기되는 서브 입력 리드 배선들을 포함하는 입력 리드 배선; 상기 서브 입력 리드 배선과 전기적으로 연결되는 IC 칩; 및 상기 IC 칩을 상기 베이스 기판에 고정하며, 상기 메인 입력 리드 배선의 적어도 일부를 커버하는 봉지부를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서,
    상기 표시 패널을 수납하는 상부 수납용기;
    상기 표시 패널 하부에 배치되는 본체;
    상기 본체를 수납하는 하부 수납용기;
    상기 상부 수납용기 및 상기 표시 패널을 상기 본체 및 상기 하부 수납용기에 대해서 회전하게 하는 힌지; 및
    상기 힌지 하부에 배치되고 상기 하부 수납용기 내에 수용되고, 상기 테이프 패키지의 상기 입력 리드 배선과 전기적으로 연결되는 구동부를 더 포함하는 표시 장치.
  20. 제19항에 있어서, 상기 테이프 패키지는 상기 구동부를 감싸는 C 자 형태로 배치되고, 상기 테이프 패키지의 상기 IC 칩은 상기 구동부와 마주보는 것을 특징으로 하는 표시 장치.
KR1020120083772A 2012-07-31 2012-07-31 테이프 패키지 및 이를 포함하는 표시 장치 KR101904730B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120083772A KR101904730B1 (ko) 2012-07-31 2012-07-31 테이프 패키지 및 이를 포함하는 표시 장치
US13/706,622 US9029710B2 (en) 2012-07-31 2012-12-06 Tape package and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120083772A KR101904730B1 (ko) 2012-07-31 2012-07-31 테이프 패키지 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20140016698A KR20140016698A (ko) 2014-02-10
KR101904730B1 true KR101904730B1 (ko) 2018-10-08

Family

ID=50025278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083772A KR101904730B1 (ko) 2012-07-31 2012-07-31 테이프 패키지 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US9029710B2 (ko)
KR (1) KR101904730B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150067553A (ko) 2013-12-10 2015-06-18 삼성디스플레이 주식회사 표시 장치
JP2018128487A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学パネル、電気光学装置および電子機器
JP2019035817A (ja) * 2017-08-10 2019-03-07 株式会社ジャパンディスプレイ 表示装置
KR102466918B1 (ko) * 2017-12-27 2022-11-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
TWI708527B (zh) * 2018-11-23 2020-10-21 友達光電股份有限公司 電路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320309B1 (ko) * 1999-01-04 2002-01-10 마찌다 가쯔히꼬 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈
US20050082647A1 (en) * 2003-10-04 2005-04-21 Samsung Electronics Co., Ltd. Tape circuit substrate and semiconductor chip package using the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3443011B2 (ja) * 1998-08-20 2003-09-02 シャープ株式会社 フィルムキャリアテープおよびそのテスト方法
KR100618898B1 (ko) 2005-05-24 2006-09-01 삼성전자주식회사 리드 본딩시 크랙을 방지하는 테이프 패키지
JP5068067B2 (ja) 2006-11-22 2012-11-07 株式会社ジャパンディスプレイイースト 表示装置および平面型表示装置
RU2458491C1 (ru) 2008-08-11 2012-08-10 Шарп Кабусики Кайся Гибкая подложка и структура электрической схемы
JP5375182B2 (ja) 2009-02-26 2013-12-25 富士通株式会社 フレキシブルプリント基板
CN102915988A (zh) * 2012-10-31 2013-02-06 矽力杰半导体技术(杭州)有限公司 一种引线框架以及应用其的倒装封装装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320309B1 (ko) * 1999-01-04 2002-01-10 마찌다 가쯔히꼬 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈
US20050082647A1 (en) * 2003-10-04 2005-04-21 Samsung Electronics Co., Ltd. Tape circuit substrate and semiconductor chip package using the same

Also Published As

Publication number Publication date
US9029710B2 (en) 2015-05-12
KR20140016698A (ko) 2014-02-10
US20140036456A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
KR101633373B1 (ko) Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
KR101904730B1 (ko) 테이프 패키지 및 이를 포함하는 표시 장치
KR102258746B1 (ko) 벤딩부를 갖는 칩 온 필름 패키지
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
KR20150031115A (ko) Cof 패키지, 이를 포함하는 cof 패키지 어레이, 및 표시 장치
CN106847774B (zh) 一种显示面板及显示面板的制备方法
KR20130071140A (ko) 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
KR20020060558A (ko) 반도체장치
KR20130105163A (ko) 반도체 패키지 및 이를 포함하는 표시 장치
KR102215881B1 (ko) 테이프 패키지 및 이를 포함하는 표시 장치
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
CN111699759B (zh) 柔性电路板及包括其的电子装置
US20100044880A1 (en) Semiconductor device and semiconductor module
US9153511B2 (en) Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device
CN109671725B (zh) 显示面板以及显示装置
KR102491107B1 (ko) 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
KR102540850B1 (ko) 집적회로 칩 및 이를 포함하는 표시 장치
TWI415227B (zh) 晶片封裝結構以及導線架構
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
US9377641B2 (en) Tape package and display panel module having the same
KR100324633B1 (ko) 반도체장치
JP2001298056A (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
KR20240096075A (ko) 필름 패키지 및 이를 포함하는 디스플레이 모듈
KR20210129308A (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right