TWI493203B - A test vehicle, a good judgment device, and a good judgment method - Google Patents

Description

測試用載具、良劣判定裝置以及良劣判定方法

本發明係有關於為了測試形成於晶片之積體電路等的電子電路，暫時組裝該晶片的測試用載具、以及使用該測試用載具來判定晶片之TSV之良劣的良劣判定裝置及方法。

作為暫時組裝裸晶片狀態之半導體晶片的測試用載具，已知在降壓環境氣體下將半導體晶片夾入蓋體與基體之間者(例如參照專利文獻1)。

在本測試用載具之蓋體，形成與半導體晶片之電極對應的配線圖案，經由該配線圖案將半導體晶片與外部的測試裝置連接。

【先行專利文獻】

【專利文獻】

[專利文獻1]特開平7-264504號公報

在上述之測試用載具，具有無法判定形成於半導體晶片之矽貫穿電極(TSV：Through Silicon Via)之良劣的問題。

本發明所欲解決之課題係提供可判定TSV之良劣 的測試用載具、以及使用該測試用載具之良劣判定裝置及良劣判定方法。

[1]本發明之測試用載具係暫時收容電子元件之測試用載具，其特徵在於包括：第1配線圖案，係將該測試用載具之外部端子與該電子元件所具有之電極以電性連接；及第2配線圖案，係將至少2個該電極之間以電性連接。

[2]在該發明，亦可該電子元件之電極係包含貫穿該電子元件之本體部的貫穿電極。

[3]又，在該發明，亦可該測試用載具係包括：第1構件，係固持該電子元件；及第2構件，係以覆蓋該電子元件之方式與該第1構件重疊；該外部端子與該第1配線圖案係設置於該第1構件；該第2配線圖案係設置於該第2構件。

[4]在該發明，亦可該第2構件係具有：具有自黏性的第1薄膜；及介於該第1薄膜與該電子元件之間的第2薄膜；該第2配線圖案係形成於該第2薄膜。

[5]在該發明，亦可該第2構件係具有已局部形成具有自黏性之黏著層的表面；該第2配線圖案係在該第2構件的該表面未形成該黏著層的區域所形成。

[6]在該發明，亦可該第1構件係在表面具備具有自黏性的層；該第2配線圖案係形成於該第2構件的表面。

[7]在該發明，亦可該第2配線圖案係包含將該電子元件所具有之全部的該貫穿電極以電性連接之面狀的面圖案。

[8]本發明之良劣判定裝置的特徵為包括：電阻測 量手段，係經由上述之測試用載具的該外部端子，測量包含該貫穿電極之導電路的電阻值；及判定手段，係根據該電阻測量手段的測量值，判定該貫穿電極的良劣。

[9]本發明之良劣判定方法的特徵為包括：第1步 驟，係將電子元件所具有之至少2個貫穿電極以電性串接後，測量包含該貫穿電極之導電路的電阻值；及第2步驟，係根據該電阻值，判定該貫穿電極的良劣。

在本發明，因為測試用載具具備將電極之間以電性串接的第2配線圖案，所以藉由測量包含該電極之導電路的電阻值，可判定TSV的良劣。

10‧‧‧測試用載具

11‧‧‧收容空間

20‧‧‧基底構件

30‧‧‧底框架

40‧‧‧底薄膜

41‧‧‧薄膜本體

42‧‧‧第1配線圖案

43‧‧‧凸塊

44‧‧‧外部端子

45‧‧‧自黏著層

50‧‧‧蓋構件

60‧‧‧蓋框架

70‧‧‧蓋薄膜

71‧‧‧自黏著層

80‧‧‧配線用薄膜

81‧‧‧第2配線圖案

90‧‧‧晶粒

92‧‧‧TSV

100‧‧‧測試裝置

101‧‧‧接觸件

110‧‧‧電阻測量部

120‧‧‧良劣判定部

第1圖係表示本發明之實施形態的組件製程之一部分的流程圖。

第2圖(a)係本發明的實施形態之是測試對象之晶粒的平面圖，第2圖(b)係沿著第2圖(a)之Ⅱ B-Ⅱ B線的剖面圖。

第3圖係本發明之實施形態之測試用載具的分解立體圖。

第4圖係本發明之實施形態之測試用載具的剖面圖。

第5圖係本發明之實施形態之測試用載具的分解剖面圖。

第6圖係第5圖之放大圖。

第7圖係表示本發明之實施形態的基底構件之變形例的分解剖面圖。

第8圖係表示本發明之實施形態的基底構件之其他的變形例的分解剖面圖。

第9圖(a)及第9圖(b)係表示本發明之實施形態的第2配線圖案之變形例的剖面圖及平面圖。

第10圖係表示本發明之實施形態的測試用載具之變形例的分解剖面圖。

第11圖係表示本發明之實施形態的測試用載具之其他的變形例的分解剖面圖。

第12圖係表示本發明之實施形態的測試裝置之構成的方塊圖。

第13圖係表示本發明之實施形態之TSV良劣判定方法的流程圖。

以下，根據圖面，說明本發明之實施形態。

第1圖係表示本實施形態的組件製程之一部分的流程圖，第2圖(a)及第2圖(b)係測試對象之晶粒的平面圖及剖面圖。

在本實施形態，在半導體晶圓的切晶後(第1圖之步驟S10之後)且最終封裝之前(步驟S50之前)，測試被製入晶粒90的電子電路(步驟S20~S40)。

在本實施形態，首先，藉載具組立裝置(未圖示)將晶粒90暫時組裝於測試用載具10(步驟S20)。接著，藉由經由該測試用載具10將晶粒90與測試裝置(未圖示)以電性連接，執行形成於晶粒90之電子電路之電性特性的測試(步驟 S30)。然後，本測試結束後，在從測試用載具10取得晶粒90後(步驟S40)，將該晶粒90進行正式封裝，藉此完成組件，作為最終製品(步驟S50)。

又，本實施形態之是測試對象的晶粒90係如第2 圖(a)及第2圖(b)所示，具有貫穿該晶粒90之電極墊91的多個貫穿電極92(TSV：Through Silicon Via，以下只稱為TSV)，在步驟S30，亦判定該TSV92的良劣。此外，在第2圖，僅圖示配置成陣列狀的24個TSV92，但是實際上多個TSV92以任意的配置形成於晶粒90，關於TSV92之個數或配置係未特別限定。

在以下，一面參照第3圖~第11圖，一面說明在 本實施形態暫時組裝(暫時封裝)晶粒90之測試用載具10的構成。

第3圖~第6圖係表示本實施形態之測試用載具的 圖，第7圖及第8圖係表示基底構件之變形例的圖，第9圖(a)及第9圖(b)係表示第2配線圖案之變形例的圖，第10圖及第11圖係表示測試用載具之變形例的圖。

本實施形態之測試用載具10係如第3圖~第6圖所示，包括：被載置晶粒90的基底構件20；及蓋構件50，係與該基底構件20重疊並覆蓋晶粒90。本測試用載具10係藉由將晶粒90夾入基底構件20與蓋構件50之間，而固持晶粒90。本實施形態之晶粒90相當於本發明之電子元件的一例。

基底構件20包括底框架30與底薄膜40。本實施形態之基底構件20相當於本發明之第1構件的一例。

底框架30係具有高剛性(至少比底薄膜40更高的 剛性)，並在中央形成開口31的剛性基板。構成該底框架30的材料，可舉例表示例如聚醯亞胺樹脂、聚醯胺亞胺樹脂、玻璃環氧樹脂、陶瓷、玻璃等。

另一方面，底薄膜40係具有撓性的薄膜，並經由 黏著劑(未圖示)黏貼於包含中央開口31之底框架30的整個面。依此方式，在本實施形態，因為具有撓性的底薄膜40被黏貼於剛性高的底框架30，所以可提高基底構件20的處理性。

此外，亦可省略底框架30，而僅以底薄膜40構成 基底構件。或者，亦可省略底薄膜40，而使用將配線圖案形成於未具有開口31之底框架的剛性印刷配線基板，作為基底構件。

如第6圖所示，本底薄膜40具有薄膜本體41、及 形成於該薄膜本體41之表面的第1配線圖案42。薄膜本體41係例如由聚醯亞胺薄膜等所構成。又，第1配線圖案42係例如藉由對積層於薄膜本體41上之銅箔進行蝕刻而形成。此外，亦可藉由更將由例如聚醯亞胺薄膜等所構成之蓋層積層於薄膜本體41，以保護第1配線圖案42，亦可使用所謂的多層軟性印刷配線基板，作為底薄膜。

如第6圖所示，與晶粒90之TSV92的下端部接觸 的凸塊43立設於第1配線圖案42的一端。該凸塊43係由銅(Cu)或鎳(Ni)等所構成，例如藉半添加法形成於第1配線圖案42的端部之上。

另一方面，在第1配線圖案42的另一端，形成外 部端子44。在該外部端子44，在測試形成於晶粒90之電子電路時，測試裝置100的接觸件(接觸片)101(參照第12圖)以電性接觸，晶粒90經由測試用載具10與測試裝置100以電性連接。

此外，第1配線圖案42係未限定為上述的構成。 未特別圖示，例如亦可在底薄膜40的表面藉噴墨印刷即時形成第1配線圖案42的一部分，或者亦可藉噴墨印刷形成第1配線圖案42的全部。

又，為了易於理解，在第6圖，僅圖示與位於最 內側之TSV92對應的第1配線圖案42，但是實際上，多個第1配線圖案42以與晶粒90所具有之全部之TSV92對應的方式形成於薄膜本體41上。

又，外部端子44的位置係未限定為上述的位置， 例如如第7圖所示，亦可將外部端子44形成於底薄膜40的下面，或者如第8圖所示，亦可將外部端子44形成於底框架30的下面。在第8圖所示之例子的情況，不僅在底薄膜40，還在底框架30形成貫穿孔或配線圖案，藉此，將凸塊43與外部端子44以電性連接。

如第3圖~第6圖所示，蓋構件50包括蓋框架60 與蓋薄膜70。本實施形態之蓋構件50相當於本發明之第2構件的一例，本實施形態之蓋薄膜70相當於本發明之第1薄膜的一例。

蓋框架60係具有高剛性(至少比底薄膜40更高的 剛性)，並在中央形成開口61的剛性板。該蓋框架60由例如 玻璃、聚醯亞胺樹脂、聚醯胺亞胺樹脂、玻璃環氧樹脂、陶瓷等所構成。

另一方面，本實施形態的蓋薄膜70係由具有比底薄膜40更低之楊氏係數(低硬度)而且具有自黏性(黏著性)之彈性材料所構成的薄膜，比底薄膜40更柔軟。作為構成該蓋薄膜70之具體的材料，可舉例表示例如矽橡膠或聚氨酯等。在此，「自黏性」意指不使用黏著劑或黏接劑，就可黏著於被黏著物的特性。在本實施形態，替代以往之降壓方式，利用該蓋薄膜70的自黏性，使基底構件20與蓋構件50變成一體。

進而，本實施形態之蓋構件50係如第3圖~第6圖所示，在蓋薄膜70的內側具有配線用薄膜80。該配線用薄膜80係由例如聚醯亞胺樹脂等之可形成配線的材料所構成，第2配線圖案81形成於其下面。本第2配線圖案81係與上述之第1配線圖案42一樣，藉由對積層於配線用薄膜80上之銅箔進行蝕刻而形成，並具有如將晶粒90所具有之2個TSV92以電性連接(使短路)的圖案形狀。本第2配線圖案81係用於後述之TSV92的良劣判定。本實施形態之配線用薄膜80相當於本發明之第2薄膜的一例。

與蓋薄膜70不同，藉由蓋構件50具有這種配線用薄膜80，可對利用自黏性之測試用載具10賦予用以進行TSV92之良劣判定的第2配線圖案81。

此外，與上述之第1配線圖案42一樣，為了易於理解，在第6圖，僅圖示與位於最內側之TSV92對應的第2配線圖案81，但是實際上，多個第2配線圖案81以與晶粒90 所具有之全部之TSV92對應的方式形成於配線用薄膜80上。

又，在第6圖所示的例子，在第2配線圖案81的 端部未形成凸塊，但是亦可按照與上述之第1配線圖案42的凸塊43相同的要領，將凸塊立設於在第2配線圖案81與晶粒90之TSV92對應的位置。

此外，如第9圖(a)及第9圖(b)所示，亦可作為第 2配線圖案，將包含晶粒90所具有之全部的TSV92之大小的面圖案81B形成於配線用薄膜80的下面。藉此，在TSV92之良劣判定，可經由面圖案81B將任意之TSV92以電性連接。

又，在本實施形態，如第10圖所示，亦能以具有 比底薄膜40更低之楊氏係數的材料構成蓋薄膜70，而且將矽橡膠等塗布於蓋薄膜70的表面，形成自黏著層71，藉此，對蓋薄膜70賦予自黏性。

在此情況，如第10圖所示，在蓋薄膜70的下面 在與晶粒90相對向的區域，直接形成上述的第2配線圖案81，替代自黏著層71。藉此，不需要配線用薄膜80。

或者，亦能以具有比底薄膜40更低之楊氏係數的 材料構成蓋薄膜70，而且如第11圖所示，將矽橡膠等塗布於底薄膜40的上面，形成自黏著層45，藉此，對底薄膜40賦予自黏性。

在此情況，如第11圖所示，在蓋薄膜70的下面， 直接形成上述的第2配線圖案81，替代配線用薄膜80。藉此，不需要配線用薄膜80。

此外，在第10圖所示的例子，亦可更將自黏著層 45形成於底薄膜40的上面。

回到第3圖~第6圖，蓋薄膜70係藉黏接劑(未圖示)黏貼於包含中央開口61之蓋框架60的整個面。又，利用蓋薄膜70的自黏性，將配線用薄膜80黏貼於在蓋薄膜70與晶粒90相對向的位置。在本實施形態，因為柔軟之蓋薄膜70黏貼於剛性高的蓋框架60，所以可提高蓋構件50的處理性。此外，亦可僅以蓋薄膜70與配線用薄膜80構成蓋構件50。

以上所說明之測試用載具10係如以下所示組立。

即，在使蓋構件50反轉之狀態將晶粒90載置於配線用薄膜80之上後，將基底構件20重疊於該蓋構件50之上，再將晶粒90收容於形成於底薄膜40與蓋薄膜70之間的收容空間11內，而將晶粒90夾入底薄膜40與蓋薄膜70之間。

在此時，在本實施形態，因為蓋薄膜70具有自黏性，所以只是使底薄膜40與蓋薄膜70密接，這些構件就接合，而基底構件20與蓋構件50變成一體。

又，在本實施形態，蓋薄膜70比底薄膜40更柔軟，蓋薄膜70之張力僅提高晶粒90的厚度份量。因為藉該蓋薄膜70之張力將晶粒90壓在底薄膜40，所以可防止晶粒90的位置偏差。

此外，在替代自黏性，採用降壓方式(在降壓環境下將底薄膜與蓋薄膜黏貼，並將晶粒夾入這些構件之間後，使測試用載具恢復至大氣壓的方式)的情況，因為蓋薄膜未具有自黏性，所以亦可將第2配線圖案直接形成於蓋薄膜。

如以上所示組立的測試用載具10係被搬運至如第 12圖所示的測試裝置100，並使該測試裝置100的接觸件101與測試用載具10的外部端子44以電性接觸，再經由測試用載具10，測試裝置100與晶粒90之電子電路以電性連接，而測試晶粒90之電子電路的電特性。

在本實施形態，在進行這種晶粒90之電子電路的測試之前，判定晶粒90之TSV92的良劣。關於該TSV92的良劣判定，一面參照第12圖及第13圖，一面說明。

第12圖係表示本實施形態之測試裝置100之構成的方塊圖，第13圖係表示本實施形態之TSV良劣判定方法的流程圖。

本實施形態之測試裝置100係如第12圖所示，除了測試形成於晶粒90之電子電路之電特性的功能以外，還包括：電阻測量部110，係測量包含TSV92之導電路的電阻值；及良劣判定部120，係根據該電阻測量部110的測量結果，判定TSV92的良劣。此外，在第12圖，底框架30與蓋框架60係省略。

本測試裝置100係按照以下的步驟，進行TSV92之良劣判定。

具體而言，在經由應測量之TSV92使接觸件101與外部端子44接觸之狀態，電阻測量部110測量由外部端子44→第1配線圖案42→TSV92→第2配線圖案81→TSV92→第1配線圖案42→外部端子44所構成之導電路的電阻值(第13圖之步驟S10)。

接著，良劣判定部120將藉電阻測量部110所測 量之電阻值與既定臨限值比較(第13圖之步驟S20)。

在該步驟S20，在判定電阻值是未滿既定臨限值的 情況(在步驟S20是YES)，良劣判定部120判定該導電路所含之全部的TSV92是「正常」(第13圖之步驟S30)。

另一方面，在該步驟S20，在判定電阻值是既定臨 限值以上的情況(在步驟S20是NO)，良劣判定部120判定該導電路所含之任一個TSV92是「不良」(第13圖之步驟S40)。 在這種不良之TSV92，例如由於空洞等之導電材料的填充不良，電阻值變成異常地高。

按照以上之要領，依序判定全部之TSV92的良 劣，並將那些判定結果組合，藉此，可進行個別之TSV92的良劣判定。

此外，以上所說明之實施形態係為了易於理解本 發明所記載，不是為了限定本發明所記載。因此，在上述之實施形態所揭示的各元件係亦包含屬於本發明之技術性範圍之全部的設計變更或同等物的主旨。

例如，在上述之實施形態，作為第2配線圖案81 的連接對象，說明TSV92的例子，但是只要是貫穿晶粒之本體的貫穿電極，未特別限定如此。

又，在上述之實施形態，說明了在測試晶粒90之 電子電路之電特性的測試裝置100，追加判定TSV之良劣的功能，但是未特別限定如此，亦可與測試裝置獨立地構成TSV良劣判定裝置。

10‧‧‧測試用載具

40‧‧‧底薄膜

42‧‧‧第1配線圖案

43‧‧‧凸塊

44‧‧‧外部端子

70‧‧‧蓋薄膜

80‧‧‧配線用薄膜

81‧‧‧第2配線圖案

90‧‧‧晶粒

91‧‧‧電極墊

92‧‧‧貫穿電極(TSV)

100‧‧‧測試裝置

101‧‧‧接觸件

110‧‧‧電阻測量部

120‧‧‧良劣判定部

Claims (8)

1. 一種測試用載具，暫時收容被測試電子元件，其特徵在於包括：第1配線圖案，係將該測試用載具之外部端子與該被測試電子元件所具有之電極以電性連接；及第2配線圖案，係將至少2個該電極之間以電性連接。
2. 如申請專利範圍第1項之測試用載具，其中該被測試電子元件之電極係包含貫穿該被測試電子元件之本體部的貫穿電極。
3. 如申請專利範圍第2項之測試用載具，其中包括：第1構件，係固持該被測試電子元件；及第2構件，係以覆蓋該被測試電子元件之方式與該第1構件重疊；該外部端子與該第1配線圖案係設置於該第1構件；該第2配線圖案係設置於該第2構件。
4. 如申請專利範圍第3項之測試用載具，其中該第2構件係具有：具有自黏性的第1薄膜；及介於該第1薄膜與該被測試電子元件之間的第2薄膜；該第2配線圖案係形成於該第2薄膜。
5. 如申請專利範圍第3項之測試用載具，其中該第2構件係具有已局部形成具有自黏性之黏著層的表面；該第2配線圖案係在該第2構件的該表面未形成該黏著層的區域所形成。
6. 如申請專利範圍第3項之測試用載具，其中該第1構件係在表面具備具有自黏性的層；該第2配線圖案係形成於該第2構件的表面。
7. 如申請專利範圍第2項之測試用載具，其中該第2配線圖案係包含將該被測試電子元件所具有之全部的該貫穿電極以電性連接之面狀的面圖案。
8. 一種良劣判定裝置，其特徵在於包括：電阻測量手段，係經由如申請專利範圍第2至7項中任一項之測試用載具的該外部端子，測量包含該貫穿電極之導電路的電阻值；及判定手段，係根據該電阻測量手段的測量值，判定該貫穿電極的良劣。