CN115598389A - 一种探针卡结构及wat测试方法 - Google Patents

Abstract

本发明提供一种探针卡结构及WAT测试方法，针环设置在PCB板的下表面，与PCB板的下表面紧密贴合；探针组包括N个探针及M个电容，相邻两个探针通过一个所述电容进行连接；各探针均包括接口装置、第一线缆、第二线缆及针头，接口装置与所述第一线缆电连接，且均设置在PCB板的上表面；第二线缆设置在PCB板的下表面，第一端基于过孔与第一线缆电连接；针头通过安装装置设置在针环上，并与第二线缆的第二端电连接；通过在探针组中相邻的探针之间设置电容，使探针卡结构能够实现对晶圆内部电容值通常小于皮法级别的电容的精准测量。结构简单，操作简便，具有广泛的适用性。

Description

一种探针卡结构及WAT测试方法

技术领域

本发明涉及半导体集成电路制造与检测领域，特别是涉及一种探针卡结构及WAT测试方法。

背景技术

晶圆测试(Wafer Acceptance Test，即WAT)是晶圆生产成型之后的必要步骤，用探针卡与晶圆上的芯片接触，测试其电气特性，不合格的芯片会被标记，当晶片依芯片为单位进行切割时，被标记的不合格芯片会被淘汰，不再进行下一制程。然而在现有的制程中，对于晶圆上芯片内部的微小电容(电容值通常小于皮法级别的电容)，探针卡通常较难精准测量，如果得不到精准的电容值，会对下一制程带来不利影响。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种探针卡结构及WAT测试方法，用于解决现有技术中晶圆内部的电容，尤其是电容值通常小于皮法级别的电容，通过现有的探针卡较难精准测量的问题。

为实现上述目的及其他相关目的，本发明提供一种探针卡结构，用于测量晶圆内部的电容，所述探针卡结构至少包括：PCB板、针环及探针组，其中：

所述针环设置在所述PCB板的下表面，与所述PCB板的下表面紧密贴合；

所述探针组包括N个探针及M个电容，相邻两个所述探针通过一个所述电容进行连接，其中，N为大于等于3的自然数，M为大于等于2的自然数；各所述探针均包括接口装置、第一线缆、第二线缆及针头，所述接口装置与所述第一线缆电连接，且均设置在所述PCB板的上表面；所述第二线缆设置在所述PCB板的下表面，第一端基于过孔与所述第一线缆电连接；所述针头通过安装装置设置在所述针环上，并与所述第二线缆的第二端电连接；

其中，通过所述接口装置，使测试设备与所述探针卡结构连接；通过所述针头，使晶圆与所述探针卡结构连接，测试设备基于所述探针卡结构对晶圆内部的电容进行测量。

可选地，所述探针组呈扇形设置或呈圆形设置，当所述探针组呈扇形设置时，所述探针的数量比所述电容的数量多1个；当所述探针组呈圆形设置时，所述探针的数量与所述电容的数量相等。

可选地，所述电容设置在所述PCB板的上表面或所述PCB板的下表面，当所述电容设置在所述PCB板的上表面时，相邻两个所述探针中的所述第一线缆通过所述电容进行连接；当所述电容设置在所述PCB板的下表面时，相邻两个所述探针中的所述第二线缆通过所述电容进行连接。

可选地，所述PCB板的形状为圆形或正方形；所述针环的中心的投影与所述PCB板的中心的投影重叠。

可选地，所述接口装置包括金属镀层和信号端口，其中，所述金属镀层设置在所述PCB板的上表面；所述信号端口设置在所述金属镀层的表面，用于和测试设备进行连接。

可选地，所述第一线缆与所述第二线缆均为铜线缆、或铝线缆、或银线缆、或金线缆。

可选地，所述安装装置为安装槽，所述针头通过安装槽安装固定在所述针环上。

可选地，所述针头为铼钨针或合金针，所述针头的形状为L形。

为实现上述目的及其他相关目的，本发明提供一种WAT测试方法，用于对晶圆内部的待测电容进行测量，所述WAT测试方法至少包括：

步骤一：将测试设备与所述探针卡结构连接；选择所述探针卡结构中沿顺时针方向或沿逆时针方向依次相邻的探针A、探针B及探针C对晶圆中每一个独立的待测单元进行电容测量，其中，所述待测单元包括：沿横向或沿纵向依次相邻的焊盘A、焊盘B和焊盘C，以及连接于探针A与探针C之间的所述待测电容，其中，进行电容测量时，探针A与焊盘A连接，探针B与焊盘B连接，探针C与焊盘C连接；

步骤二：测试设备对探针A施加信号，同时使探针B和探针C接零电位，得到第一检测值；

步骤三：测试设备对探针C施加信号，同时使探针A和探针B接零电位，得到第二检测值；

步骤四：测试设备对探针B施加信号，同时使探针A和探针C接零电位，得到第三检测值；

步骤五：基于步骤二至步骤四，得到所述待测电容C_待测的容值，其中，

C_待测＝(第一检测值+第二检测值-第三检测值)/2。

如上所述，本发明的一种探针卡结构及WAT测试方法，具有以下有益效果：

1)本发明的探针卡结构及WAT测试方法，通过在探针组中相邻的探针之间设置电容，使探针卡结构能够实现对晶圆内部电容值通常小于皮法级别的电容的精准测量。

2)本发明的探针卡结构及WAT测试方法，结构简单，操作简便，具有广泛的适用性。

附图说明

图1显示为本发明的探针卡结构的第一示意图。

图2显示为本发明的探针卡结构的第二示意图。

图3显示为本发明的WAT测试方法的功能流程示意图。

图4显示为本发明的实施WAT测试方法时的等效电路示意图。

附图标记说明

1 探针卡结构

11 PCB板

12 针环

13 接口装置

131 金属镀层

132 信号端口

14 第一线缆

15 第二线缆

16 针头

17 电容

18 过孔

2 晶圆

S1-S5 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图1及图2所示，本实施例提供一种探针卡结构1，用于测量晶圆内部的电容，所述探针卡结构1包括：PCB板11、针环12及探针组，其中：

如图2所示，针环12设置在PCB板11的下表面，与PCB板11的下表面紧密贴合.

具体地，作为示例，如图1及图2所示，PCB板11的形状为圆形或正方形；针环12的中心的投影与PCB板11的中心的投影重叠。需要说明的是，针环12通常为陶瓷环，在针环12上设置有安装槽(安装槽没有在图1及图2中展示)，安装槽用于对针头16进行安装固定。针环12能够对针头16的安装高度进行调整，并对针头16起到一定的保护作用。针头16是损耗品，一般情况下，探针卡结构1中的针头16的使用寿命为测试次数在100万次以上，每测试20万次要做基本的保养，对针头16的整体进行清洁，以避免针头16的针尖的氧化；每测试40万次，要对针头16的位置进行调整。这是因为针头16在通电的状态下，针头16的针尖会发生轻微的氧化现象，而且针头16不断与晶圆上的PAD(也就是焊盘)接触，针尖会沾上晶圆上芯片的碎屑，需要定时磨针头16或利用特殊粘贴来清理针头，因此，针环12在设置时应具备防尘功效，并能对针头16起一定的缓冲作用，从而对针头16的使用寿命进行一定的延长。又因为针头16在大电流时会出现烧针现象，针环12的设置应做好过流防护以避免针头16出现烧针现象。进一步地，PCB板11的形状通常情况下为圆形，在有些使用场景中也可以为正方形，不论是哪种形状，针环12的中心的投影与PCB板11的中心的投影重叠能够保证探针卡结构1对晶圆上的电容进行测量时，针环12不会因为重心不稳而导致平衡性较差，进而导致针头16的平衡性较差，从而导致针头16在测量电容时划伤晶圆。需要补充说明的是，PCB板11的形状包括但不限于圆形或正方形，针环12包括但不限于陶瓷环，只要能保证对针头16的安装固定、对针头16的高度进行调整、以及对针头16的保护，任意针环12的设置及针环12与PCB板11之间的结构设置均适用，并不以本实施例为限。

如图1及图2所示，探针组包括N个探针及M个电容17，相邻两个探针通过一个所述电容17进行连接，其中，N为大于等于3的自然数，M为大于等于2的自然数；各探针均包括接口装置13、第一线缆14、第二线缆15及针头16，接口装置13与第一线缆14电连接，且均设置在PCB板11的上表面；第二线缆15设置在PCB板11的下表面，第一端基于过孔18与第一线缆14电连接；针头16通过安装装置设置在针环12上，并与第二线缆15的第二端电连接。

具体地，作为示例，如图1及图2所示，探针组呈扇形设置或呈圆形设置，当探针组呈扇形设置时，探针的数量比电容17的数量多1个；当探针组呈圆形设置时，探针的数量与电容17的数量相等；电容17设置在PCB板11的上表面或PCB板11的下表面，当电容17设置在PCB板11的上表面时，相邻两个探针中的第一线缆14通过电容17进行连接；当电容17设置在PCB板11的下表面时，相邻两个探针中的第二线缆15通过电容17进行连接。需要说明的是，电容17具有旁路、去耦、滤波、储能以及温度补偿等作用。当利用电容的旁路作用时，由于电容的频率阻抗特性为随频率的升高，阻抗降低，电容17使电压均匀输出，降低测试设备的电压波动；当利用电容的去耦作用时，电容17将测试设备输出的信号中存在的干扰作为滤除对象，利用电容17的充放电特性，使得探针卡结构1传输的信号不会因电流的突变而受到干扰；当利用电容的滤波作用时，使探针卡结构1传输的信号不会因频率越高衰减越大，并对干扰信号进行滤除；另外电容17还包括温度补偿的作用，用于针对晶圆对温度的适应性不足而带来的消极影响，对晶圆进行补偿，改善晶圆测量过程的稳定性。

更具体地，电容17可以为薄膜电容或陶瓷电容，当电容17为薄膜电容时，对探针卡结构设置电容，通过真空沉积工艺在相邻两个探针中的第一线缆14或相邻两个探针中的第二线缆15之间形成薄膜电容，薄膜电容具有自我修复的功能，当薄膜电容内部有击穿损坏点，会在损坏处产生雪崩效应，损坏出将形成一个气化集合面，使短路消失，将损坏点修复，因此，薄膜电容的可靠性极高，不存在短路失效的问题；当电容17为陶瓷电容时，利用陶瓷电容耐高压、尺寸小的特点，能够有效发挥旁路、去耦、滤波、储能以及温度补偿等作用。进一步地，电容17为单个电容，或多个电容的串联，或多个电容并联，或多个电容串并联相结合。

需要说明的是，电容17包括但不限于薄膜电容或陶瓷电容，只要能改善晶圆测试的稳定性，实现对晶圆内部电容值通常小于皮法级别的电容进行精准测量，任意电容17的型号、参数、以及与PCB板11的位置关系设置均适用，并不以本实施例为限。

需要进一步说明的是，探针组呈扇形设置时，根据几何原理，探针组中探针的数量比电容17的数量多1个；探侦组呈圆形设置时，根据几何原理，探针组中探针的数量和电容17的数量相等，探针组的形状设置应基于待测晶圆的属性决定。

具体地，作为示例，如图1及图2所示，第一线缆14与第二线缆15均为铜线缆、或铝线缆、或银线缆、或金线缆。需要说明的是，第一线缆14与第二线缆15作为测试设备与晶圆之间的信号传输媒介，使测试设备基于探针卡结构1对晶圆内部的电容进行测量。进一步地，第一线缆14与第二线缆15包括但不限于铜线缆、或铝线缆、或银线缆、或金线缆，只要能能够作为信号传输媒介，任意第一线缆14与第二线缆15的设置均适用，并不以本实施例为限。

如图1及图2所示，通过接口装置13，使测试设备与探针卡结构1连接；通过针头16，使晶圆与探针卡结构1连接，测试设备基于探针卡结构1对晶圆内部的电容进行测量。

具体地，作为示例，如图1及图2所示，接口装置13包括金属镀层131和信号端口132，其中，金属镀层131设置在PCB板11的上表面；信号端口132设置在金属镀层131的表面，用于和测试设备进行连接；安装装置为安装槽(没有在图1及图2中展示)，针头16通过安装槽安装固定在针环12上。更具体地，针头16为铼钨针或合金针，针头16的形状为L形。需要说明的是，接口装置13的设置包括但不限于金属镀层131和信号端口132，只要能够使测试设备与探针卡结构1连接，任意接口装置13的设置均适用，并不以本实施例为限；安装装置包括但不限于安装槽，只要能够使针头16安装固定在针环12上，任意安装装置的设置均适用，不以本实施例为限；针头16的材质包括但不限于铼钨针或合金针、形状包括但不限于L形，只要能够对晶圆上的电容进行测量，任意针头16的材质、形状设置均适用，并不以本实施例为限。

实施例二

如图3及图4所示，本实施例提供一种WAT测试方法，用于对晶圆内部的待测电容进行测量，所述WAT测试方法包括：

S1：如图3及图4所示，将测试设备与实施例一中的探针卡结构1连接；选择探针卡结构1中沿顺时针方向或沿逆时针方向依次相邻的探针A、探针B及探针C对晶圆2中每一个独立的待测单元进行电容测量。需要说明的是，探针A与探针B之间的电容C1，以及探针B与探针C之间的电容C2，都指的是实施例一中的电容17。

具体地，作为示例，如图4所示，待测单元包括：沿横向或沿纵向依次相邻的焊盘A、焊盘B和焊盘C，以及连接于探针A与探针C之间的待测电容C_待测，需要说明的是，焊盘A与焊盘B之间存在的寄生电容为C_寄生1，焊盘B与焊盘C之间存在的寄生电容为C_寄生2。

其中，对待测电容C_待测进行测量时，探针A与焊盘A连接，探针B与焊盘B连接，探针C与焊盘C连接。需要说明的是，为了方便待测电容C_待测的测量，在晶圆2设置了待测单元，基于晶圆2的尺寸以及晶圆2上具体芯片的设置，在晶圆2中的每一个芯片上设置至少1个待测单元，其中，各待测单元之间彼此独立，互不干扰，其中，测试设备在图4中没有展示。需要进一步说明的是，基于每一个芯片的具体架构，设置对应数量的待测单元，待测单元的具体参数在这里就不一一赘述。

S2：如图3及图4所示，测试设备对探针A施加信号，同时使探针B和探针C接零电位，得到第一检测值，其中，第一检测值＝C1+C_寄生1+C_待测，其中，C1表示为连接于焊盘A与焊盘B之间的电容，C_寄生1表示为焊盘A与焊盘B之间的寄生电容。

需要说明的是，寄生电容会随着焊盘之间的距离增加而减小，在本实施例中，焊盘A、焊盘B及焊盘C为等间距设置，而在设计晶圆的过程中，也可以适当调整焊盘A与焊盘B的间距，以及焊盘B与焊盘C的间距。需要进一步说明的是，只要能对待测电容进行精确测量，任意焊盘A、焊盘B及焊盘C的间距设置均适用，应根据具体的使用场景对焊盘A、焊盘B及焊盘C的间距进行设置，并不以本实施例为限。

S3：如图3及图4所示，测试设备对探针C施加信号，同时使探针A和探针B接零电位，得到第二检测值，其中，第二检测值＝C2+C_寄生2+C_待测，C2表示为连接于焊盘B与焊盘C之间的电容，C_寄生2表示为焊盘B与焊盘C之间的寄生电容。

S4：如图3及图4所示，测试设备对探针B施加信号，同时使探针A和探针C接零电位，得到第三检测值，其中，第三检测值＝C1+C_寄生1+C2+C_寄生2。

S5：如图3及图4所示，基于步骤S2至S4，得到待测电容C_待测的容值，其中，

C_待测＝(第一检测值+第二检测值-第三检测值)/2。

具体地，如图4所示，探针卡结构1与测试设备连接，晶圆2与探针卡结构1连接，测试设备通过探针卡结构1对晶圆2施加信号，并读取晶圆2中各待测单元反馈的数据，对晶圆2上所有的待测单元进行逐一检测，得到各待测单元中待测电容C_待测的具体容值。进一步地，待测电容C_待测为电容值通常小于皮法级别的电容，通过步骤S1-S5的操作，得到待测电容C_待测的具体容值能够保证精确性。

综上所述，本发明的一种探针卡结构及WAT测试方法，用于对晶圆内部的待测电容进行测量，所述探针卡结构至少包括：PCB板、针环及探针组，其中：所述针环设置在所述PCB板的下表面，与所述PCB板的下表面紧密贴合；所述探针组包括N个探针及M个电容，相邻两个所述探针通过一个所述电容进行连接，其中，N为大于1的自然数，M为大于等于1的自然数；各所述探针均包括接口装置、第一线缆、第二线缆及针头，所述接口装置与所述第一线缆电连接，且均设置在所述PCB板的上表面；所述第二线缆设置在所述PCB板的下表面，第一端基于过孔与所述第一线缆电连接；所述针头通过安装装置设置在所述针环上，并与所述第二线缆的第二端电连接；其中，通过所述接口装置，使测试设备与所述探针卡结构连接；通过所述针头，使晶圆与所述探针卡结构连接，测试设备基于所述探针卡结构对晶圆内部的电容进行测量。本发明的探针卡结构及WAT测试方法，通过在探针组中相邻的探针之间设置电容，使探针卡结构能够实现对晶圆内部电容值通常小于皮法级别的电容的精准测量。本发明的探针卡结构及WAT测试方法，结构简单，操作简便，具有广泛的适用性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种探针卡结构，用于测量晶圆内部的电容，其特征在于，所述探针卡结构至少包括：

PCB板、针环及探针组，其中：

所述针环设置在所述PCB板的下表面，与所述PCB板的下表面紧密贴合；

所述探针组包括N个探针及M个电容，相邻两个所述探针通过一个所述电容进行连接，其中，N为大于等于3的自然数，M为大于等于2的自然数；各所述探针均包括接口装置、第一线缆、第二线缆及针头，所述接口装置与所述第一线缆电连接，且均设置在所述PCB板的上表面；所述第二线缆设置在所述PCB板的下表面，第一端基于过孔与所述第一线缆电连接；所述针头通过安装装置设置在所述针环上，并与所述第二线缆的第二端电连接；

其中，通过所述接口装置，使测试设备与所述探针卡结构连接；通过所述针头，使晶圆与所述探针卡结构连接，测试设备基于所述探针卡结构对晶圆内部的电容进行测量。

2.根据权利要求1所述的探针卡结构，其特征在于：所述探针组呈扇形设置或呈圆形设置，当所述探针组呈扇形设置时，所述探针的数量比所述电容的数量多1个；当所述探针组呈圆形设置时，所述探针的数量与所述电容的数量相等。

3.根据权利要求1所述的探针卡结构，其特征在于：所述电容设置在所述PCB板的上表面或所述PCB板的下表面，当所述电容设置在所述PCB板的上表面时，相邻两个所述探针中的所述第一线缆通过所述电容进行连接；当所述电容设置在所述PCB板的下表面时，相邻两个所述探针中的所述第二线缆通过所述电容进行连接。

4.根据权利要求1所述的探针卡结构，其特征在于：所述PCB板的形状为圆形或正方形；所述针环的中心的投影与所述PCB板的中心的投影重叠。

5.根据权利要求1所述的探针卡结构，其特征在于：所述接口装置包括金属镀层和信号端口，其中，所述金属镀层设置在所述PCB板的上表面；所述信号端口设置在所述金属镀层的表面，用于和测试设备进行连接。

6.根据权利要求1所述的探针卡结构，其特征在于：所述第一线缆与所述第二线缆均为铜线缆、或铝线缆、或银线缆、或金线缆。

7.根据权利要求1所述的探针卡结构，其特征在于：所述安装装置为安装槽，所述针头通过安装槽安装固定在所述针环上。

8.根据权利要求1所述的探针卡结构，其特征在于：所述针头为铼钨针或合金针，所述针头的形状为L形。

9.一种WAT测试方法，用于对晶圆内部的待测电容进行测量，所述WAT测试方法至少包括：

步骤一：将测试设备与如权利要求1-8任意一项所述的探针卡结构连接；选择所述探针卡结构中沿顺时针方向或沿逆时针方向依次相邻的探针A、探针B及探针C对晶圆中每一个独立的待测单元进行电容测量，其中，所述待测单元包括：沿横向或沿纵向依次相邻的焊盘A、焊盘B和焊盘C，以及连接于探针A与探针C之间的所述待测电容，其中，进行电容测量时，探针A与焊盘A连接，探针B与焊盘B连接，探针C与焊盘C连接；

步骤二：测试设备对探针A施加信号，同时使探针B和探针C接零电位，得到第一检测值；

步骤三：测试设备对探针C施加信号，同时使探针A和探针B接零电位，得到第二检测值；

步骤四：测试设备对探针B施加信号，同时使探针A和探针C接零电位，得到第三检测值；

步骤五：基于步骤二至步骤四，得到所述待测电容C_待测的容值，其中，

C_待测＝(第一检测值+第二检测值-第三检测值)/2。

Images