KR20080040435A

KR20080040435A - 오실레이션 주파수 측정시 기생 커패시턴스를 줄일 수 있는프로브 카드

Info

Publication number: KR20080040435A
Application number: KR1020060108404A
Authority: KR
Inventors: 오성혁
Original assignee: 삼성전자주식회사
Priority date: 2006-11-03
Filing date: 2006-11-03
Publication date: 2008-05-08

Abstract

외장 저항을 사용하여 반도체 웨이퍼의 오실레이션 주파수를 측정하는 프로브 카드(probe card)가 개시된다. 상기 프로브 카드는 상기 오실레이션 주파수를 측정하기 위하여 상기 외장 저항을 포함하는 애플리케이션 회로, 상기 반도체 웨이퍼의 패드들 각각에 접촉되는 다수의 프로브 팁들과 상기 다수의 프로브 팁들 각각과 전기적으로 연결된 다수의 채널들을 포함하는 PCB기판, 상기 외장 저항의 일단과 상기 다수의 채널들 중 제1 채널을 연결하는 제1 와이어, 및 상기 외장 저항의 다른 일단과 상기 다수의 채널들 중 제2 채널을 연결하는 제2 와이어를 구비하며, 상기 제1와이어는 제1방향으로 배치되고, 상기 제2와이어는 상기 제1방향과 서로 다른 제2방향으로 배치된다.

프로브 카드(probe card)

Description

오실레이션 주파수 측정시 기생 커패시턴스를 줄일 수 있는 프로브 카드{Probe card capable of reducing parasitic capacitance in oscillation frequency test}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 일반적인 프로브 장치의 구성도를 나타낸다.

도 2는 도 1에 도시된 반도체 웨이퍼 상에 형성된 소정의 단일 칩의 개략적인 블록도이다.

도 3은 도 2에 도시된 오실레이션 블록에 외장 저항의 연결 관계를 나타내는 개략도이다.

도 4a는 외장 저항을 사용하여 오실레이션 주파수를 측정하는 일반적인 프로브 카드의 상부면의 개략적인 구조도이다.

도 4b는 도 4a에 도시한 프로브 카드의 하부면의 개략적인 구조도이다.

도 5는 본 발명의 일 실시 예에 따른 프로브 장치의 구조도이다.

도 6은 본 발명의 다른 실시 예에 따른 프로브 장치의 구조도이다.

본 발명은 프로브 카드(probe card)에 관한 것으로, 보다 상세하게는 반도체 웨이퍼의 오실레이션 주파수 측정시 발생되는 기생 커패시턴스의 영향을 줄이기 위한 프로브 카드의 외장 저항과 PCB(printed circuit board) 기판의 채널을 연결하는 와이어(wire) 구조를 변경한 프로브 카드에 관한 것이다.

일반적으로 DDI(Display Driver Intergrated Circuit) 장치와 같은 반도체 집적회로 소자(Semiconductor Intergrated Circuit Device)를 제조할 때, 제조 공정 진행 중 또는 진행 완료 후 상기 반도체 집적회로 소자의 전기적 특성의 측정치가 설계치와 일치하는지의 여부에 대한 검사를 한다. 상기 반도체 집적회로 소자의 검사에 사용되는 장비가 프로브 장치(probe station)이며, 상기 프로브 장치에 장착되는 주요 부품 중의 하나가 프로브 카드이다.

도 1은 일반적인 프로브 장치(Probe Device, 10)의 구성도를 나타낸다. 도 1을 참조하면, 상기 프로브 장치(10)는 검사기(tester, 20), 검사 헤드(test head, 30), 인터페이스(Interface, 40), 프로브 카드(50), 반도체 웨이퍼(60), 척(chuck, 70), 및 스테이지(stage, 80)를 구비한다.

상기 검사기(20)는 상기 검사 헤드(30)와 전기적으로 연결되고, 상기 인터페이스(40)를 통하여 상기 척(chuck) 위에 장착된 상기 반도체 웨이퍼(60)의 전기적 특성을 측정한다. 상기 스테이지(80)는 상기 반도체 웨이퍼(60)를 상기 프루브 카드(50)로부터 소정의 위치로 밀착시키고, 상기 반도체 웨이퍼(60) 상의 칩 간격별로 상기 반도체 웨이퍼(60)를 이동시킨다.

상기 프로브 장치(10)는 디스플레이 구동 칩(Display Driver Chip; DDI)이 구현된 반도체 웨이퍼의 오실레이션 주파수(oscillation frequency)를 측정할 수 있다. 여기서 오실레이션 주파수는 디스플레이 장치를 구동시키는 클럭의 기준 주파수를 말한다.

이 때 상기 오실레이션 주파수 측정시 상기 DDI 내부의 오실레이션 블록에 필요한 저항은 상기 프로브 카드(50)에 의하여 상기 오실레이션 블록에 전기적으로 연결된다. 이하 반도체 웨이퍼의 오실레이션 주파수 측정시 상기 오실레이션 블록에 필요한 저항을 외장 저항이라 한다.

도 2는 도 1에 도시된 반도체 웨이퍼(60) 상에 형성된 소정의 단일 칩(210)의 개략적인 블록도이다. 도 2를 참조하면, 상기 소정의 단일 칩(210)은 제1 및 제2 메모리 블록(212 및 214), 로직 블록(216), 오실레이션 블록(218), 및 다수의 패드들(PAD1 내지 PADn)을 구비한다.

도 3은 도 2에 도시된 오실레이션 블록에 외장 저항의 연결 관계를 나타내는 개략도이다. 도 3을 참조하면, 상기 오실레이션 블록(218)은 상기 패드들(PAD1 및 PAD2)를 통하여 상기 프로브 카드의 외장저항(412)과 전기적으로 연결된다.

도 4a는 외장 저항(412)을 사용하여 오실레이션 주파수를 측정하는 일반적인 프로브 카드(400)의 상부면의 개략적인 구조도이고, 도 4b는 도 4a에 도시한 프로브 카드(400)의 하부면의 개략적인 구조도이다.

도 4a 및 도 4b를 참조하면, 상기 프로브 카드(400)는 애플리케이션 회로(410), PCB기판(420) 및 다수의 와이어들(W1 및 W2)을 구비한다.

상기 애플리케이션 회로(410)는 상기 반도체 웨이퍼(60)의 오실레이션 주파수 측정을 위해 필요한 외장 저항(412)을 포함하며, 그 밖에 상기 반도체 웨이퍼(60)의 전기적 특성을 측정하기 위해 필요한 소자들(414, 예컨대, 릴레이(relay), 및 커패시터(capacitor)) 등을 구비한다.

상기 PCB 기판(420)은 상기 반도체 웨이퍼(60)의 단일 칩(210)의 다수의 패드들(PAD1 내지 PADn)과 전기적으로 접촉하는 다수의 프로브 팁들(예컨대, P1 및 P2)을 구비하는 탐침부(430)를 구비한다.

상기 탐침부(430)의 다수의 프로브 팁들(예컨대, P1 및 P2)은 전기적 배선을 통하여 상기 PCB기판(420) 상에 형성된 채널들(예컨대, CH1 및 CH2)과 전기적으로 연결된다. 상기 전기적 배선은 틀체(432)를 통하여 이루어질 수 있으며, 상기 틀체(432)는 프루브 카드의 형태에 따라 변경될 수 있으나 본 발명의 일 실시 예는 사각형 형태이다.

상기 애플리케이션 회로(410)의 상기 외장 저항(412)을 포함한 여러 소자들(414)은 상기 다수의 와이어들(예컨대, W1 및 W2)을 통하여 상기 채널들(예컨대, CH1 및 CH2)과 연결된다. 다만 도 4a에는 상기 외장 저항(412)과 제1 채널(CH1) 및 제2 채널(CH2)의 연결만을 예시적으로 도시한다.

도 4a에 도시한 바와 같이 예컨대, 상기 외장 저항(412)을 인접한 상기 제1 채널(CH1) 및 제2 채널(CH2)에 상기 와이어들(W1 및 W2)를 평행하게 연결시키는 경우 상기 오실레이션 주파수 측정시 상기 외장 저항과 병렬로 기생 커패시턴스(C= ε× A/d )가 발생한다. 여기서 C는 기생 커패시턴스의 용량이고, ε는 유전율이 고, A는 상기 와이어들(W1 및 W2) 사이에 기생 커패시턴스가 생길 수 있는 길이(L)에 상응하는 와이어의 면적(A)이고, d은 상기 와이어들(W1 및 W2) 사이의 이격 거리이다.

이러한 상기 반도체 웨이퍼의 오실레이션 주파수 측정시 상기 프로브 카드(400)에 의해 발생되는 기생 커패시턴스(C)에 기인하여 상기 오실레이션 주파수 측정값에 오차가 생기게 된다. 이것은 상기 기생커패시턴스(C)의 영향으로 상기 오실레이션 블록의 커패시턴스(C1)의 값이 변하기 때문이다.

따라서 오실레이에션 주파수 측정시 프로브 카드로 인한 기생 커패시턴스의 영향을 줄일 수 있는 프로브 장치가 필요하다.

따라서 본 발명이 이루고자 하는 기술적인 과제는 외장 저항을 사용하여 반도체 웨이퍼의 오실레이션 주파수 측정시 발생되는 기생 커패시턴스의 영향을 줄일 수 있는 프로브 장치를 제공하기 위함이다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 프로브 카드는 외장 저항을 사용하여 반도체 웨이퍼의 오실레이션 주파수를 측정한다. 상기 프로브 카드는 애플리케이션 회로 (application circuit), PCB기판(printed circuit board), 제1 와이어(wire) 및 제2 와이어를 구비한다.

상기 애플리케이션 회로는 상기 외장 저항을 포함한다. 상기 PCB 기판은 상기 반도체 웨이퍼의 패드들 각각에 접촉되는 다수의 프로브 팁들(probe tips)과 상 기 다수의 프로브 팁들 각각과 전기적으로 연결된 다수의 채널들(channels)을 포함한다. 상기 제1와이어는 상기 외장 저항의 일단과 상기 다수의 채널들 중 제1 채널을 연결한다. 상기 제2와이어는 상기 외장 저항의 다른 일단과 상기 다수의 채널들 중 제2 채널을 연결한다. 상기 제1와이어는 제1방향으로 배치되고, 상기 제2 와이어는 상기 제1방향과 서로 다른 제2방향으로 배치된다.

상기 기술적 과제를 달성하기 위한 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 5는 본 발명의 일 실시 예에 따른 프로브 장치(500)의 구조도이다. 도 5를 참조하면, 상기 프로브 장치(500)는 애플리케이션 회로(410), PCB기판(420), 및 와이어들(예컨대, W1' 및 W2')을 구비한다. 도 5에는 상기 와이어들 중에서 제1와이어(W1')와 제2와이어(W2')만을 도시한다. 상기 애플리케이션 회로(410) 및 상기 PCB 기판(420)은 상술한 바와 동일하며, 이하 설명의 중복을 피하기 위하여 설명을 생략한다.

도 5에 도시된 바와 같이 제1 채널(CH1)과 연결되는 제1 와이어(W1')와 제2채널(CH2)과 연결되는 제2 와이어(W2')는 서로 교차되게 배치된다. 상기 제2와이어(W2')는 상기 애플리케이션 회로(410) 주위를 N(N은 자연수, 예컨대, N=1) 회전 하도록 배치된다.

이 때 상기 제1 와이어(W1')와 상기 제2와이어(W2')는 적어도 어느 한 점에서 서로 교차한다.

상기 와이어들(W1' 및 W2') 사이에 기생 커패시턴스가 생길 수 있는 길이에 상응하는 와이어의 면적은 도 4에 도시된 프로브카드(400)보다 현저히 작아지고, 상기 와이어들(W1' 및 W2') 사이의 이격 거리(d)는 커진다. 따라서 상기 와이어들(W1' 및 W2')에 의해 발생되는 기생 커패시턴스가 감소한다.

예컨대, 도 5에 도시된 본 발명의 실시 예들에 따라 배치된 상기 와이어들(W1' 및 W2') 사이에 기생 커패시턴스가 생길 수 있는 길이에 상응하는 와이어의 면적은 최소 상기 와이어들이 교차하는 적어도 어느 한 점의 면적으로 감소할 수 있다.

본 발명의 일 실시 예에서는 상기 제2와이어(W2')는 1 회전하도록 배치되었으나, 복수 회전하도록 배치될 수 있으며, 이 경우에도 또한 상술한 바와 같이 상기 기생 커패시턴스가 감소한다.

도 6은 본 발명의 다른 실시 예에 따른 프로브 장치(600)의 구조도이다. 도 6을 참조하면, 제1와이어(W1'') 및 제2와이어(W2")는 서로 교차되게 배치되지 않지만, 상기 제1와이어(W1") 및 상기 제2 와이어(W2") 중 적어도 어느 하나는 곡선 형태로 배치된다.

도 6에서 상기 제1와이어(W1")와 상기 제2와이어(W2")가 서로 외측으로 볼록하게 배치된다. 이 때 상기 와이어들(W1" 및 W2")이 서로 겹치는 와이어의 면적(A) 은 크게 변화하지 않으나 상기 와이어들(W1" 및 W2") 사이의 이격 거리(d)가 증가하므로 상기 와이어들(W1" 및 W2")에 의해 발생되는 기생 커패시턴스가 감소한다.

도 6에 도시된 프로브 장치(600)는 본 발명의 실시 예들 중 하나에 지나지 않으며 상기 제1 와이어(W1")와 상기 제2 와이어(W2")는 상기 이격 거리가 변화함에 따라 여러 가지 형태로 배치될 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 프로브 카드는 외장 저항을 전기적으로 상기 반도체 웨이퍼의 오실레이션 회로에 연결하기 위한 와이어들의 배치 구조를 변경함으로써 상기 반도체 웨이퍼의 오실레이션 주파수 측정시 상기 와이어들에 의해 발생되는 기생 커패시턴스를 감소시키는 효과가 있다.

Claims

외장 저항을 사용하여 반도체 웨이퍼의 오실레이션 주파수를 측정하는 프로브 카드(probe card)에 있어서,

상기 오실레이션 주파수를 측정하기 위하여 상기 외장 저항을 포함하는 애플리케이션 회로(application circuit);

상기 반도체 웨이퍼의 패드들 각각에 접촉되는 다수의 프로브 팁들(probe tips)과 상기 다수의 프로브 팁들 각각과 전기적으로 연결된 다수의 채널들(channels)을 포함하는 PCB기판;

상기 외장 저항의 일단과 상기 다수의 채널들 중 제1 채널을 연결하는 제1 와이어(wire); 및

상기 외장 저항의 다른 일단과 상기 다수의 채널들 중 제2 채널을 연결하는 제2 와이어를 구비하며,

상기 제1와이어는 제1방향으로 배치되고, 상기 제2와이어는 상기 제1방향과 서로 다른 제2방향으로 배치되는 프로브 카드.
제1항에 있어서,

상기 제1채널 및 상기 제2채널에 대응하여 전기적으로 연결된 프로브 팁들 각각은 상기 패드들 중에서 상기 반도체 웨이퍼의 오실레이션 회로에 접속된 패드들 각각에 접촉되는 프로브 카드
제2항에 있어서,

상기 제1와이어는 상기 제2와이어와 적어도 어느 한 점에서 서로 교차되게 배치되는 프로브 카드.
제2항에 있어서,

상기 제1와이어는 상기 제2와이어는 서로 교차되게 배치되지 않으나, 상기 제1와이어 및 상기 제2 와이어 중 적어도 어느 하나는 곡선 형태로 배치되는 프로브 카드.