KR100328408B1

KR100328408B1 - 프로브카드 및 반도체 집적회로의 프로빙시험방법

Info

Publication number: KR100328408B1
Application number: KR1019960042426A
Authority: KR
Inventors: 도모미 모모하라
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 1995-09-27
Filing date: 1996-09-25
Publication date: 2002-07-06
Also published as: USRE41016E1; USRE40105E1; JP3135825B2; JPH0992694A; TW409335B; KR970018326A; US5818249A

Abstract

본 발명은 반도체 집적회로의 생산성을 향상시킴과 동시에, 반도체 집적회로의 생산비용의 상승을 억제시킬 수 있는 프로브카드 및 그 프로브카드를 사용한 프로빙 시험방법을 제공하고자 하는 것이다.

반도체 집적회로칩이 반도체 웨이퍼에 행열상으로 형성된 상태로 행하는 반도체 집적회로의 프로빙 시험방법에 사용되는 프로브카드에 있어서, 2열 4행의 반도체칩의 외부패드에 대응한 탐침군을 갖추고, 테스터로부터의 시험신호를 접촉자군에서 받아 탐침군을 매개로 2열 4행의 칩으로 동시에 공급함과 더불어 2열 4행의 칩으로부터의 응답신호를 탐침군에서 받아 접촉자군을 매개로 테스터에 공급하는 것을 특징으로 하고 있다.

Description

프로브카드 및 반도체 집적회로의 프로빙시험방법

본 발명은 반도체 집적회로의 프로빙시험에 사용되는 프로브카드와, 그 프로브카드를 사용한 프로빙 시험방법에 관한 것이다.

반도체 집적회로의 프로빙시험은 반도체 집적회로의 전기적 특성시험으로서, 이러한 시험은 웨이퍼 프로세스 종료 후, 다이싱하기 이전, 즉 반도체 집적회로가 반도체 웨이퍼에 행열상으로 형성된 상태에서 행해진다. 이 시험에 의해, 반도체 집적회로의 좋고 나쁨이 웨이퍼상태에서 판별되어 불량한 반도체 집적회로칩이 선별된다. 불량칩이 웨이퍼상태로 판별됨으로써, 이후의 어셈블리공정에서 불량칩을 보내지 않아도 되어, 생산비용의 불필요한 증가를 방지할 수 있는 효과를 얻게 된다.

그런데, 근래 반도체 집적회로의 집적도가 증가하여, 시험시간이 길어지고 있다. 이 대책으로서, 종래에는 칩을 하나씩 시험하던 것을, 복수의 칩을 동시에 시험하여, 칩 하나당 시험시간을 단축하도록 하고 있다.

도 16은 종래의 프로브카드와, 그 프로브카드에 의해 시험되는 반도체 웨이퍼를 나타낸 사시도이다. 도 16에 나타낸 바와 같이, 반도체 웨이퍼(1)에는 반도체 집적회로칩(3)이 행열상으로 형성되어 있다.

동도에서는, 칩(3)은 합계 84개 형성되어 있다 또한, 칩(3)의 프로빙시험에 사용되는 프로브카드(5)에는 1개의 탐침공(probe needle hole)(7)이 설치되어 있다. 이 탐침공(7)에서는 1열 4행, 합계 4개의 칩(3a-3d)에 대응한 탐침군(9a-9d)이도출되어 있다. 종래에는, 이와같은 프로브카드(5)를 사용하여 4개의 칩(3a-3d)의 전기적 특성을 동시에 측정하고 있었다.

그러나, 반도체 집적회로의 집적도는, 특히 반도체 메모리를 중심으로 점점 높아지고 있어, 예컨대 도 16에 나타낸 프로브카드(5)를 사용하여도, 칩 하나당 시험시간은 더욱 증가하고 있다. 이 시험시간의 증가를 더욱 단축시키기 위해, 1열당 대응칩의 갯수를 증가시켜 동시에 측정할 수 있는 칩(3)의 갯수를 증가시키는 것을 시험하였다.

도 17은 종래의 다른 프로브카드와, 그 프로브카드에 의해 시험되는 반도체 웨이퍼를 나타낸 사시도이다. 도 17에 나타낸 바와 같이, 프로브카드(5')에서는 1개의 탐침공(7)으로부터 1열 8행, 합계 8개의 칩(3a-3h)에 대응한 탐침군(9a-9h)이 도출되어 있어, 도 16에 나타낸 프로브카드(5)와 비교하여 동시에 측정할 수 있는 칩(3)의 갯수가 4개 증가하고 있다. 이와 같은 프로브카드(5')를 사용하는 것에 의해, 반도체 웨이퍼 1장당 필요한 시험시간이 더욱 단축되었다.

그러나, 프로브카드(5')를 사용하여 프로빙시험을 행하면, 불량품의 수가 약간이지만 증가하는 경향이 있음을 알 수 있게 되었다. 이 경향을 해명하기 위해, 칩을 하나씩 하나씩 다시 시험해 본 결과, 프로브카드(5')가 사용된 시험에서는 불량품으로 되었던 칩중에서도 양품이 있는 것이 판명되었다.

이와 같은 불량품의 증가 원인은, 현재 고려되는 것을 들면 다음과 같다.

동시 측정에서는, 동시 측정되는 모든 칩으로부터의 응답신호가 프로브카드를 매개로 동시에 테스터로 전해진다. 테스터는 응답되어 온 신호의 레벨 및, 응답되어 온 신호의 상승 하강시간을 각각, 소정 허용범위, 또는 소정 허용치와 비교하여 칩이 양품인지 불량품인지를 판단한다.

탐침군(9)은 카드의 테두리에 설치된 접촉자군(11)에, 카드의 내부에 설치된 도시되지 않은 배선을 매개로 접속되어 있다. 이 접촉자군(11)은 프로브카드를 테스터에 접촉시키기 위해 설치되어 있다. 칩으로부터 응답되어 온 신호의 레벨은 테스터에 전해지기 이전에 카드내의 배선의 저항에 의해 당연히 강하된다. 또한, 칩으로부터 응답되어 온 신호의 상승 하강시간도 카드내의 배선의 용량에 의해 당연히 변화된다.

1열당 대응칩의 갯수가 증가된 프로브카드는 카드직경(D)이 크다. 이와 같이 카드직경(D)이 커지게 되면, 카드의 중앙부근의 탐침군(9)[도 17에서는 탐침군(9d 및 9e)]과 접촉자군(11)을 접속하기 위한 배선의 길이와, 카드의 단부 부근에 있는 탐침군(9)[도 l7에서는 탐침군(9a 및 9h)]과 접촉자군(11)을 접속하기 위한 배선의 길이와의 차가 커지게 된다. 가장 긴 배선과 가장 짧은 배선의 차가 커지게 되면, 배선군의 저항 및 용량의 오차가 커지게 된다. 또한, 배선길이가 길면, 미소한 배선간 크로스토크가 발생할 확률도 높아지게 된다.

더욱이, 카드 직경(D)이 커지게 되면, 카드 자체가 휘어지기 쉽게 된다. 카드 자체가 휘어지면, 프로브와 칩패드의 접촉점 및, 프로브와 테스터의 접촉점에서의 접촉 저항치가 각각 어긋나게 된다. 또한, 카드자체의 휘어짐은 카드내에 설치되어 있는 배선군에 응력을 가하는 것으로도 된다. 배선중, 과잉의 응력이 가해진 부분에서는 배선의 전기적 특성이 국부적으로 변화하는 것도 있다.

이들 문제중 어느 것이든지 또는 이들 문제가 상승효과를 일으켜 프로빙시험의 정밀도를 열화시킨다. 특히, 하나의 허용범위 혹은 하나의 허용치와 다수의 신호를 동시에 비교하는 동시 측정에서는, 상기 문제중 어느 것이든지 불필요한 불량품을 발생시키는 원인으로 될 수 있다. 카드내에 설치되어 있는 배선군의 저항 및 용량의 오차, 접촉저항치의 오차, 배선군의 국부적인 전기적 특성의 변화, 미소한 배선간 크로스토크중 어느 것이든지, 각 칩 자체의 고유 특성 또는 고유 능력을 은폐하게 되기 때문이다.

또한, 이와 같은 프로빙시험의 정밀도의 열화는 대규모 용량화된 반도체 메모리장치에서 현저하다. 이 원인은 장치의 동작이 매우 고속이기 때문에, 신호의 상승시간의 허용치, 또는 허용범위를 엄격하게 설정하고 있는 것이다. 대규모 용량화된 반도체 메모리장치는 현존하는 반도체장치중에서 가장 섬세하고 민감한 장치의 하나이다. 이 때문에, 극소한 오차가 예상치 않은 오동작으로 발전할 가능성을 갖는다. 예상치 않은 오동작을 방지하기 위해서도, 프로빙시험에는 엄격한 조건을 부여한다. 엄격한 조건으로 시험하기 위해, 상기 카드내에 설치되어 있는 배선군에서 일어나는 문제, 예컨대 작은 문제에 있어서도, 양품, 불량품의 선별에 보다 크게 반영되어 가고 있는 것이다.

상기한 바와 같이, 반도체 집적회로의 생산성을 높이기 위해서도, 프로빙시험시간은 단축시켜야 한다는 요구가 있다. 이 요구는 동시에 측정할 수 있는 칩의 갯수를 증가시키는 것으로 충족시킬 수 있었다.

그러나, 동시에 측정할 수 있는 칩의 갯수를 증가시키면, 불량품이 불필요하게 증가하고, 반도체 집적회로의 생산비용이 상승한다는 문제가 새롭게 발생하였다.

본 발명은 상기한 점을 감안하여 발명된 것으로, 반도체 집적회로의 생산성을 향상시킴과 동시에 반도체 집적회로의 생산비용을 억제할 수 있는 프로브카드와, 그 프로브카드를 사용한 반도체 집적회로의 프로빙시험방법을 제공함에 그 목적이 있다.

도 1은 본 발명의 제1실시형태에 따른 프로브카드를 나타낸 사시도,

도 2는 도 1에 나타낸 프로브카드의 탐침공 부근의 확대도,

도 3a는 종래의 프로빙시험의 결과를 나타낸 도면,

도 3b는 본 발명에 따른 프로빙시험의 결과를 나타낸 도면,

도 4는 본 발명의 제2실시형태에 따른 프로브카드의 평면도,

도 5는 본 발명의 제3실시형태에 따른 프로브카드의 사시도,

도 6은 본 발명의 제4실시형태에 따른 프로빙 시험방법의 구성도,

도 7은 본 발명의 제5실시형태에 따른 프로빙 시험방법의 구성도,

도 8은 본 발명의 제6실시형태에 따른 프로빙 시험방법의 구성도,

도 9는 본 발명의 제7실시형태에 따른 탐침군과 칩의 패드와의 대응관계를 나타낸 도면,

도 10은 본 발명의 제7실시형태에 따른 탐침군과 칩의 패드와의 대응관계의 다른 예를 나타낸 도면,

도 11은 본 발명의 제8실시형태에 따른 프로브카드의 사시도,

도 12는 본 발명의 제9실시형태에 따른 탐침군과 칩의 패드와의 대응관계를 나타낸 도면,

도 13은 도 12에 나타낸 프로브카드의 탐침공 부근의 확대도,

도 14는 본 발명의 제10실시형태에 따른 탐침군과 칩의 패드와의 대응관계를 나타낸 도면,

도 15는 도 14에 나타낸 프로브카드의 탐침공 부근의 확대도,

도 16은 종래의 프로브카드를 나타낸 사시도,

도 17은 종래의 다른 프로브카드를 나타낸 사시도이다.

<도면의 주요부에 대한 부호의 설명>

1, 1-1 ∼ 1-4 ---- 반도체 웨이퍼,

3, 3a ~ 3h ---- 반도체 집적회로칩,

15, 15-1 ~ 15-4 ----프로브카드,

17 ---- 탐침공,

19, l9a ~ l9h ---- 탐침군,

20, 20-1 ~ 20-7 ----카드기판,

21, 2la ~ 2lh ---- 접촉자군,

31 ---- 외부패드군,

35a ~ 35h ---- 배선구역,

37a ~ 37h ---- 배선군,

41 ---- 테스트장치,

43, 43-1 ~ 43-4 ---- 테스트 스테이션,

상기한 목적을 달성하기 위한 본 발명에 따른 프로브카드는, 반도체 웨이퍼에 행열상으로 형성된 반도체 집적회로를 대상으로 하고, 이 반도체 집적회로의 프로빙시험방법에 사용되는 프로브카드이다. 이 프로브카드는 연속된 2열이면서 적어도 연속된 2행 이상의 상기 반도체 집적회로의 접속단자에 대응한 탐침군을 갖추고, 테스터로부터의 시험신호를 받아서 상기 시험신호를 상기 탐침군을 매개로 상기 연속된 2열이면서 적어도 연속된 2행 이상의 반도체 집적회로로 동시에 공급한다. 또한, 이 프로브카드는 상기 연속된 2열이면서 적어도 연속된 2행 이상의 반도체 집적회로로부터의 응답신호를 상기 탐침군을 매개로 동시에 받아서 상기 응답신호를 상기 테스터에 공급하는 것을 특징으로 한다.

(실시예)

이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 모든 도면에 있어서, 동일한 부분에는 동일한 참조부호를 붙이고, 중복되는 설명은 피하는 것으로 한다.

도 1은 본 발명의 제1실시형태에 따른 프로브카드와, 그 프로브카드에 의해 시험되는 반도체 웨이퍼와의 관계를 나타낸 사시도, 도 2는 도 1에 나타낸 프로브카드의 탐침공 부근을 확대한 확대도이다. 도 1에 나타낸 바와 같이, 반도체 웨이퍼(1)에는 반도체 집적회로칩(3)이 행열상으로 형성되어 있다. 이 제1실시형태에서는 종래와 같이 칩(3)이 합계 84개 형성되어 있다.

칩(3)의 프로빙시험에 사용되는 프로브카드(15)에는, 2열 4행, 합계 8개의 칩(3a∼3h)에 대응한 탐침군(19a-19h)이 설치되어 있다.

카드기판(20)에는 하나의 탐침공(17)이 설치되어 있고, 이 탐침공(17)의 내부에는 탐침군(19a-19h)이 도출되어 있다. 탐침공(17)은 본 예에서는 2개의 짧은 변과 2개의 긴 변을 갖는 장방형으로 형성된 구멍이다. 제1열째의 반도체 집적회로칩(3a-3d)의 외부패드군(31; 도 2 참조)에 대응한 탐침군(19a-19d)은 2개의 긴 변중 한변을 따라 형성된다.

제2열째의 반도체 집적회로칩(3e-3h)의 외부패드군(31)에 대응한 탐침군(19e∼19h)은 상기 한변에 서로 대응한 다른 변을 따라 형성되어 있다. 카드기판(20)의 표면에 도출된, 도시되지 않은 테스터에 접촉되는 접촉자군(21)은 각각 카드기판(20)의 테두리를 따라 배치되어 있다. 탐침군(19)은 접촉자군(21)에 카드기판(20)의 내부, 또는 카드기판(20)의 표면에 형성된 도시되지 않은 배선을 매개로 접속되어 있다. 도시되지 않은 테스터로부터의 시험신호는 접촉자군(21)에 공급되어 탐침군(19)으로 전달된다. 그리고, 도시되지 않은 테스터로부터의 시험신호는탐침군(19)에 의해, 2열 4행 합계 8개의 칩(3a-3h)으로 동시에 공급된다. 시험신호를 받은 칩(3a-3h)은 각각 응답신호를 출력한다. 응답신호는 탐침군(19)에 공급되어 접촉자군(21)에 전달된다. 접촉자군(21)에 전달된 응답신호는 상기 테스터로 공급된다. 테스터는 응답신호의 레벨 및, 응답신호의 상승 하강시간 등을 시험 항목마다 각각 소정 허용범위, 또는 소정 허용치와 비교한다. 이 결과, 2열 4행 합계 8개의 칩(3a-3h)이 각각 양품인지 불량품인지를 동시에 판단한다.

이와 같은 제1실시형태에 따른 프로브카드(15)이면, 종래의 1열 8행의 프로브카드(5')와 마찬가지로 8개의 칩(3a-3h)을 동시에 측정할 수 있기 때문에, 칩 하나당 시험시간이 단축된다. 결과적으로, 반도체 웨이퍼 1장당 시험시간을 단축할 수 있게 된다.

더욱이, 카드직경(D)은 종래의 1열 4행의 프로브카드(5)와 거의 같은 카드직경으로 할 수 있다. 이 때문에, 카드기판(20)의 내부, 또는 표면에 형성된 도시되지 않은 배선군중, 가장 긴 것과 가장 짧은 것의 차가 작아지게 되어, 배선군의 저항 및 용량의 오차를 작게 할 수 있다. 따라서, 각 칩 자신의 고유 특성, 또는 고유 능력을 은폐하는 원인으로 되어 카드기판(20)에 설치된 배선 사이에서의 스큐차가 작아 지게 됨으로써 프로빙시험의 정밀도의 열화를 억제할 수 있게 된다. 또한, 카드직경(D)이 작기 때문에, 카드기판(20)의 휘어짐의 문제도 적다. 더욱이, 배선의 길이가 전체적으로 짧기 때문에, 미소한 배선간 크로스토크도 경감된다.

이러한 점에서, 제1실시형태에 따른 프로브카드(15)에 의하면, 생산성을 향상시킬 수 있는 동시에, 생산비용을 억제할 수 있다는 효과를 얻을 수 있다.

도 3a, 3b는 본 발명의 효과를 종래와 비교해서 설명하기 위한 도면으로서, 도 3a는 종래의 프로빙시험의 결과를 나타낸 도면이고, 도 3b는 제1실시형태의 프로빙시험의 결과를 나타낸 도면이다.

먼저, 도 3a에 나타낸 바와 같이, 도 17에 나타낸 프로브카드(5')를 사용하여 1열 8행의 칩(3a∼3h)을 동시 측정한 때에는, 8개의 칩당 양품을 3개 찾을 수 있었다. 동도에서는, 칩의 고유특성, 또는 고유 능력을 파선으로 나타내고 있다. 이와 같은 칩의 고유 특성, 또는 고유 능력으로부터 보면, 양품은 8개의 칩당 7개 존재할 것이다. 도 17에 나타낸 프로브카드(5')를 사용하여 동시 측정하면, 4개가 불필요하게 불량품으로 판단되어 버린다.

그러나, 도 3b에 나타낸 바와 같이 제1실시형태에 따른 프로브카드(15)를 사용하여 2열 4행의 칩(3a-3h)을 동시 측정한 때에는, 8개의 칩당 양품을 6개 찾을 수 있었고, 양품을 3개 증가시킬 수 있었다. 또한, 도 3a에 나타낸 칩(3a-3h)과, 도 3b에 나타낸 칩(3a-3h)은 엄밀하게는 같은 칩은 아니지만, 도 3a, 도 3b에서는 발명의 효과를 설명하기 위해 칩의 고유 특성 또는 고유 능력을 모아 놓았다.

중요한 것은, 도 17에 나타낸 프로브카드(5')를 사용한 동시 측정에서는 불량품으로서 인식되었던 칩의 고유 특성, 또는 고유 능력이 합격라인 부근에 있는 것을, 제1실시형태에 따른 프로브카드(15)를 사용한 동시 측정에서는 양품으로서 인식할 수 있게 된 것이다. 이로 인해, 반도체 집적회로의 수율이 향상되고, 그 생산비용을 억제할 수 있게 된다.

다음에, 본 발명의 제2실시형태에 따른 프로브카드에 관하여 설명한다. 도 4는 본 발명의 제2실시형태에 따른 프로브카드의 평면도이다. 본 제2실시형태는 제1실시형태에서 설명한 바와 같은 프로브카드(15)에 있어서, 카드기판(20)에 설치된 배선군의 길이가 각각 가장 짧아지게 되도록, 배선군의 레이아웃을 연구한 것이다.

도 4에 나타낸 바와 같이, 프로브카드(15)의 탐침공(17)의 장축 방향에 따라 중심선(30)이 있고, 이 중심선(30)을 경계로 해서 카드기판(20)의 저면 우측의 영역(33R)에는 4개의 배선구역(35a-35d)이 설정되며, 한편 카드기판(20)의 저면 좌측의 영역(33L)에는 다른 4개의 배선영역(35e-35h)이 설정되어 있다. 배선영역(35a)에는 칩(3a)의 패드에 대응한 탐침군(l9a; 도 1, 도 2에 나타냄, 도 4에는 도면이 번잡화되는 것을 피하기 위해 도시하지 않음)과, 칩(3a)의 패드에 대응한 접촉자군(2la)을 서로 접속하는 배선군(37a)이 형성되어 있다. 이와 마찬가지로, 배선구역(35b)에는 도시되지 않은 탐침군(19b)과 접촉자군(21b)을 서로 접속하는 배선군(37b)이 형성되고, …, 배선구역(35h)에는 도시되지 않은 탐침군(19h)과 접촉자군(21h)을 서로 접속하는 배선군(37h)이 형성되어 있다.

이와 같은 칩(3a-3d)의 열에 대응하는 탐침군(19a-19d)과, 접촉자군(21a-21d) 및, 탐침군(19a-19d)을 서로 접속하는 배선군(37a-37d)을 각각 탐침공(17)의 장축 방향에 따른 중심선(30)을 경계로 해서 2분할된 한쪽의 영역(33R)에 설치한다. 또한, 칩(3e∼3h)의 열에 대응하는 탐침군(19e-19h)과, 접촉자군(21e∼21h) 및, 탐침군(19e-19h)과 접촉자군(21e-21h)을 서로 접속하는 배선군(37e-37h)을 2분할된 다른 쪽의 영역(33L)에 설치한다. 이와 같은 프로브카드이면, 배선군(37a∼37h) 각각의 길이를 가장 짧게 설정할 수 있다. 배선군(37a∼37h) 각각의 길이가 가장 짧게 설정되는 것에 의해, 특히 배선군(37)의 저항 및 용량의 오차, 배선간 크로스토크 등을 각각 적게 할 수 있다. 따라서, 보다 정밀도가 높은 프로빙 테스트가 가능하게 되어 다수개의 칩(3a-3h)을 동시에 측정하는데 사용되는 프로브카드를 얻을 수 있다.

다음에, 본 발명의 제3실시형태에 따른 프로브카드에 관하여 설명한다. 도 5은 본 발명의 제3실시형태에 따른 프로브카드의 평면도이다. 본 제3실시형태는, 제1실시형태로 설명한 바와 같은 프로브카드(15)에 있어서, 배선간 크로스토크가 보다 감소되도록 카드기판(20)의 구조를 연구한 것이다,

도 5에 나타낸 바와 같이, 카드기판(20)은 제1층(20-1), 제2층(20-2), 제3층(20-3), 제4층(20-4), 제5층(20-5), 제6층(20-6) 및 제7층(20-7)의 7층으로 나누어져 있다. 제1층 카드기판(20-1)에는 접촉자군(21)이 설치되어 있다. 배선군(37)은 제1층 카드기판(20-1)보다 하층의 카드기판(20-2 ~ 20-7) 각각에, 신호의 종류 및 전원의 종류마다 나누어져 설치되어 있다. 이러한 형태에 따른 프로브카드(15)는 반도체 메모리장치를 테스트하는데 사용된다. 이 때문에, 배선군(37)은 어드레스신호용 배선군, 데이터신호용 배선군, 접지선(VSS)군, 행어드레스 스트로브신호, 열어드레스 스트로브신호 등의 콘트롤신호용 배선군, 전원선(VCC)군, 모니터용 등의 그외의 배선군의 7종류로 나누어져 있다. 그리고, 어드레스신호용 배선군은 제2층 카드기판(20-2)에, 데이터신호용 배선군은 제3층 카드기판(20-3)에, 접지선군은 제4층 카드기판(20-4)에, 콘트롤신호용 배선군은 제5층 카드기판(20-5)에, 전원선군은 제6층 카드기판(20-6)에, 그 외의 배선군은 제7층 카드기판(20-7)에 각각 설치되어 있다. 카드기판(20-2 ~ 20-7) 각 층에 형성된 배선군(37)과, 카드기판(20-1)에 형성된 접촉자(21)는 카드기판(20-1 ~ 20-7)에 형성된 드로우홀(39)을 매개로 서로 접속된다.

이와 같은 배선군(37)을 카드기판(20)의 내부에서 신호의 종류 및 전원의 종류마다 격층 분할한 프로브카드이면, 배선간 크로스토크를 보다 효과적으로 줄일 수 있다. 따라서, 보다 정밀도가 높은 프로빙 테스트가 가능하게 되어 다수개의 칩(3a∼3h)을 동시에 측정하는데 사용되는 프로브카드를 얻을 수 있다.

또한, 본 제3실시형태에 따른 프로브카드는 제2실시형태에 따른 프로브카드와 조합시킬 수 있다.

다음에, 본 발명에 따른 프로브카드를 사용한 프로빙시험방법의 예를 본 발명의 제4, 제5, 제6실시형태로서 설명한다.

도 6은 본 발명의 제4실시형태에 따른 프로빙시험방법의 구성도이다. 본 발명의 제4실시형태는, 제1실시형태에서 설명한 동시 측정보다, 동시에 측정할 수 있는 칩의 갯수를 더욱 증가시킬 수 있는 예이다.

도 6에 나타낸 바와 같이, 하나의 테스트장치(41)에 복수의 테스트 스테이션(43; 43-1 ~ 43-4)을 설치하고, 각 테스트 스테이션(43)에 하나씩 프로브카드(15; 15-1 ~ 15-4)를 취부한다. 그리고, 복수의 웨이퍼(1; 1-1 ~ 1-4)를 테스트장치(41)에 의해 테스트 스테이션(43) 및 프로브카드(15)를 매개로 동시에 측정한다.

이와 같은 프로빙시험방법이면, 1장의 프로브카드(15)로 동시에 측정할 수있는 칩의 수를 L, 테스트 스테이션(43)의 수를 M으로 할 때, L × M개의 칩을 동시에 측정할 수 있다. 따라서, 측정의 정밀도가 높은 프로빙 테스트를 보다 많은 칩에서 동시에 행할 수 있게 된다.

도 6에 나타낸 예에서는, 상기 칩의 수(L)가 8, 상기 테스트 스테이션(43)의 수(M)가 4이기 때문에, 32개의 칩을 동시에 측정할 수 있다. 또한, 제1실시형태, 또는 제2실시형태, 또는 제3실시형태, 또는 제2와 제3실시형태를 조합시킨 프로브카드를 사용하여 측정하기 때문에, 32개라는 대량의 칩을 동시에 측정한 것으로도, 그 측정의 정밀도가 저하되지는 않는다.

도 7는 본 발명의 제5실시형태에 따른 프로빙시험방법의 구성도이다.

본 발명의 제5실시형태는, 제4실시형태에서 설명한 등시 측정보다 칩 1개당의 설비투자를 억제할 수 있고, 코스트 퍼포먼스가 좋은 시험방법의 예이다.

도 7에 나타낸 바와 같이, 하나의 테스트장치(41)에 하나의 테스트 스테이션(43)을 설치하고, 하나의 테스트 스테이션(43)에 복수의 프로브카드(15; 15-1, 15-2)를 취부한다. 그리고, 1장의 웨이퍼(1)를 테스트장치(41)를 이용하여, 하나의 테스트 스테이션(43) 및 복수의 프로브카드(15; 15-1, 15-2)를 매개로 동시에 측정한다.

이와 같은 프로빙시험방법이면, 1장의 프로브카드(15)로 동시에 측정할 수 있는 칩의 수를 L, 프로브카드의 취부수를 N으로 할 때, L ×N개의 칩을 동시에 측정할 수 있다. 따라서, 제4실시형태와 마찬가지로 측정의 정밀도가 높은 프로빙 테스트를 보다 많은 칩에서 동시에 행할 수 있다. 도 7에 나타낸 예에서는, 상기 칩의 수(L)가 8, 상기 취부수(N)가 2이기 때문에, 1대의 테스트 스테이션(43)으로 16개의 칩을 동시에 측정할 수 있다. 또한, 그 측정 정밀도는, 상술한 측정 정밀도가 좋은 프로빙카드가 2장 사용되기 때문에, 저하되지 않게 된다.

또한, 복수의 프로브카드(15)가 하나의 테스트 스테이션에 취부되기 때문에, 하나의 테스트 스테이션당 칩의 동시 측정수를 증가시킬 수 있다. 이 때문에, 칩 1개당의 설비투자를 억제할 수 있다. 또, 다수개의 칩을 동시에 측정할 수 있는 프로버임에도 불구하고, 테스트 스테이션의 수를 적게 할 수 있기 때문에, 상기 프로버를 배치하기 위한 플로어를 작게 할 수 있다. 플로어를 작게 하면, 이 플로어의 공조(空調) 코스트를 억제할 수 있는 동시에, 공조 정밀도 특히 플로어내의 청정도를 상승시킬 수 있다. 이 때문에, 프로빙시험을 할 때에 플로어내에 미량임에도 불구하고 존재할 가능성이 있는 반도체에 있어서 유해한 물질, 예컨대 나트륨 등에 의한 칩의 오염 및, 도전성 미립자 예컨대 실리콘 돌기 등에 의한 배선간의 단락 등, 이들과 같은 사고의 발생에 관해서도 억제할 수 있다.

또한, 도 7에 나타낸 바와 같이 제5실시형태에 따른 시험방법은 웨이퍼(1)의 구경(Φ)이 크게 되고, 1장의 웨이퍼(1)에 형성되는 칩수가 증가한 때에 보다 유효하게 되어 있다.

도 8은 본 발명의 제6실시형태에 따른 프로빙시험방법의 구성도이다. 본 발명의 제6실시형태는, 제4실시형태와 제5실시형태를 조합시킨 예이다.

도 8에 나타낸 바와 같이, 하나의 테스트장치(41)에 복수의 테스트 스테이션(43; 43-1, 43-2)을 설치하고, 각 테스트 스테이션(43; 43-1, 43-2) 각각에 복수의 프로브카드(15; 15-1 ~ 15-4)를 취부하고 있다. 그리고, 복수의 웨이퍼(1; 1-1, 1-2)를 테스트장치(4)를 이용하여, 복수의 테스트 스테이션(43; 43-1, 43-2) 및 복수의 프로브카드(15, 15-1 ~ 15-4)를 매개로 동시에 측정한다.

이와 같은 프로빙시험방법이면, 1장의 프로브카드(15)로 동시에 측정할 수 있는 칩의 수를 L, 테스트 스테이션(43)의 수를 M, 프로브카드의 취부수를 N으로 한 때, L × M × N개의 칩을 동시에 측정할 수 있다. 따라서, 제4실시형태와 마찬가지로 측정의 정밀도가 높은 프로빙 테스트를 보다 많은 칩에서 동시에 행할 수 있고, 또한 제5실시형태와 마찬가지로 코스트 퍼포먼스도 양호하다.

다음에, 본 발명의 프로브카드에 의해 시험되는 것에 적합한 반도체 집적회로칩을, 본 발명의 제7실시형태로서 설명한다.

본 발명에 따른 프로브카드에서는, 2열, 적어도 2행 이상의 반도체 집적회로칩이 양품인가 불량품인가를 동시에 측정할 수 있다. 이와 같은 카드에서는, 카드기판에 설치된 탐침공의 한변을 따라 제1열째의 칩에 대응한 칩의 패드에 대응한 탐침군을 설치하고, 상기 한변에 대향한 다른 변을 따라 제2열째의 칩에 대응한 칩의 패드에 대응한 탐침군을 설치하는 것이 바람직하다. 왜냐하면, 제2실시형태에서 설명한 바와 같은 카드기판에 형성되는 배선군의 길이를 최소로 할 수 있는 배선군의 레이아웃을 실현시키기 위해 유효하기 때문이다.

이와 같은 탐침군으로 측정되는 반도체 집적회로칩에서는, 패드가 1열로 배치되어 있는 것이 바람직하다.

도 9는 탐침군과 반도체 집적회로칩의 패드와의 대응관계를 나타낸 도이다.도 9에 나타낸 바와 같이, 장방형의 평면형을 한 반도체 집적회로칩(3)이 있고, 이 칩(3)의 장축 방향의 중심선을 따라 1열로 나란히 패드(31)가 배치되어 있다. 일반적으로, 센터패드형으로 불리고 있는 칩이다.

이와 같은 센터패드형의 칩이면, 패드(31)가 1열이기 때문에 이들 패드에 탐침군(19)을 접촉시키기 쉽다. 특히, 도 1에 나타낸 바와 같이, 칩(3a∼3h)이 2열이어도, 패드(31)의 열은 2열로 밖에 되지 않기 때문에, 상기와 같은 탐침공(17)의 서로 대향한 2개의 변을 따라 설치된 탐침군(19a-19h)을 실현하기에 적합하다. 또한, 센터패드형 칩은 예컨대 대규모 용량의 반도체 메모리장치에 사용되는 것이 많다.

또한, 도 10에 나타낸 바와 같이 패드(31)는 엄밀하게 1열로 배치되어 있을 필요가 없고, 갈지(之)자 형태로 배치되어도 된다.

다음에, 본 발명에 따른 프로브카드의 변형예를, 본 발명의 제8실시형태로서 설명한다. 도 11은 본 발명의 제8실시형태에 따른 프로브카드의 평면도이다. 제1실시형태에서 설명한 프로브카드(15)에서는, 2열 4행, 합계 8개의 칩을 동시에 측정할 수 있는 것이었다. 본 제8실시형태에서 설명할 프로브카드(15)에서는, 도 11에 나타낸 바와 같이 2열 8행, 합계 16개의 칩을 동시에 측정할 수 있는 것이다.

8행을 동시에 측정하는 프로브카드에서는, 카드직경(D)이 증가하여 도 17에 나타낸 프로브카드(5')를 사용한 동시 측정과 마찬가지인 문제가 발생한다. 그러나, 8행을 동시에 측정하는 프로브카드의 정밀도가 이후의 프로브카드 기술의 진전에 의해, 현재의 4행을 동시에 측정하는 이와 같이, 본 발명에 따른 프로브카드는,2열 4행에 한정되는 것은 아니고, 프로브카드 기술의 진전에 따라 행수를 순차 증가시킬 수 있다.

다음에, 도 12, 도 13에 프로브카드의 다른 변형예를 제9실시형태로서 설명한다. 이들은 금후 물론 대용량화에 의해, 반도체 집적회로의 접속단자의 증가가 고려되기 때문이다. 이 경우, 도 l2에 나타낸 바와 같이 접속단자가 3열 8행으로 된 경우, 3열 8행의 탐침군(19)으로 대응시킨다. 이 탐침군을 복수개 조로 해서 측정하는 형태의 평면도를 도 13에 나타내었다. 여기서, 접속단자(31)를 3열 8행으로 했지만, 프로브카드의 진보에 의해 임의의 m행 n열의 접속단자에 대응한 탐침군도 가능하다.

도 14, 도 15는 3행 8열의 갈지자 배치의 접속단자(31)에 대응한 탐침군을 나타낸 제10실시형태이다. 이 경우도 프로브카드 기술의 진보에 의해 임의의 m행 n열의 접속단자에 대응하는 것이 가능하다.

또한, 도 1, 도 4, 도 5 및, 도 11에 나타낸 본 발명의 실시형태에 따른 프로브카드(15)에서는, 접촉자(21)가 외주 1열로 되어 있지만, 접촉자(21)의 수가 증가하고, 외주 1열에서는 배치되지 않은 때에는, 접촉자(21)를 예컨대 동심원으로 복수열 설치하도록 해도 된다.

상기한 바와 같이 본 발명에 의하면, 반도체 집적회로의 생산성을 향상시킬 수 있는 동시에 반도체 집적회로의 생산비용을 억제할 수 있는 프로브카드와, 그 프로브카드를 사용한 반도체 집적회로의 프로빙 시험방법을 제공할 수 있게 된다.

Claims

반도체 집적회로가 반도체 웨이퍼에 행열상으로 형성된 상태로 행하는 반도체 집적회로의 프로빙시험방법에 사용되는 프로브카드에 있어서,

카드기판과,

적어도 2열, 적어도 2행 이상의 상기 반도체 집적회로에 설치된 접속단자에 대응하고, 카드기판에 취부된 복수의 탐침군을 구비하여 구성되고,

프로브카드는 테스터로부터의 시험신호를 받아서 상기 시험신호를 상기 탐침군을 매개로 상기 2열이면서 적어도 2행 이상의 반도체 집적회로로 전체 칩 동시 병렬로 완전히 독립적으로 신호를 인가하여 공급함과 더불어 상기 2열이면서 적어도 2행 이상의 반도체 집적회로로부터의 응답신호를 상기 탐침군을 매개로 전체 칩 동시 별렬로 받아서 상기 응답신호를 상기 테스터에 공급하는 것을 특징으로 하는 프로브카드.
제1항에 있어서, 상기 카드기판에 설치된 하나의 탐침공을 더 구비하고, 상기 탐침군이 각각 상기 탐침공내에 도출되며,

제1열째의 상기 반도체 집적회로의 접속단자에 대응한 탐침군이 상기 하나의 탐침공의 한변을 따라 설치되고, 제2열째의 상기 반도체 집적회로의 접속단자에 대응한 탐침군이 상기 한변에 상대하는 다른 변을 따라 설치되어 있는 것을 특징으로 하는 프로브카드.
제1항에 있어서, 상기 반도체 집적회로의 접속단자의 각각은 2열 이상의 복수의 패드열로 구성된 것을 특징으로 하는 프로브카드.
제2항에 있어서, 상기 카드기판의 표면에 도출된 테스터에 접촉되는 복수의 접촉자군과,

상기 접촉자군 각각과 상기 탐침군 각각을 완전히 독립적으로 서로 접속하는 복수의 배선군,

상기 제1열째의 상기 반도체 집적회로의 접속단자에 대응한 탐침군에 접속된 배선군 및 접촉자군이 각각 배치되는 상기 카드기판의 상기 하나의 탐침공을 중심으로 해서 2분할되는 구역의 한쪽측 및,

상기 제2열째의 상기 반도체 집적회로의 접속단자에 대응한 탐침군에 접속된 배선군 및 접촉자군이 각각 배치되는 상기 카드기판의 상기 하나의 탐침공을 중심으로 해서 2분할되는 구역의 다른쪽측을 더 구비하여 구성된 것을 특징으로 하는 프로브카드.
제4항에 있어서, 상기 복수의 배선군이 신호의 종류마다, 전원의 종류마다 상기 카드기판의 내부에서 계층 분할되어 있는 것을 특징으로 하는 프로브카드.
반도체 집적회로가 반도체 웨이퍼에 행열상으로 형성된 상태로 행하는 반도체 집적회로의 프로빙시험방법에 있어서,

연속된 2열이면서 적어도 연속된 2행 이상의 반도체 집적회로에 완전히 독립적으로 신호를 인가하여 전기적 특성을 동시 병렬로 측정하는 것을 특징으로 하는 반도체 집적회로의 프로빙시험방법.