KR100274556B1

KR100274556B1 - 웨이퍼상의 장치들의 검사 시스템

Info

Publication number: KR100274556B1
Application number: KR1019920006078A
Authority: KR
Inventors: 프레드제이.라이트
Original assignee: 윌리엄 비. 켐플러; 텍사스 인스트루먼츠 인코포레이티드
Priority date: 1992-04-11
Filing date: 1992-04-11
Publication date: 2000-12-15

Abstract

가요성 막 프로우브를 사용하여 반도체 웨이퍼 상의 반도체 장치들을 검사하기 위한 검사 시스템은 검사 시스템 컴퓨터, 이 검사 시스템 컴퓨터에 접속된 적어도 하나의 검사 헤드(12, 13) 및 상기 검사 헤드에 접속된 적어도 하나의 검사 프로우브(18, 19, 20, 21)을 포함하고, 이 검사 프로우브는 반도체 웨이퍼 상 모든 장치들 위에 있는 접촉부들의 수와 동일한 수의 접촉부들을 갖는 다수의 가요성 막(22, 23, 24, 25)를 갖고 있다.

Description

웨이퍼상의 장치들의 검사 시스템

집적 회로, 하이브리드 장치, 및 패키징 상호 접속부들은 사이즈 및 복잡성에 있어서 증가하고 있다. 많은 I/O 핀 수를 갖는 큰 면적의 장치 및 기판들이 점점 일반화되고 있다. 대규모 장치에서의 한가지 문제점은 회로들을 전기적으로 검사하기가 점점 더 어려워진다는 것이다. 회로 상의 조밀도 및 I/O의 수가 증가함에 따라, 종래의 프로우브 카드(probe card)를 제조하고 유지하기가 더 어려워진다. 대규모 ASIC(응용 주문형 집적 회로) 장치에서, I/O 패드의 수는 종래의 프로우브 카드에 수용가능한 프로우브의 최대 밀도를 초과할 수 있다. 하이브리드 기판의 프로우빙 또는 상호 접속부들의 패키징과 같은 몇몇 응용에서, 2차원 어레이의 프로우브 위치들이 바람직하지만 현 기술로 검사하는 것은 불가능하다. 이러한 프로우브 카드 복잡성의 문제외에도, 프로우브 수가 증가함에 따라 프로우브 카드의 비용이 비약적으로 증가하게 된다.

반도체 장치를 위한 표준 전기적 프로우빙 방법은 검사 시스템과 장치 사이에 전기적 콘택트를 제공하기 위하여 니들(needle) 또는 블레이드(blade) 프로우브카드를 사용한다. 텅스텐 니들들은 프로우브 카드에 뚫린 홀 주변의 에폭시 판 상에 납땜된다. 이 프로우브 카드의 제조는, 각 프로우브 포인트가 카드에 개별적으로 납땜되어 장치 상의 검사 패드에 주의깊게 정렬되어야 하는 제조 기술보다는 기술에 있어 더 우수하다. 니들 팁들의 평면성 및 상대 위치는 장치의 성공적인 프로우빙에 중요하다. 사용하는 동안, 검사 패드에의 프로우브 팁 각각의 접촉은 니들들이 약간 변형되도록 유발하여, 결국 프로우브 카드의 보수를 필요로 하게 만든다. 이와 같은 프로우브 카드의 노동 집약적인 제조 및 유지 방법은 카드의 가격을 상승시켜, 프로우브 팁의 수의 증가에 따라 비용을 증가시키게 된다.

단일 반도체 다이(die)를 검사하기 위하여 가요성 막을 사용하여 제조된 몇몇 검사 헤드(head)들이 있다. 하나의 반도체 웨이퍼가 200 내지 300개의 개별 다이를 갖고 있는 것을 고려하면, 각 다이를 개별적으로 검사하는 데는 시간이 많이 걸린다.

본 발명은 웨이퍼 레벨에서 반도체 장치를 검사하기 위한 시스템 및 장치에 관한 것이다. 이 시스템은 웨이퍼 상에 있는 모두 장치들 상의 콘택트 패턴과 같은 콘택트 패턴을 갖는 가요성 프로우브를 사용한다. 이 프로우브는 각 층들 상에 상호 접속 도체들을 갖는 다층의 가요성 막을 포함하는데, 이 도체들은 이 막 상의 콘텍트 패턴의 각 콘택트에 접속된다. 이 도체들은 검사중인 장치에 검사 신호 및 전압들을 제공하기 위해 사용되는 핀 전자 검사 헤드에 접속된다. 이 검사 헤드는 내장되어 있거나 메인 프레임 검사 시스템에 접속될 수 있는 검사 시스템에 접속된다.

본 발명의 목적 뿐만 아니라 본 발명에 의한 기술적 진보성은 첨부된 도면을 참조하여 본 발명의 양호한 실시예에 대한 다음의 설명 및 수반되는 특허 청구의 범위에 나타난 신규한 특징들로부터 명백해질 것이다.

제1도는 다중 프로우브 카드들을 사용하는 검사 시스템의 블럭도.

제2도는 웨이퍼 레벨의 프로우브 카드를 예시한 도면.

제3도는 제2도의 프로우브 카드의 부분 단면도.

〈도면의 주요부분에 대한 부호의 설명〉

10 : 검사 시스템

11 : 백플레인

12, 13 : 검사 헤드

14, 15, 16, 17 : 케이블

18, 19, 20, 21 : 프로우브 카드

22, 23, 24, 25 : 가요성 막

26 : 시스템 인터페이스

도 1은 다수의 웨이퍼들을 검사하기 위한, 그리고 웨이퍼에서 분리하기 전에 각 반도체 장치들을 검사하기 위한 검사 시스템을 도시하고 있다. 검사 시스템(10)은 두개의 검사 헤드들(12 및 13)에 상호 접속된 백플레인(11)을 갖는다. 각 검사 헤드는 웨이퍼 프로우브에 검사 신호와 전압들을 송신할 수 있는 핀 전자 장치를 갖고 있다. 헤드(12)는 케이블들(14 및 15) 각각에 의해 프로우브 카드들(18 및 19)에 접속된다. 각 검사 프로우브들(18 및 19)은 검사 중인 웨이퍼 상에 있는 모든 장치들의 콘택트들의 개수와 같은 개수의 콘택트들을 갖는 가요성 막들(22, 23)을 갖는다.

검사 헤드(13)는 케이블들(16 및 17) 각각에 의해 접속된 두개의 프로우브 카드들(20 및 21)을 갖는다. 프로우브 카드들(20 및 21) 각각은 그 위에 콘택트 패턴을 가진 가요성 막(24 및 25)를 갖는다. 예시된 검사 시스템에서, 4개의 웨이퍼가 동시에 검사될 수 있다. 4개의 한계값은 아니다. 시스템의 핀 전자 장치 및 검사 프로우브 카드의 수가 제한될 뿐이다.

검사 시스템(10)은 전용 검사 시스템이거나, 중앙 컴퓨팅 시스템에 인터페이스될 수 있다. 인터페이스(26)는 검사 시스템을 중앙 컴퓨터 시스템에 접속하는 것으로 도시되어 있다.

도 2는 막(32)을 고정하고 있는 지지 부재(31)를 갖는 검사 프로우브 카드를 도시하고 있다. 막(32)은 검사될 반도체 웨이퍼의 콘택트와 똑같은 콘택트(34) 패턴의 어레이를 갖는다. 도체들(33)은 이 콘택트들에 접소되어 있다. 각 콘택트에 대해 하나의 도체가 존재한다. 이 도체들은 하나의 검사 헤드에 접속된다. 검사 헤드 내에서, 이 도체들이 멀티플렉싱되어, 한 세트의 핀 전자 장치는 다수의 장치들을 검사하는 데에 사용될 수 있다.

가요성 막(32)은 실제로 여러 층들로 되어 있는데, 각 층은 그 위에 다수의 도체들(33)을 갖고 있다. 필요한 개수의 도체들을 제공하기 위해 여러 층들이 필요하다, 가요성 재료로는 예를 들면 폴리아미드(polyimid)가 있다.

도 3은 상부의 도체 트레이스(41)와 범프 콘택트(42)를 한 층의 막(40)을 도시하고 있다. 이 막(40)은 각 콘택트(42) 주위에서 자유롭게 굽혀지기 때문에 웨이퍼 상의 콘택트에서의 어떠한 비평탄성도 보상된다.

동작 중, 프로우브 검사 카드는 반도체 웨이퍼에 연결되고, 프로우브 카드 상의 각 콘택트는 웨이퍼 상의 한 장치 상의 각 콘택트에 연결된다. 프로우브 카드상의 콘택트들이 웨이퍼 상의 콘택트들에 연결되도록 하향 압력이 지지 부재(31) 상에 작용한다. 프로우브 카드 콘택트들이 막면 상에 존재하는 상기 막은 가요성이 있기 때문에, 프로우브 카드 상의 모든 콘택트들과 웨이퍼 상의 모든 콘택트들 사이에 접촉이 이루어질 것이다.

웨이퍼 상의 각 장치는 검사 시스템(10)에 의해 결정되는, 그리고 검사 헤드들(12 및 13)에 의해 상호 접속되는 일련의 검사를 받는다, 각 검사 헤드는 적어도 두개의 프로우브 검사 카드들을 검사하기 위하여 필요한 전압 및 신호들을 공급한다. 다중 검사 헤드들은 다수의 웨이퍼들을 동시에 검사할 수 있는 능력을 제공한다.

본 발명은 반도체 장치를 검사하는, 특히, 반도체 웨이퍼로부터 분리되기 이전에 반도체를 검사하는 시스템에 관한 것이다.

Claims

가요성 막 프로우브를 사용하여 반도체 웨이퍼 상의 반도체 장치들을 검사하기 위한 검사 시스템에 있어서, 검사 시스템 컴퓨터, 상기 검사 시스템 컴퓨터에 접속되어 있는 적어도 하나의 검사 헤드, 및 상기 검사 헤드에 접속되어 있고, 상기 반도체 웨이퍼 상의 모든 장치들 상에 있는 콘택트들의 수와 동일한 개수의 콘택트들을 가진 가요성 막을 갖고 있는 적어도 하나의 검사 프로우브를 포함하고, 상기 가요성 막은 상기 막 상의 상기 콘택트들을 상기 적어도 하나의 검사 헤드와 상호 접속하기 위하여 각 층 상에 도체들을 갖는 다층 막인 것을 특징으로 하는 검사 시스템.
제1항에 있어서, 상기 검사 프로우브 상의 상기 콘택트들의 패턴은 검사되고 있는 상기 반도체 웨이퍼 상의 모든 콘택트들과 같은 패턴인 것을 특징으로 하는 검사 시스템.
제1항에 있어서, 상기 막 상의 모든 콘택트들이 검사 중인 상기 반도체 웨이퍼 상에 있는 모든 장치들 상의 모든 콘택트들에 연결되도록 상기 가요성 막에 포지티브 하향 압력을 가하기 위하여, 상기 검사 프로우브는 상기 가요성 막의 주위에 적어도 부분적으로 연장되는 프레임을 갖는 것을 특징으로 하는 검사 시스템.
제1항에 있어서, 상기 검사 헤드는 상기 검사 시스템 컴퓨터로부터의 검사 신호와 전압들을 상기 검사 프로우브 상의 상기 도체들에 멀티플렉싱하는 것을 특징으로 하는 검사 시스템.
가요성 막 프로우브를 사용하여 반도체 웨이퍼 상의 반도체 장치들을 검사하기 위한 검사 시스템에 있어서, 검사 시스템 컴퓨터, 상기 검사 시스템 컴퓨터에 접속되어 있는 적어도 하나의 검사 헤드, 및 상기 검사 헤드에 접속되어 있고, 상기 반도체 웨이퍼 상의 모든 장치들 상에 있는 콘택트들의 개수와 동일한 개수의 콘택트들을 가진 다수의 가요성 막들을 갖고 있는 적어도 하나의 검사 프로우브를 포함하고, 상기 다수의 가요성 막들은 상기 막 상의 콘택트들을 상기 적어도 하나의 검사 헤드와 상호 접속하기 위하여 각 층 상에 도체들을 갖는 것을 특징으로 하는 검사 시스템.
제5항에 있어서, 상기 검사 프로우브 상의 상기 콘택트들의 패턴은 검사 중인 상기 반도체 웨이퍼 상의 모든 장치 위에 있는 모든 콘태트들과 동일한 패턴인 것을 특징으로 하는 검사 시스템.
제5항에 있어서, 상기 막 상의 모든 콘택트들이 검사 중인 상기 반도체 웨이퍼 상의 모든 장치들 상에 있는 모든 콘택트들에 연결되도록 상기 가요성 막에 포지티브 하향 압력을 가하기 위하여, 상기 검사 프로우브는 상기 가요성막의 주위에 적어도 부분적으로 연장되는 프레임을 갖는 것을 특징으로 하는 검사 시스템.
제5항에 있어서, 상기 검사 헤드는 상기 검사 시스템 컴퓨터로부터의 검사 신호와 전압들을 상기 검사 프로우브 상의 상기 도체들에 멀티플렉싱하는 것을 특징으로 하는 검사 시스템.