JP2001077162A - 半導体集積回路のプロービング試験方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路の生産性を向上できると同時
に、その生産コストを抑制することができる半導体集積
回路のプロービング試験方法を提供すること。 【解決手段】 複数の外部パッドを有する複数のチップ
３が行列状に配置されたウェーハ１を少なくとも１つ用
意し、テスタから送信されたテスト信号及び電源信号を
受信する複数の接触端子２１を有し、かつ上記複数の外
部パッドに対応して設けられた複数の探針群１９を有す
るプローブカード１５を少なくとも一つ用意し、接触端
子２１を介してテスタから探針群１９へ、テスト信号及
び電源信号をそれぞれ全く独立に供給する。そして、テ
スト信号及び電源信号を２行かつ少なくとも２列以上の
チップ３に対して独立かつ同時並列に供給するととも
に、チップ３の電気特性をそれぞれ全く独立に同時並列
に測定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
のプロービング試験方法に関する。

【０００２】

【従来の技術】半導体集積回路のプロービング試験は、
ウェーハプロセス終了後、ダイシングする以前、即ち、
半導体集積回路が半導体ウェーハに行列状に形成された
状態で行われる、半導体集積回路の電気的特性試験であ
る。この試験によって、半導体集積回路の良否がウェー
ハ状態で判別され、不良な半導体集積回路チップが選別
される。不良なチップがウェーハ状態で判別されること
で、後のアセンブリ工程に不良なチップを回さずに済
み、生産コストの無用な増加を防止できる効果を得てい
る。

【０００３】ところで、近年、半導体集積回路の集積度
が増し、試験時間は長くなるばかりである。この対応と
して、従来、チップを一つ一つ試験していたところを、
複数のチップを同時に試験し、チップ一つ当たりの試験
時間を短縮するようにしている。

【０００４】図１２は、従来のプローブカードと、その
プローブカードによって試験される半導体ウェーハとを
示した斜視図である。

【０００５】図１２に示すように、半導体ウェーハ１に
は、半導体集積回路チップ３が行列状に形成されてい
る。同図では、チップ３は、合計８４個形成されてい
る。

【０００６】また、チップ３のプロービング試験に使用
されるプローブカード５には、一つの探針孔７が設けら
れており、この探針孔７からは、１列４行、合計４個の
チップ３ａ〜３ｄに対応した探針群９ａ〜９ｄが導出さ
れている。

【０００７】従来では、このようなプローブカード５を
使用して、４個のチップ３ａ〜３ｄの電気的特性を同時
に測定している。

【０００８】しかし、半導体集積回路の集積度は、特に
半導体メモリを中心に、益々高まってきており、たとえ
図１２に示すプローブカード５を使用したとしても、チ
ップ一つ当たりの試験時間は、再び増加に転じてきてい
る。

【０００９】この試験時間の増加を、再度、短縮させる
ために、１列当たりの対応チップの個数を増やし、同時
に測定できるチップ３の個数を増加させることを試み
た。

【００１０】図１３は、従来の他のプローブカードと、
そのプローブカードによって試験される半導体ウェーハ
とを示した斜視図である。

【００１１】図１３に示すように、プローブカード５´
では、一つの探針孔７からは、１列８行、合計８個のチ
ップ３ａ〜３ｈに対応した探針群９ａ〜９ｈが導出され
ていて、図１２に示すプローブカード５に比較し、同時
に測定できるチップ３の個数が４個増加している。この
ようなプローブカード５´を使用することで、半導体ウ
ェーハ一枚当たりに要する試験時間は、再び短縮され
た。

【００１２】しかし、プローブカード５´を使用してプ
ロービング試験を行うと、不良品の数が、若干ながらも
増加する傾向があることが発覚した。この傾向を裏付け
るために、チップを一つ一つ試験し直してみたところ、
プローブカード５´が使用された試験では不良品とされ
ていたチップの中にも、良品があることが判明した。

【００１３】このような不良品の増加の原因は、現在、
考えられるものを挙げるとするならば、次の通りであ
る。

【００１４】同時測定では、同時測定される全てのチッ
プからの応答信号を、プローブカードを介して同時にテ
スタに伝える。テスタは、応答されてきた信号のレベ
ル、および応答されてきた信号の立ち上がり立ち下がり
時間をそれぞれ、ある許容範囲、もしくはある許容値と
比較して、チップが良品であるか不良品であるかを判断
する。

【００１５】探針群９は、カードの縁に設けられた、プ
ローブカードをテスタに接触させるため接触子群１１
に、カードの内部に設けられた図示せぬ配線を介して接
続されている。チップから応答されてきた信号のレベル
は、テスタに伝えられる以前にカード内の配線の抵抗に
よって当然に降下する。また、チップから応答されてき
た信号の立ち上がり立ち下がり時間も、カード内の配線
の容量によって当然に変化する。

【００１６】１列当たりの対応チップの個数が増やされ
たプローブカードは、カード径Ｄが大きい。カード径Ｄ
が大きくなると、カードの中央付近の探針群９（図１３
では探針群９ｄおよび９ｅ）と接触子群１１とを接続す
るための配線の長さと、カードの端部付近にある探針群
９（図１３では探針群９ａおよび９ｈ）と接触子群１１
とを接続するための配線の長さとの差が大きくなってく
る。最長の配線と最短の配線との差が大きくなると、配
線群の抵抗および容量のばらつきが大きくなる。また、
配線長が長いと、微小な配線間クロストークが発生して
いる確率も高い。

【００１７】さらには、カード径Ｄが大きくなると、カ
ード自体が反り易くなる。カード自体が反ると、プロー
ブとチップパッドとの接触点、並びにプローブとテスタ
との接触点における接触抵抗値がそれぞればらつく。ま
た、カード自体の反りは、カード内に設けられている配
線群に応力を加えることにもなる。配線中、過剰な応力
が加わった部分では、配線の電気的特性が局部的に変化
することもある。

【００１８】これらの問題のいずれか、あるいはこれら
の問題が相乗効果を起こし、プロービング試験の精度を
劣化させる。

【００１９】特に一つの許容範囲、もしくは一つの許容
値と、多数の信号とを同時に比較する同時測定では、上
記の問題のいずれもが、無用な不良品を発生させる原因
になり得る。カード内に設けられている配線群の抵抗お
よび容量のばらつき、接触抵抗値のばらつき、配線群の
局部的な電気的特性の変化、微小な配線間クロストーク
のいずれもが、各チップ自身の、真の特性、あるいは真
の能力を隠すからである。

【００２０】なお、このようなプロービング試験の精度
の劣化は、大規模容量化された半導体メモリ装置で顕著
である。この原因は、装置の動作が非常に高速であるた
めに、信号の立ち上がり立ち下がり時間の許容値、もし
くは許容範囲を厳しく設定していることである。大規模
容量化された半導体メモリ装置は、現在ある半導体装置
の中で最も繊細で敏感な装置の一つである。このため、
僅かな誤差が、予期せぬ誤動作に発展する可能性を持
つ。予期せぬ誤動作を防ぐためにも、プロービング試験
には、厳しい条件を与える。厳しい条件で試験するため
に、上記カード内に設けられている配線群で起こる問
題、たとえ僅かな問題であっても、良品、不良品の選別
に、より大きく反映されていくのである。

【００２１】

【発明が解決しようとする課題】以上のように、半導体
集積回路の生産性を高めるためにも、プロービング試験
時間は短縮させたい、という要求がある。この要求は、
同時に測定できるチップの個数を増加させることで満た
すことができた。

【００２２】しかしながら、同時に測定できるチップの
個数を増加させると、不良品が不必要に増加し、半導体
集積回路の生産コストが上昇する、という問題が新たに
発生した。

【００２３】この発明は上記の点に鑑みて為されたもの
で、その目的は、半導体集積回路の生産性を向上できる
と同時に、半導体集積回路の生産コストを抑制すること
ができる半導体集積回路のプロービング試験方法を提供
することにある。

【００２４】

【課題を解決するための手段】上記目的を達成するため
に、この発明では、それぞれが複数の外部パッドを有す
る複数の半導体集積回路チップが行列状に配置された半
導体ウェーハを少なくとも１つ用意する工程と、テスタ
から送信されたテスト信号及び電源信号を受信する複数
の接触端子を有し、かつ、前記半導体集積回路チップに
設けられた前記複数の外部パッドに対応して設けられた
複数の探針群を有するプローブカードを少なくとも一つ
用意する工程と、前記プローブカードに設けられた前記
複数の接触端子を介して、前記テスタから、前記複数の
探針群へ、前記テスト信号及び前記電源信号が、それぞ
れ全く独立に供給される工程と、前記複数の外部パッド
を介して、前記複数の探針群から、前記複数の半導体集
積回路チップへ、前記テスト信号及び前記電源信号がそ
れぞれ全く独立に供給される工程であって、前記テスト
信号及び前記電源信号は、２列、かつ、少なくとも２列
以上の前記半導体集積回路チップに対して、独立、か
つ、同時並列に供給される工程と、半導体集積回路チッ
プの電気特性をそれぞれ全く独立に同時並列に測定する
工程とを具備することを特徴としている。

【００２５】

【発明の実施の形態】以下、この発明の実施の形態につ
いて説明する。この説明に際し、全ての図面において、
同一の部分には同一の参照符号を付し、重複する説明は
避けることにする。

【００２６】図１は、この発明の第１の実施の形態に係
るプローブカードと、そのプローブカードによって試験
される半導体ウェーハとの関係を示した斜視図、図２
は、図１に示すプローブカードの探針孔付近を拡大した
拡大図である。

【００２７】図１に示すように、半導体ウェーハ１に
は、半導体集積回路チップ３が行列状に形成されてい
る。この第１の実施の形態では、従来と同じように、チ
ップ３が、合計８４個形成されている。

【００２８】チップ３のプロービング試験に使用される
プローブカード１５には、２列４行、合計８個のチップ
３ａ〜３ｈに対応した探針群１９ａ〜１９ｈが設けられ
ている。カード基板２０には、一つの探針孔１７が設け
られていて、この探針孔１７の内部には、探針群１９ａ
〜１９ｈが導出されている。探針孔１７は、この例では
２つの短辺と２つの長辺とを有する長方形に形成された
穿孔である。第１列めの半導体集積回路チップ３ａ〜３
ｄの外部パッド群３１（図２参照）に対応した探針群１
９ａ〜１９ｄは、２つの長辺のうちの一辺に沿って形成
され、第２列めの半導体集積回路チップ３ｅ〜３ｈの外
部パッド群３１に対応した探針群１９ｅ〜１９ｈは、上
記一辺に相対した他辺に沿って形成されている。カード
基板２０の表面に導出された、図示せぬテスタに接触さ
れる接触子群２１はそれぞれ、カード基板２０の縁に沿
って配置されている。探針群１９は、接触子群２１に、
カード基板２０の内部、あるいはカード基板２０の表面
に形成された図示せぬ配線を介して接続されている。図
示せぬテスタからの試験信号は、接触子群２１に供給さ
れ、探針群１９に伝えられる。そして、図示せぬテスタ
からの試験信号は、探針群１９より、２列４行、合計８
個のチップ３ａ〜３ｈへ同時に供給される。試験信号を
受けたチップ３ａ〜３ｈはそれぞれ、応答信号を出力す
る。応答信号は、探針群１９に供給され、接触子群２１
に伝えられる。接触子群２１に伝えられた応答信号は、
前記テスタへ供給される。テスタは、応答信号のレベ
ル、および応答信号の立ち上がり立ち下がり時間など
を、試験項目ごとにそれぞれ、ある許容範囲、もしくは
ある許容値と比較し、２列４行合計８個のチップ３ａ〜
３ｈがそれぞれ、良品であるか不良品であるかを、同時
に判断する。

【００２９】このような第１の実施の形態に係るプロー
ブカード１５であると、従来の１列８行のプローブカー
ド５´と同様に、８個のチップ３ａ〜３ｈを同時に測定
できるために、チップ一つ当たり試験時間が短縮され、
結果として半導体ウェーハ一枚当たりの試験時間を短縮
できる。

【００３０】しかも、カード径Ｄは、従来の１列４行の
プローブカード５と、ほぼ同じカード径にできるため
に、カード基板２０の内部、あるいは表面に形成された
図示せぬ配線群のうち、最長のものと最短のものとの差
が小さくなり、配線群の抵抗および容量のばらつきを小
さくできる。よって、各チップ自身の、真の特性、ある
いは真の能力を隠してしまう原因となる、カード基板２
０に設けられた配線間でのスキュー差が小さくなり、プ
ロービング試験の精度の劣化を抑制できる。また、カー
ド径Ｄは、小さいままであるので、カード基板２０の反
りの問題も少ない。しかも、配線の長さが全体的に短い
ままであるので、微小な配線間クロストークも軽減され
る。

【００３１】これらの点より、第１の実施の形態に係る
プローブカード１５によれば、生産性を向上できると同
時に、生産コストを抑制できる、という効果を得ること
ができる。

【００３２】図３は、この発明の効果を従来と比較して
説明するための図で、（ａ）図は従来のプロービング試
験の結果を示す図、（ｂ）図は第１の実施の形態のプロ
ービング試験の結果を示す図である。

【００３３】まず、図３（ａ）に示すように、図１３に
示されたプローブカード５´を使用して１列８行のチッ
プ３ａ〜３ｈを同時測定したときには、８個のチップ当
たり、良品を３個採ることができた。

【００３４】同図には、チップの真の特性、あるいは真
の能力を、破線により示されている。このようなチップ
の真の特性、あるいは真の能力からみれば、良品は、８
個のチップ当たり７個存在するはずである。図１３に示
されたプローブカード５´を使用して同時測定すると、
４個が無用に不良と判断されてしまう。

【００３５】しかし、図３（ｂ）に示すように、第１の
実施の形態に係るプローブカード１５を使用して２列４
行のチップ３ａ〜３ｈを同時測定したときには、８個の
チップ当たり、良品を６個採ることができ、良品を３個
増加させることができた。

【００３６】なお、図３（ａ）に示すチップ３ａ〜３ｈ
と、図３（ｂ）に示すチップ３ａ〜３ｈとは、厳密には
同じチップではないが、図３（ａ）、（ｂ）では、発明
の効果を説明するために、チップの真の特性、あるいは
真の能力を、あえて揃えてある。

【００３７】重要なところは、図１３に示されたプロー
ブカード５´を使用した同時測定では不良として認識さ
れていた、チップの真の特性、あるいは真の能力が合格
ライン付近にあるものを、第１の実施の形態に係るプロ
ーブカード１５を使用した同時測定では良品として認識
できるようになったことである。これによって、半導体
集積回路の歩留りが向上し、その生産コストを抑制する
ことが可能となる。

【００３８】次に、この発明の第２の実施の形態に係る
プローブカードについて説明する。

【００３９】図４は、この発明の第２の実施の形態に係
るプローブカードの平面図である。

【００４０】この第２の実施の形態は、第１の実施の形
態に説明したようなプローブカード１５において、カー
ド基板２０に設けられた配線群の長さがそれぞれ最短と
されるように、配線群のレイアウトを工夫したものであ
る。

【００４１】図４に示すように、プローブカード１５
の、探針孔１７の長軸方向に沿った中心線３０がある。
この中心線３０を境にして、カード基板２０の紙面右側
の領域３３Ｒには、４つの配線区域３５ａ〜３５ｄが設
定され、一方、カード基板２０の紙面左側の領域３３Ｌ
には、他の４つの配線区域３５ｅ〜３５ｈが設定されて
いる。配線区域３５ａには、チップ３ａのパッドに対応
した探針群１９ａ（図１、図２に図示、図４には図面が
繁雑化するのを避けるために図示せず）と、チップ３ａ
のパッドに対応した接触子群２１ａとを互いに接続する
配線群３７ａが形成されている。以下同様に、配線区域
３５ｂには、図示せぬ探針群１９ｂと接触子群２１ｂと
を互いに接続する配線群３７ｂが形成され、…、配線区
域３５ｈには、図示せぬ探針群１９ｈと接触子群２１ｈ
とを互いに接続する配線群３７ｈが形成されている。

【００４２】このようなチップ３ａ〜３ｄの列に対応す
る探針群１９ａ〜１９ｄ、接触子群２１ａ〜２１ｄ、お
よび探針群１９ａ〜１９ｄと接触子群２１ａ〜２１ｄと
を互いに接続する配線群３７ａ〜３７ｄをそれぞれ探針
孔１７の長軸方向に沿った中心線３０を境として２分割
された一方の領域３３Ｒに設け、チップ３ｅ〜３ｈの列
に対応する探針群１９ｅ〜１９ｈ、接触子群２１ｅ〜２
１ｈ、および探針群１９ｅ〜１９ｈと接触子群２１ｅ〜
２１ｈとを互いに接続する配線群３７ｅ〜３７ｈを２分
割された他方の領域３３Ｌに設けたプローブカードであ
ると、配線群３７ａ〜３７ｈそれぞれの長さを最短に設
定することができる。配線群３７ａ〜３７ｈそれぞれの
長さが最短に設定されることにより、特に配線群３７の
抵抗および容量のばらつき、および配線間クロストーク
などをそれぞれ小さくすることができる。よって、より
精度の高いプロービングテストが可能となる、多数個の
チップ３ａ〜３ｈを同時に測定に使用されるプローブカ
ードを得ることができる。

【００４３】次に、この発明の第３の実施の形態に係る
プローブカードについて説明する。

【００４４】図５は、この発明の第３の実施の形態に係
るプローブカードの平面図である。

【００４５】この第３の実施の形態は、第１の実施の形
態に説明したようなプローブカード１５において、配線
間クロストークが、より減少されるように、カード基板
２０の構造を工夫したものである。

【００４６】図５に示すように、カード基板２０は、第
１層２０-1、第２層２０-2、第３層２０-3、第４層２０
-4、第５層２０-5、第６層２０-6、および第７層２０-7
の７層に分けられている。第１層カード基板２０-1には
接触子群２１が設けられている。配線群３７は、第１層
カード基板２０-1より下層のカード基板２０-2〜２０-7
それぞれに、信号の種類ごとおよび電源の種類ごとに分
けられて設けられている。この形態に係るプローブカー
ド１５は、半導体メモリ装置をテストするときに使用さ
れる。このため、配線群３７は、アドレス信号用配線
群、データ信号用配線群、接地線（ＶＳＳ）群、ロウア
ドレスストローブ信号、カラムアドレスストローブ信号
などのコントロール信号用配線群、電源線（ＶＣＣ）
群、モニター用などのその他の配線群の７種類に分けら
れている。そして、アドレス信号用配線群は第２層カー
ド基板２０-2に、データ信号用配線群は第３層カード基
板２０-3に、接地線群は第４層カード基板２０-4に、コ
ントロール信号用配線群は第５層カード基板２０-5に、
電源線群は第６層カード基板２０-6に、その他の配線群
は第７層カード基板２０-7にそれぞれ設けられている。
カード基板２０-2〜２０-7各層に形成された配線群３７
と、カード基板２０-1に形成された接触子２１とは、カ
ード基板２０-1〜２０-7に形成されたスルーホール３９
を介して互いに接続される。

【００４７】このような配線群３７を、カード基板２０
の内部で信号の種類および電源の種類ごとに階層分けし
たプローブカードであると、配線間クロストークを、よ
り効果的に減ずることができる。よって、さらに精度の
高いプロービングテストが可能となる、多数個のチップ
３ａ〜３ｈを同時に測定に使用されるプローブカードを
得ることができる。

【００４８】なお、この第３の実施の形態に係るプロー
ブカードは、第２の実施の形態に係るプローブカードと
組み合わせることもできる。

【００４９】次に、この発明に係るプローブカードを使
用したプロービング試験方法の例を、この発明の第４、
第５、第６の実施の形態として説明する。

【００５０】図６は、この発明の第４の実施の形態に係
るプロービング試験方法の構成図である。

【００５１】この発明の第４の実施の形態は、第１の実
施の形態で説明した同時測定より、同時に測定できるチ
ップの個数を、さらに増加できる例である。

【００５２】図６に示すように、一つのテスト装置４１
に、複数のテストステーション４３（４３-1〜４３-4）
を設け、各テストステーション４３に一つずつ、プロー
ブカード１５（１５-1〜１５-4）を取り付ける。そし
て、複数のウェーハ１（１-1〜１-4）を、テスト装置４
１により、テストステーション４３およびプローブカー
ド１５を介して同時に測定する。

【００５３】このようなプロービング試験方法である
と、１枚のプローブカード１５で同時に測定できるチッ
プの数をＬ、テストステーション４３の数をＭとしたと
き、Ｌ×Ｍ個のチップを同時に測定できる。よって、測
定の精度の高いプロービングテストを、より多くのチッ
プで同時に行うことができる。

【００５４】図６に示される例では、上記チップの数Ｌ
が８、上記テストステーション４３の数Ｍが４であるの
で、３２個のチップを、同時に測定することができる。
しかも、第１の実施の形態、あるいは第２の実施の形
態、あるいは第３の実施の形態、あるいは第２と第３の
実施の形態とを組み合わせたプローブカードを使用して
測定されるので、３２個という大量のチップを同時に測
定したとしても、その測定の精度が低下することはな
い。

【００５５】図７は、この発明の第５の実施の形態に係
るプロービング試験方法の構成図である。

【００５６】この発明の第５の実施の形態は、第４の実
施の形態で説明した同時測定より、チップ一個当たりの
設備投資を抑制でき、コストパフォーマンスの良い試験
方法の例である。

【００５７】図７に示すように、一つのテスト装置４１
に、一つのテストステーション４３を設け、一つのテス
トステーション４３に複数のプローブカード１５（１５
-1、１５-2）を取り付ける。そして、一枚のウェーハ１
を、テスト装置４１により、一つのテストステーション
４３および複数のプローブカード１５（１５-1、１５-
2）を介して同時に測定する。

【００５８】このようなプロービング試験方法である
と、１枚のプローブカード１５で同時に測定できるチッ
プの数をＬ、プローブカードの取り付け枚数をＮとした
とき、Ｌ×Ｎ個のチップを同時に測定できる。よって、
第４の実施の形態と同様に、測定の精度の高いプロービ
ングテストを、より多くのチップで同時に行うことがで
きる。

【００５９】図７に示される例では、上記チップの数Ｌ
が８、上記取り付け枚数Ｎが２であるので、一台のテス
トステーション４３で、１６個のチップを同時に測定す
ることができる。しかも、その測定精度は、上述の測定
精度の良いプローブカードが二枚使用されるために、低
下することはない。

【００６０】さらに複数のプローブカード１５が、一つ
のテストステーションに取り付けられるので、一つのテ
ストステーション当たりのチップ同時測定数を増加させ
ることができるので、チップ一個当たりの設備投資を抑
制することができる。また、多数個のチップを同時に測
定できるプローバーでありながらも、テストステーショ
ンの数を少なくできるので、上記プローバーを配置する
ためのフロアを小さくできる。フロアを小さくできる
と、このフロアの空調コストを抑制できるとともに、空
調精度、特にフロア内の清浄度を上げることができる。
このため、プロービング試験のときに、フロア内に微量
ながらも存在する可能性のある半導体にとって有害な物
質、例えばナトリウムなどによるチップ汚染、および導
電性微粒子、例えばシリコンクズなどによる配線間の短
絡、これらのような事故の発生についても抑制すること
ができる。

【００６１】なお、図７に示されるように、第５の実施
の形態に係る試験方法は、ウェーハ１の口径φが大きく
なり、一枚のウェーハ１に形成されるチップ数が増加し
てきたときに、より有効となってくる。

【００６２】図８は、この発明の第６の実施の形態に係
るプロービング試験方法の構成図である。

【００６３】この発明の第６の実施の形態は、第４の実
施の形態と第５の実施の形態とを組み合わせた例であ
る。

【００６４】図８に示すように、一つのテスト装置４１
に、複数のテストステーション４３（４３-1、４３-2）
を設け、各テストステーション４３（４３-1、４３-2）
それぞれに、複数のプローブカード１５（１５-1〜１５
-4）を取り付けている。そして、複数のウェーハ１（１
-1、１-2）を、テスト装置４１により、複数のテストス
テーション４３（４３-1、４３-2）および複数のプロー
ブカード１５（１５-1〜１５-4）を介して同時に測定す
る。

【００６５】このようなプロービング試験方法である
と、１枚のプローブカード１５で同時に測定できるチッ
プの数をＬ、テストステーションの数をＭ、プローブカ
ードの取り付け枚数をＮ、としたとき、Ｌ×Ｍ×Ｎ個の
チップを同時に測定できる。

【００６６】よって、第４の実施の形態と同様に、測定
の精度の高いプロービングテストを、より多くのチップ
で同時に行うことができ、しかも、第５の実施の形態と
同様に、コストパフォーマンスも良い。

【００６７】次に、この発明に係るプローブカードによ
って試験されるのに、好適な半導体集積回路チップを、
この発明の第７の実施の形態として説明する。

【００６８】この発明に係るプローブカードでは、２
列、かつ少なくとも２行以上の半導体集積回路チップが
良品であるか不良であるかを同時に測定する。このよう
なカードでは、カード基板に設けられた探針孔の一辺に
沿って、第１列めのチップに対応したチップのパッドに
対応した探針群を設け、上記の一辺に対向した他辺に沿
って、第２列めのチップに対応したチップのパッドに対
応した探針群を設けることが好ましいとされる。なぜな
らば、第２の実施の形態で説明したような、カード基板
に形成される配線群の長さを最小にできる配線群のレイ
アウトを実現させるために、有効であるためである。

【００６９】そのような探針群により測定される半導体
集積回路チップでは、パッドが一列に配置されているこ
とが望ましい。

【００７０】図９は、探針群と半導体集積回路チップの
パッドとの対応関係を示す図である。

【００７１】図９に示すように、長方形の平面形をした
半導体集積回路チップ３があり、このチップ３の長軸方
向の中心線に沿って、一列に並んでパッド３１が配置さ
れている。一般に、センターパッド型と呼ばれているチ
ップである。

【００７２】このようなセンターパッド型のチップであ
ると、パッド３１が一列であるために、これらのパッド
に、探針群１９を接触させやすい。特に図２にも示され
ていたように、チップ３ａ〜３ｈが２列であっても、パ
ッド３１の列は２列としかならないので、上記のような
探針孔１７の相対向した２つの辺に沿って設けられた探
針群１９ａ〜１９ｈを実現するのに好適である。

【００７３】なお、センターパッド型のチップは、例え
ば大規模容量の半導体メモリ装置に、使われることが多
い。

【００７４】また、図１０に示すように、パッド３１
は、厳密に一列に配置されている必要はなく、千鳥型に
配置されていても良い。

【００７５】次に、この発明に係るプローブカードの変
形した形を、この発明の第８の実施の形態として説明す
る。

【００７６】図１１は、この発明の第８の実施の形態に
係るプローブカードの平面図である。

【００７７】第１の実施の形態で説明したプローブカー
ド１５では、２列４行、合計８個のチップを同時に測定
可能なものであった。この第６の実施の形態で説明した
プローブカード１５では、図９に示すように、２列８
行、合計１６個のチップを同時に測定可能とするもので
ある。

【００７８】８行を同時に測定するプローブカードで
は、カード径Ｄが増加し、図１３に示されたプローブカ
ード５´を使用した同時測定と同様な問題が生ずる。

【００７９】しかし、８行を同時に測定するプローブカ
ードの精度が、今後のプローブカード技術の進展によ
り、現在の４行を同時に測定するプローブカードと同程
度の精度まで向上された場合には、図１１に示すよう
に、この発明に係るプローブカードは、２列８行、合計
１６個のチップを同時に測定可能とするように改良され
ても良い。この場合の効果は、第１の実施の形態と同様
に、１６個のチップを同時に測定可能とするために、１
列１６行とされたプローブカードよりも、カード径Ｄを
小さくでき、半導体集積回路の生産性の向上と、半導体
集積回路の生産コストの抑制を同時に達成できることで
ある。

【００８０】このように、この発明に係るプローブカー
ドは、２列４行に限られるものではなく、プローブカー
ド技術の進展に応じて、行数を順次増加させることが可
能である。

【００８１】また、図１、図４、図５、および図１１に
示された、この発明の実施の形態に係るプローブカード
１５では、接触子２１が外周一列とされているが、接触
子２１の数が増加し、外周一列では配置しきれなくなっ
てきたときには、接触子２１を、例えば同心円状に複数
列設けるようにしても良い。

【００８２】

【発明の効果】以上説明したように、この発明によれ
ば、半導体集積回路の生産性を向上できると同時に、半
導体集積回路の生産コストを抑制することができる半導
体集積回路のプロービング試験方法を提供できる。

【図面の簡単な説明】

【図１】図１はこの発明の第１の実施の形態に係るプロ
ーブカードを示した斜視図。

【図２】図２は図１に示したプローブカードの探針孔付
近の拡大図。

【図３】図３（ａ）は従来のプロービング試験の結果を
示す図、図３（ｂ）はこの発明によるプロービング試験
の結果を示す図。

【図４】図４はこの発明の第２の実施の形態に係るプロ
ーブカードの平面図。

【図５】図５はこの発明の第３の実施の形態に係るプロ
ーブカードの斜視図。

【図６】図６はこの発明の第４の実施の形態に係るプロ
ービング試験方法の構成図。

【図７】図７はこの発明の第５の実施の形態に係るプロ
ービング試験方法の構成図。

【図８】図８はこの発明の第６の実施の形態に係るプロ
ービング試験方法の構成図。

【図９】図９はこの発明の第７の実施の形態に係る探針
群とチップのパッドとの対応関係を示す図。

【図１０】図１０はこの発明の第７の実施の形態に係る
探針群とチップのパッドとの対応関係の他の例を示す
図。

【図１１】図１１はこの発明の第８の実施の形態に係る
プローブカードの斜視図。

【図１２】図１２は従来のプローブカードを示した斜視
図。

【図１３】図１３は従来の他のプローブカードを示した
斜視図。

【符号の説明】 １、１-1〜１-4…半導体ウェーハ、 ３、３ａ〜３ｈ…半導体集積回路チップ、 １５、１５-1〜１５-4…プローブカード、 １７…探針孔、 １９、１９ａ〜１９ｈ…探針群、 ２０、２０-1〜２０-7…カード基板、 ２１、２１ａ〜２１ｈ…接触子群、 ３１…外部パッド群、 ３５ａ〜３５ｈ…配線区域、 ３７ａ〜３７ｈ…配線群、 ４１…テスト装置、 ４３、４３-1〜４３-4…テストステーション。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年９月１１日（２０００．９．１
１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項１

【補正方法】変更

【補正内容】

Claims (5)

【特許請求の範囲】
1. 【請求項１】 それぞれが複数の外部パッドを有する複
   数の半導体集積回路チップが行列状に配置された半導体
   ウェーハを少なくとも１つ用意する工程と、 テスタから送信されたテスト信号及び電源信号を受信す
   る複数の接触端子を有し、かつ、前記半導体集積回路チ
   ップに設けられた前記複数の外部パッドに対応して設け
   られた複数の探針群を有するプローブカードを少なくと
   も一つ用意する工程と、 前記プローブカードに設けられた前記複数の接触端子を
   介して、前記テスタから、前記複数の探針群へ、前記テ
   スト信号及び前記電源信号が、それぞれ全く独立に供給
   される工程と、 前記複数の外部パッドを介して、前記複数の探針群か
   ら、前記複数の半導体集積回路チップへ、前記テスト信
   号及び前記電源信号がそれぞれ全く独立に供給される工
   程であって、前記テスト信号及び前記電源信号は、２
   列、かつ、少なくとも２列以上の前記半導体集積回路チ
   ップに対して、独立、かつ、同時並列に供給される工程
   と、 半導体集積回路チップの電気特性をそれぞれ全く独立に
   同時並列に測定する工程とを具備することを特徴とする
   半導体集積回路のプロービング試験方法。
2. 【請求項２】 前記プローブカードに設けられた前記複
   数の接触端子を介して、前記テスタから前記プローブカ
   ードに設けられた前記複数の探針群へ、前記テスト信号
   及び前記電源信号が送信される全く独立の複数の配線を
   介して、前記接触端子から前記探針群へ前記テスト信号
   及び前記電源信号が、それぞれ全く独立に同時並列に供
   給されることを特徴とする請求項１記載の半導体集積回
   路のプロービング試験方法。
3. 【請求項３】 前記プローブカードに設けられた前記複
   数の接触端子を介して、前記テスタから前記プローブカ
   ードに設けられた前記複数の探針群へ、前記テスト信号
   及び前記電源信号が送信される工程の際、 前記プローブカードは複数の配線群が各信号の種類ご
   と、及び電源の種類ごと前記カード基板の内部で階層分
   けされており、前記配線群を介して前記接触端子から前
   記探針群へ前記テスト信号及び前記電源信号が、それぞ
   れ全く独立に供給されることを特徴とする請求項１記載
   の半導体集積回路のプロービング試験方法。
4. 【請求項４】 少なくとも１つのテストステーションが
   更に用意され、前記テストステーションのそれぞれに
   は、前記少なくとも１つのプローブカードが取り付けら
   れることを特徴とする請求項１記載の半導体集積回路の
   プロービング試験方法。
5. 【請求項５】 少なくとも１つのテストステーションが
   更に用意され、前記テストステーションのそれぞれには
   複数のプローブカードが取り付けられることを特徴とす
   る請求項１記載の半導体集積回路据のプロービング試験
   方法。