KR100292822B1 - 집적회로 칩 검사용 프로브카드 - Google Patents

Abstract

본 발명은 집적회로가 내장된 쿼드 패드형(Quad Pad Type) 칩(Chip)의 전기적 특성을 적어도 2 개 이상 동시에 검사할 수 있는 집적회로 칩 검사용 프로브카드에 관한 것으로써, 집적회로가 내장된 적어도 둘 이상의 칩(Chip)의 전기적 특성을 동시에 검사할 수 있도록 검사용 회로가 구성되어 있으며, 그 중앙에 관통구가 형성되어 있는 인쇄회로기판; 상기 각 칩상에 형성된 접촉패드들을 탐침할 수 있는 복수개의 칩검사용 니들; 상기 인쇄회로기판의 관통구 주변을 따라 설치되어 칩검사용 니들들을 고정하는 고정링 및 칩들 사이의 인접부 부근에서 상기 고정링 사이를 가로질러 설치되어 있으며, 상기 칩간의 인접부 부근에 형성되는 접촉패드를 탐침하기 위한 상기 칩검사용 니들의 일부를 고정지지하는 고정브릿지를 구비하여 이루어다.

따라서, 프로브 콘택저항이 안정적으로 유지되어 EDS 테스트의 신뢰성이 향상되고 수율이 안정적으로 유지되며, 니들의 팁세정주기가 길어져 EDS 테스트의 생산성이 매우 향상되는 효과가 있다.

Description

집적회로 칩 검사용 프로브카드

본 발명은 집적회로 칩 검사용 프로브카드(Probe Card)에 관한 것으로서, 보다 상세하게는 집적회로가 내장된 쿼드 패드형(Quad Pad Type) 칩(Chip)의 전기적 특성을 적어도 2 개 이상 동시에 검사할 수 있는 집적회로 칩 검사용 프로브카드에 관한 것이다.

일반적으로 고집적 반도체소자의 제조과정에서는 웨이퍼(Wafer) 상에 특정의 패턴(pattern)을 반복적으로 형성하여 집적회로를 구성시키는 패브리케이션(Fabrication)공정과, 상기 집적회로가 구성된 웨이퍼를 단위 칩으로 절단한 후 패키징하는 어셈블리(Assembly)공정을 수행한다.

그리고 상기 웨이퍼를 각 단위칩으로 절단하기 이전에 상기 웨이퍼를 구성하고 있는 각 단위칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting : 이하 'EDS' 라 한다)공정을 수행한다.

이러한 EDS공정은 상기 웨이퍼를 구성하고 있는 칩들 중에서 양,불량 칩을 판별하여 상기 불량 칩을 재생시키거나 또는 조기에 제거시킴으로써, 후속되는 상기 어셈블리공정에서의 조립비용 및 검사비용 등을 절감하기 위해서 수행한다.

상기 EDS공정은 프로빙 테스트를 수행하는 프로버(Prober)에 의해 수행되며, 종래의 일반적인 프로버에 관하여는 미합중국 특허공보 제 5,412,329 호의 도4에 충분히 개시되어 있다.

도1은 EDS 공정을 수행하기 위한 종래의 일반적인 프로버(Prober)를 나타내는 개략적인 도면이다. 도1을 참조하면, 검사되어질 웨이퍼(20)를 카세트(도시안됨)로부터 이송하는 로딩/언로딩부(2)와 EDS 공정이 수행되는 웨이퍼(20)가 위치할 테스트부(3)를 구비하며, 상기 테스트부(3) 내에는 웨이퍼(20)가 위치할 스테이지(9)와 하부 CCD 카메라(8)가 설치되어 있다. 상기 테스트부(3) 상에는 테스트 헤드(7)와 상부 CCD 카메라(6)가 설치된다. 상기 테스트 헤드(7)는 중앙처리장치인 CPU(4)에 의해 백업받는 테스터(5)에 연결되어 있으며, 인쇄회로기판(12)과 복수개의 칩검사용 니들을 구비하는 프로브카드가 홀더(도시안됨)에 의해 상기 테스트 헤드(7)의 하부면상에 탈착가능하게 장착된다. 상기 프로브카드(12)는 상기 테스트부(3) 내에 위치하는 스테이지(9) 상에 위치하는 웨이퍼(20)와 마주보도록 위치한다. 상기 스테이지(9)는 상기 상부 및 하부 CCD 카메라(6,8)로부터의 검지신호를 입력받은 CPU(4)의 제어신호에 따라 X, Y, Z, θ방향으로 구동되어 질 수 있다.

상기 프로브카드는 일반적으로 복수개의 니들(10)을 구비하며, 상기 테스터(5)로부터 상기 니들(10)을 통하여 검사하고자 하는 웨이퍼(20)의 칩으로 일정한 전기적신호가 공급되어지고, 상기 칩에 내장된 집적회로로부터의 신호가 테스터(5)로 전송되며, 상기 테스터(5)는 테스트신호에 근거하여 칩의 양,불량을 판단하게 된다.

한편, 최근의 반도체 메모리소자등 디바이스의 고속화, 칩의 컴팩트화, 시스템 디자인의 단순화에 대한 요구는 디바이스 칩의 레이아웃이 쿼드-패드(Quad-Pad) 형태 및 파인-피치(Fine-Pitch) 형태 등으로 급속하게 전환되어가고 있으며, 또한 EDS 테스트의 생산성 향상을 위해 싱글 테스트(Single Test)로부터 듀얼 테스트(Dual Test), 쿼드 테스트(Quad Test), 옥탈 테스트(Octal Test) 및 헥사 테스트(Hesa Test) 등의 멀티-패러랠(multi-parallel) 테스트의 개념이 도입되기에 이르렀다.

도2는 종래의 듀얼 테스트(dual test)에 사용되는 집적회로 칩 검사용 프로브카드를 개략적으로 나타내는 평면도이다.

도2의 프로브카드는 전술한 바와 같이 홀더에 의해 테스트 헤드에 탈착가능하게 장착되는 것으로써, 테스트용 인쇄회로기판(12)의 내부 중앙부근에는 도1의 상부 CCD 카메라(6)를 통하여 니들(10)과 칩의 접촉패드와의 접촉을 위한 정렬을 수행할 수 있도록 관통구(11)가 형성되어 있다. 도2의 프로브카드는 두 개의 칩의 전기적 특성을 동시에 검사할 수 있도록 구성된 듀얼 테스트용 프로브카드로써, 제 1 테스트용 칩위치(T1)와 제 2 테스트용 칩위치(T2)가 나란히 배치되어 있다. 또한 도2의 프로브카드는 접촉패드가 사면에 복수개가 형성된 쿼드 패드형 칩의 검사를 위한 것이다.

도3은 도2의 프로브카드를 사용하여 EDS공정을 수행하기 위하여 각 단위칩(24)에 접촉패드(22)가 형성되어 있는 웨이퍼(20)의 일부를 나타내는 개략적인 도면이다. 상기 웨이퍼(20)는 내부에 집적회로를 구성하기 위한 패브리케이션공정이 완료된 것으로써, 각 단위칩(24)은 사면을 따라 프로브카드의 니들과 전기적 접촉이 이루어지는 접촉패드(22)가 복수개 형성되어 있는 쿼드 패드형 칩이며, 각 단위칩(24)들은 전술한 EDS공정이 완료되면, 웨이퍼(20)의 스크라이브라인(26)을 따라 절단되어 각기 패키징공정이 수행되어 독립된 칩으로 완성된다.

도4는 일반적인 프로브카드의 기본 구성요소를 나타내는 도면이다.

일반적인 프로브카드는 웨이퍼의 검사대상 칩(24)상에 형성되어 있는 접촉패드(22)에 접촉하기 위한 칩검사용 니들(10)을 접촉패드(22)의 위치에 따라 정렬하여 미리 EDS검사용 회로패턴이 형성되어 있는 인쇄회로기판(Print Circuit Board ; PCB, 12)에 솔더링결합하여 이루어지는 것이며, 이때 니들(10)을 안정적으로 고정시키기 위하여 상기 인쇄회로기판(12)의 관통구 주변을 따라 상기 인쇄회로기판(12)의 하측에 절연성의 고정링(14)이 형성되며, 절연성의 에폭시수지(16)를 매개로 상기 니들(10)을 고정링(14)에 부착시킨다.

프로브카드의 각 구성요소는 EDS 테스트시 미세한 부분에 의해 많은 영향을 받으며, 테스트 파라미터에 영향을 미치는 각 구성요소를 도면을 참조하여 살펴보면, 접촉패드(22)와 직접 접촉하는 니들(10) 말단의 구부러진 부분인 팁의 길이 "b", 니들로부터 구부러진 팁의 경사각 "a", 니들(10)의 기울어진 정도를 나타내는 니들 입사각 "c", 니들의 굵기를 나타내는 니들 직경 "d" 및 니들(10)을 고정하는 고정링(14)으로부터 팁의 말단부 까지의 수평거리를 나타내는 니들의 행-아웃(hang-out) 길이 "e" 등이 있다.

다시 도2를 참조하면, 접촉패드가 칩의 사면에 형성된 쿼드 패드형 칩에 대하여 EDS 검사를 수행하기 위한 듀얼 테스트용 프로브카드에서 니들(10)들은 대개가 인쇄회로기판(12)의 하측에 설치되는 고정링(도2에 도시안됨)에 동일 평면층으로 고정되지만, 나란히 배치된 제 1 테스트용 칩위치(T1)와 제 2 테스트용 칩위치(T2)가 인접되는 인접부에 존재하는 칩의 접촉패드와 접촉되는 니들들은 고정링의 가장 근접된 위치에 수직 층상으로 고정된다. 도2에서 나란히 배치된 제 1 테스트용 칩위치(T1)와 제 2 테스트용 칩위치(T2)가 인접되는 인접부에 존재하는 칩의 접촉패드와 접촉되는 니들들의 구부러진 팁부분은 평면도상에는 원칙적으로 도시되지 않지만 이들 인접부의 복수개의 니들이 수직층상으로 중첩된다는 것을 표시하기 위하여 도시하였다.

도5는 도2의 5-5'선 주변의 니들의 배치관계를 설명하기 위한 개략적인 사시도이며, 도6은 도2의 5-5'선에서의 니들의 배치관계를 설명하기 위한 개략도이다.

도5 및 도6을 참조하면, 나란히 배치된 제 1 테스트용 칩위치(T1)와 제 2 테스트용 칩위치(T2)가 인접되는 인접부에 존재하는 칩의 접촉패드와 접촉되는 니들(10)들은 인접된 고정링(14)에 수직 층상으로 중첩하여 고정된다. 이때, 고정링(14)에 가장 인접된 위치에 고정되는 니들의 팁길이는 "b1"이며, 중앙부분에 위치하는 니들의 팁길이는 "b9"가 된다.

도7은 종래의 쿼드 테스트(quad test)에 사용되는 집적회로 칩 검사용 프로브카드에서 니들의 배치관계를 설명하기 위하여 도면의 상측에 형성되는 인쇄회로기판을 생략하고 도시한 개략도이다. 이는 연속적인 4개의 칩을 동시에 검사할 수 있도록 구성되어 있으며, 도2에서와 같은 개념으로, 나란히 배치된 제 1 테스트용 칩위치(T1)와 제 2 테스트용 칩위치(T2)가 인접되는 인접부, 나란히 배치된 제 2 테스트용 칩위치(T2)와 제 3 테스트용 칩위치(T3)가 인접되는 인접부 및 나란히 배치된 제 3 테스트용 칩위치(T3)와 제 4 테스트용 칩위치(T4)가 인접되는 인접부에 존재하는 칩의 접촉패드와 접촉되는 니들들은 역시 인접한 고정링(14)에 수직 층상으로 중첩하여 고정된다.

그러나, 도5 및 도6에 나타듯이 수직층상으로 다층의 니들이 배치되는 종래의 프로브카드에서는 각 층별로 EDS 테스트 파라미터에 영향을 미치는 니들의 구성요소들이 달라지기 때문에 EDS 테스트의 신뢰성이 저하된다는 문제점이 있었다.

또한 종래의 다층 니들을 갖는 프로브카드에서는 다층으로 갈수록 니들의 콘택저항이 커지며, 프로빙 수행횟수의 증가에 따라 콘택저항의 편차가 매우 크게 발생하여 EDS 테스트 수율저하의 요인이 되었다.

또한 종래의 다층 니들을 갖는 프로브카드에서는 콘택의 불안정으로 인해 수행되는 니들 팁의 세정주기가 빠르기 때문에 이러한 세정주기로 인하여 EDS 테스트의 생산성이 저하된다는 문제점이 있다.

본 발명의 목적은, 쿼드 패드형 칩에 대한 EDS 테스트 수행시 프로브카드의 니들의 증가에도 불구하고 EDS 테스트의 파라미터들을 안정화시켜 테스트의 신뢰성을 확보할 수 있는 집적회로 칩검사용 프로브카드를 제공하는 데 있다.

본 발명의 다른 목적은, 니들의 콘택저항을 안정화시켜 EDS 테스트의 수율향상을 꾀할 수 있는 집적회로 칩검사용 프로브카드를 제공하는 데 있다.

본 발명의 또다른 목적은, 니들 팁의 세정주기와 그에 따른 레퍼런스 테스트(Reference Test)의 시간을 단축함으로써 EDS 테스트의 생산성을 향상시키기 위한 집적회로 칩검사용 프로브카드를 제공하는 데 있다.

도1은 EDS공정을 수행하는 종래의 프로버를 개략적으로 나타낸 도면이다.

도2은 종래의 듀얼 테스트(dual test)에 사용되는 집적회로 칩 검사용 프로브카드를 개략적으로 나타내는 평면도이다.

도3는 도2의 프로브카드를 사용하여 EDS공정을 수행하기 위하여 각 칩 단위로 패드가 형성되어 있는 웨이퍼의 일부를 나타내는 개략적인 도면이다.

도4은 일반적인 프로브카드의 기본 구성요소를 나타내는 도면이다.

도5는 도2의 5-5'선 주변의 니들의 배치관계를 설명하기 위한 개략적인 사시도이다.

도6은 도2의 5-5'선에서의 니들의 배치관계를 설명하기 위한 개략도이다.

도7은 종래의 쿼드 테스트(quad test)에 사용되는 집적회로 칩 검사용 프로브카드에서 니들의 배치관계를 설명하기 위한 개략도이다.

도8은 본 발명의 일 실시예에 따른 듀얼 테스트(dual test)에 사용되는 집적회로 칩 검사용 프로브카드의 일부를 개략적으로 나타내는 도면이다.

도8은 도8의 9-9'선 주변의 니들의 배치관계를 설명하기 위한 개략적인 사시도이다.

도10은 도8의 9-9'선에서의 니들의 배치관계를 설명하기 위한 개략도이다.

도11은 본 발명의 다른 실시예에 따른 듀얼 테스트(dual test)에 사용되는 집적회로 칩 검사용 프로브카드의 일부를 개략적으로 나타내는 도면이다.

도12는 본 발명의 일 실시예에 따른 쿼드 테스트(quad test)에 사용되는 집적회로 칩 검사용 프로브카드의 일부를 개략적으로 나타내는 도면이다.

도13은 프로빙 수행횟수에 따른 프로브카드의 콘택저항의 변화를 비교하여 나타내는 그래프이다.

도14는 프로브카드를 이용한 EDS 테스트 수행횟수에 따른 수율의 변화를 비교하여 나타내는 그래프이다.

※도면의 주요부분에 대한 부호의 설명

2 : 로딩/언로딩부 3 : 테스트부

4 : 중앙처리장치(CPU) 5 : 테스터

6 : 상부 CCD 카메라 7 : 테스터 헤드

8 : 하부 CCD 카메라 9 : 스테이지

10, 30, 40 : 니들 12 : 인쇄회로기판

14, 34, 44 : 고정링 16 : 에폭시수지

20 : 웨이퍼 22 : 접촉패드

24 : 칩 26 : 스크라이브라인

36a, 36b, 36c, 46a, 46b, 46c,46d, 46e, 46f : 고정브릿지

T1 내지 T4 : 테스트용 칩위치

상기 목적을 달성하기 위한 본 발명에 따른 집적회로 칩검사용 프로브카드는, 집적회로가 내장된 적어도 둘 이상의 칩(Chip)의 전기적 특성을 동시에 검사할 수 있도록 검사용 회로가 구성되어 있으며, 검사할 칩이 위치하도록 그 중앙에 관통구가 형성되어 있는 인쇄회로기판; 상기 각 칩상에 형성된 접촉패드들을 탐침할 수 있도록 상기 인쇄회로기판에 연결되어 있는 복수개의 칩검사용 니들; 상기 인쇄회로기판의 관통구 주변을 따라 설치되어 있으며, 상기 칩검사용 니들들을 고정하여 상기 인쇄회로기판에 접속시키는 고정링; 및 상기 검사하고자 하는 칩들 사이의 인접부 부근에서 상기 고정링 사이를 가로질러 설치되어 있으며, 상기 칩간의 인접부 부근에 형성되는 접촉패드를 탐침하기 위한 상기 칩검사용 니들의 일부를 고정지지하는 고정브릿지를 구비하여 이루어다.

상기 프로브카드는 쿼드 패드(quad pad)형 칩의 전기적 특성을 검사할 수 있는 프로브카드(Probe Card)로써, 상기 칩간의 인접부 부근에 형성되는 접촉패드를 탐침하기 위한 상기 칩검사용 니들들은 중앙을 경계로 상기 고정링의 서로 대향하는 위치에서 층상으로 고정되며, 상기 고정링에 근접한 접촉패드를 탐침할 니들일수록 저층에 위치하며, 특정층 이상에 위치되어질 니들은 상기 고정링에 직접 고정지지되지 않고 상기 고정브릿지를 통하여 고정지지되도록 구성되며, 상기 고정브릿지를 통하여 고정지지되는 니들은 상기 고정링에 층상으로 배치될 경우 그 2층 이상에 위치되어질 중앙부분의 니들이며, 바람직하게는 상기 고정브릿지를 통하여는 상기 고정링에 층상으로 배치될 경우 그 5층 이상에 위치되어질 중앙부분의 니들이 고정되도록 하는 것이 EDS 테스트의 신뢰성을 확보할 수 있다는 점에서 바람직하다.

구체적으로, 상기 고정브릿지를 통하여는 상기 고정링에 층상으로 배치될 경우 상기 접촉패드와 접촉하는 팁의 길이가 1000㎛ 이상이 되는 중앙부분의 니들이 고정되도록 할 수 있으며, 상기 고정브릿지를 통하여 고정지지되는 복수개의 니들은 상기 고정브릿지의 동일 층상에 배치되도록 구성하는 것이 바람직하며, 상기 고정브릿지를 통하여 고정지지되는 복수개의 니들은 상기 접촉패드와 접촉하는 팁의 길이가 동일하게 하는 것이 제작상 유리하다.

본 발명의 프로브카드는 2개의 칩의 전기적 특성을 동시에 검사할 수 있는 듀얼 테스트(dual test)용의 프로브카드(Probe Card)일 수 있으며, 이때 상기 고정브릿지는 2개의 칩 사이의 공간상에 설치하거나, 필요에 따라 상기 칩간의 인접부에 근접하는 칩의 위치 상에 하나 또는 대칭적으로 두 개를 설치할 수 있다.

나아가, 본 발명의 프로브카드는 4개의 칩의 전기적 특성을 동시에 검사할 수 있는 쿼드 테스트(qurd test)용의 프로브카드(Probe Card)일 수 있으며, 이때는 상기 고정브릿지는 제 1 칩의 우측상, 제 1 및 제 2 칩 사이의 인접부상, 제 2 칩의 우측상, 제 3 칩의 좌측상, 제 3 칩 및 제 4 칩 사이의 인접부상, 제 4 칩의 좌측상에 각기 대칭적으로 설치할 수 있다.

또한, 본 발명의 프로브카드는 8개의 칩의 전기적 특성을 동시에 검사할 수 있는 옥탈 테스트(octal test)용의 프로브카드이거나, 헥사 테스트(hexa test)용일 수도 있다.

한편, 상기 고정링은 장방형으로써 상기 인쇄회로기판의 관통구 주변을 따라 상기 인쇄회로기판의 하측에 부착되도록 하며, 상기 고정링과 고정브릿지는 세라믹재질로 된 일체형으로 구성하는 것이 제작상 유리하며, 상기 칩검사용 니들들은 에폭시수지에 의해 상기 고정링과 고정브릿지에 각기 고정시킬 수 있다.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

먼저, 도5 및 도6에 도시된 바와 같은 종래 다층형 프로브카드에서 각층별 EDS 테스에 영향을 미치는 파라미터를 표1에 나타내었다.

〈표1〉 각층별 파라미터 비교

구 분	1 층	2 층	3 층	4 층	5 층	6 층	7 층	8층
팁길이 b (㎛)	250	450	700	950	1250	1550	1900	2250
팁경사각 a (°)	103	103	103	103	103	103	103	103
입사각 c (°)	6.0	7.0	8.0	9.0	10.0	11.0	12.0	13.0
니들직경 d (㎛)	200	200	250	250	300	300	350	350

상기 팁길이, 팁경사각, 입사각, 니들직경 등은 프로브카드의 특성과 질을 결정하는 중요한 구성요소로써, 니들이 고층으로 갈수록 팁길이가 커지고, 이에 따라 프로브 니들의 콘택저항이 커질 뿐만아니라 콘택미스(contact miss)의 원인이 되어 테스트의 신뢰성이 저하되며, 특히 5층 이상의 고층으로 갈수록 오버드라이브(over-drive)를 가했을 경우 슬라이드(slide)량이 증가하여 프로브 마크의 불량을 초래하게 된다.

또한 프로브 니들의 입사각이 6 °를 유지하는 것이 이상적이나 고층으로 갈수록 입사각이 증가하며, 이러한 요인도 프로브 니들의 콘택시 슬라이드(slide)량의 증가를 초래하여 콘택미스(contact miss)를 유발하게 된다.

상기와 같은 분석을 토대로, 본 발명에서는 특정 층이상의 다층으로 형성되는 칩검사용 프로브 니들을 EDS 테스트의 신뢰성을 저하시키지 않을 정도의 저층으로 형성시키는 것에 주안점을 두었다.

본 발명의 실시예에서는 칩검사용 프로브 니들을 4층 이하로 제한하여 5층 이상에 형성시켜야할 프로브 니들을 별도의 고정브릿지를 형성시킴으로써 4층 이하로 형성시켰으나, 본 발명의 사상은 이러한 층수에 한정되는 것이 아니며, 프로브 니들의 테스트 파라미터에 따라 EDS 테스트의 신뢰성을 확보할 수 있는 층수 이하로 프로브 니들을 고정링에 고정하는 것이다. 예를 들어, 사용되는 니들의 팁길이를 대략 1000 ㎛ ( 표1에서 4층에 해당)이하로 제한할 수도 있다.

도8은 본 발명의 일 실시예에 따른 듀얼 테스트(dual test)에 사용되는 집적회로 칩 검사용 프로브카드의 일부를 개략적으로 나타내는 도면이며, 도9는 도2의 9-9'선 주변의 니들의 배치관계를 설명하기 위한 개략적인 사시도이며, 도10은 도8의 9-9'선에서의 니들의 배치관계를 설명하기 위한 개략도이다.

도8 내지 도10을 참조하면, 나란히 배치된 제 1 테스트용 칩위치(T1)와 제 2 테스트용 칩위치(T2)가 인접되는 인접부에 위치하는 접촉패드(도시안됨)와 접촉되는 칩검사용 니들(30)들은 일부는 인접된 장방형의 고정링(34)에 고정되며, 중앙의 일부 니들은 고정브릿지(36a, 36b)를 통하여 고정된다. 상기 고정브릿지(36a, 36b)는 절연성물질로 이루어지며, 본 실시예에서는 세라믹재질을 사용하였다. 또한 상기 고정링(30)도 절연성물질로 이루어지며, 세라믹재질을 이용하여 제작할 수 있으며, 이때 상기 고정링(34)과 고정브릿지(36a, 36b)는 일체형으로 제작하거나 별도로 분리하여 제작할 수 있다.

상기 고정브릿지(36a, 36b)의 설치위치는 나란히 배치된 제 1 테스트용 칩위치(T1)와 제 2 테스트용 칩위치(T2)가 인접되는 인접부상에 설치하는 것(도8에서 36b로 나타난 것)이 프로브카드상에 위치하는 CCD 카메라에 의해 프로브카드의 니들과 검사하려고 하는 집적회로 칩의 접촉패드와의 정렬상태를 용이하게 측정할 수 있다는 점에서 바람직하다.

그러나 접촉패드수의 증가에 따라 칩의 인접부상에 설치되는 고정브릿지(36b) 만으로는 이들을 전부 수용할 수 없는 경우 칩위치내에 고정브릿지(36a)를 설치할 수도 있다. 이때 고정브릿지(36a, 36b)는 니들의 행아웃(hang-out) 길이 등을 고려하여 칩간의 인접부로부터 적절한 거리에 설치할 수 있으며, 그 형상은 사각봉 형상으로 제작하였으나 본 발명에서는 고정브릿지의 형상을 사각봉 만으로 한정하는 것은 아니다.

또한 고정브릿지(36a, 36b)의 수직위치는 도9 및 도10에 자세히 도시된 바와 같이 프로브카드의 인쇄회로기판(도시안됨)의 중앙에 형성되는 관통구의 주변을 따라 형성된 고정링(34)의 상부간을 연결시키도록 구성된다. 이는 고정브릿지(36a)의 하측에 설치되는 니들(30)의 고정위치를 고려한 것이다. 물론 도8에서 도시된 칩간의 인접부에 설치된 고정브릿지(36b)에 대해서는 이러한 제한없이 고정링(34)과 동일한 높이로 형성될 수 있다.

한편, 도8 내지 도10에서 보여지듯이, 고정브릿지(36a)를 통하여 고정링(34)에 고정되는 니들(30)들은 고정브릿지(36a)의 동일 층상으로 배치되지만, 검사하려는 칩의 접촉패드가 증가할수록 상기 고정브릿지(36a)를 통하여 고정되는 니들(30)들도 일정 층이하의 수직층상 구조로 고정될 수도 있다. 도10에서는 고정브릿지(36a)를 통과하는 니들(30)이 동일 층상으로 배치된다는 것을 설명하기 위한 개략도이다.

한편, 텅스텐재질 또는 알루미늄-구리합금으로 이루어진 칩검사용 니들(30)들은 에폭시수지와 같은 절연성의 접착재질을 매개로 상기 고정링(34) 및 고정브릿지(36a, 36b)에 고정지지된다.

도11은 본 발명의 다른 실시예에 따른 듀얼 테스트(dual test)에 사용되는 집적회로 칩 검사용 프로브카드의 일부를 개략적으로 나타내는 도면이다. 즉, 고정브릿지(36a, 36c)를 칩위치상에 각기 배치한 것을 나타낸다.

도12는 본 발명의 일 실시예에 따른 쿼드 테스트(quad test)에 사용되는 집적회로 칩 검사용 프로브카드의 일부를 개략적으로 나타내는 도면으로써,도면의 상측에 형성되는 인쇄회로기판을 생략하고 도시한 개략도이다. 이는 연속적인 4개의 칩을 동시에 검사할 수 있도록 구성되어 있으며, 도8에서와 같은 개념으로, 나란히 배치된 제 1 테스트용 칩위치(T1)와 제 2 테스트용 칩위치(T2)가 인접되는 인접부, 나란히 배치된 제 2 테스트용 칩위치(T2)와 제 3 테스트용 칩위치(T3)가 인접되는 인접부 및 나란히 배치된 제 3 테스트용 칩위치(T3)와 제 4 테스트용 칩위치(T4)가 인접되는 인접부에 존재하는 칩의 접촉패드와 접촉되는 니들(44)들의 일부를 역시 인접한 고정링(44)에 직접 고정하고 다른 일부를 고정링(44)간을 중간에서 연결하는 고정브릿지(46a, 46b, 46c, 46d, 46e, 46f)에 고정하는 것이다. 고정브릿지의 평면상의 배치가 도12에서 보여지는 바에 한정되는 것이 아니라, 다양한 변형이 가능함은 물론이다.

도13은 프로빙 수행횟수에 따른 프로브카드의 콘택저항의 변화를 비교하여 나타내는 그래프로써, 종래의 9층의 다층 니들구조를 갖는 프로브카드와 본 발명의 일실시예에 따라 4층 이하로 니들의 수직 층상구조를 제한한 프로브카드를 비교한 것이다. 도13에서 나타난 바와 같이 텅스텐 프로브 니들의 초기 콘택저항은 금판(gold plate)에 대하여 0.5 Ω이하이지만, 종래의 프로브카드에서는 프로빙수행횟수가 증가함에 따라 0.3 내지 0.7 Ω 사이에서 콘택저항의 변화가 발생하여 신뢰성있는 EDS 테스트가 곤란하였으나, 4층 구조를 갖는 본 발명에 의한 프로브카드에서는 콘택저항이 프로빙수행횟수의 증가에도 불구하고 0.4Ω 전후로 안정되었다.

본 발명에 의한 프로브카드를 사용하는 경우 콘택저항이 프로빙 수행횟수가 증가하더라도 안정되게 유지되기 때문에 종래의 프로브카드에서 주기적으로 수행되는 팁세정(tip cleaning)공정 및 그에 따른 기준테스트(reference test)의 획기적 감소를 달성할 수 있다. 즉, 종래의 9층구조를 갖는 쿼드 테스트용 프로브카드의 경우 웨이퍼 25매에 해당하는 런(run)당 8회의 팁세정과 그에 따라 8회의 레퍼런스 테스트를 수행하였으나, 본 발명의 일 실시예에 의하여 4층 이하의 니들구조를 갖는 쿼드 테스트용 프로브카드의 경우 팁세정없이 3 런(run)을 연속하여 테스트를 진행할 수 있다. 이것은 본 발명에 의한 프로브카드를 양산에 적용할 경우 EDS 테스트의 생산성을 현저히 향상시키는 것이다.

도14는 프로브카드를 이용한 EDS 테스트 수행횟수에 따른 수율의 변화를 비교하여 나타내는 그래프이다. 종래의 프로브카드는 9층구조의 니들을 갖는 쿼드 테스트용 프로브카드이며, 본 발명의 프로브카드는 고정브릿지를 구비하며 4층구조의 니들을 갖는 쿼드 테스트용 프로브카드이다. 도14에 따르면, 세로축의 수율은 실질적으로 100 %의 굿칩(good chip)에 대하여 종래 및 본 발명의 프로브카드를 사용하여 굿칩으로 선별되는 퍼센테이지를 나타내는 것이며, 종래의 프로브카드를 사용하는 경우 테스트수행횟수에 따라 수율변화의 폭이 심하며, 테스트의 수행횟수가 3회, 6회, 9회의 경우 수율이 90 % 이하의 수율을 나타내었다. 이는 웨이퍼 3매를 테스트한 후 팁세정을 수행하여야 하는 것을 나타낸다. 그러나 본 발명에 의하면 테스트수행횟수의 증가에도 불구하고 93 % 전후의 수율을 나타내었다. 이는 본 발명에 의해 EDS 테스트의 신뢰성이 크게 향상된 것을 나타내는 것이다.

따라서, 본 발명에 의하면 프로브 콘택저항이 안정적으로 유지되어 EDS 테스트의 신뢰성이 향상되고 수율이 안정적으로 유지되며, 니들의 팁세정주기가 길어져 EDS 테스트의 생산성이 매우 향상되는 효과가 있다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (15)

1. 다수의 접촉 패드를 구비한 적어도 둘 이상의 쿼드 패드형 칩(Chip)의 전기적 특성을 동시에 검사하기 위한 검사용 집적회로를 구비하며, 검사할 때 상기 칩이 위치하도록 그 중앙에 관통구가 형성되어 있는 인쇄 회로 기판; 상기 접촉 패드들을 탐침할 수 있도록 상기 인쇄 회로 기판에 연결되어 있는 복수개의 칩 검사용 니들; 상기 인쇄 회로 기판의 상기 칩 방향 하부에 상기 관통구 주변을 따라 장착되어 상기 검사용 니들을 지지하는 고정링; 및 상기 고정링 사이를 가로질러 장착되는 고정 브릿지를 포함하되, 상기 고정 브릿지는 검사할 때 상기 칩들 사이의 인접부 상부에 위치하며, 상기 인접부에 있는 상기 접촉 패드들을 탐침하는 상기 칩 검사용 니들들 중 일부는 상기 고정링과 상기 고정 브릿지에 나누어 배치되고, 상기 인접부를 제외한 위치에 있는 접촉 패드를 탐침하는 상기 칩 검사용 니들들 중 나머지는 상기 고정링에 배치되는 것을 특징으로 하는 집적회로 칩 검사용 프로브 카드.
2. 제1항에 있어서, 상기 인접부에 있는 상기 접촉 패드를 탐침하기 위한 상기 칩 검사용 니들들은 제 1 니들들과 제 2 니들들로 구성되며, 상기 제 1 니들들은 상기 고정 브릿지와 상기 고정링의 경계 부근에 수직면 상에 층상으로 배치되고 상기 제 1 니들들은 상기 고정링에 근접한 상기 접촉 패드와 접속하는 니들을 저층에 배치하며, 상기 제 2 니들들은 상기 고정 브릿지에 수평면 상에 배치되는 것을 특징으로 하는 집적회로 칩 검사용 프로브 카드.
3. 제2항에 있어서, 상기 제 1 니들들은 2개의 니들이며, 1개 층으로 배치되는 것을 특징으로 하는 집적회로 칩 검사용 프로브 카드.
4. 제2항에 있어서, 상기 제 1 니들들은 8개의 니들이며, 4개 층으로 배치되는 것을 특징으로 하는 집적회로 칩 검사용 프로브 카드.
5. 제2항에 있어서, 상기 제 1 니들들은 팁의 길이가 1000 ㎛ 이하인 니들들인 것을 특징으로 하는 집적회로 칩 검사용 프로브 카드.
6. 제2항에 있어서, 제 2 니들들의 팁의 길이가 동일한 것을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.
7. 제1항에 있어서, 상기 프로브 카드는 2개의 쿼드 패드형 칩의 전기적 특성을 동시에 검사할 수 있도록, 검사할 때 상기 2개의 칩 사이의 인접부 상부에 상기 고정 브릿지를 배치하여 듀얼 테스트(dual test)가 가능한 것을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.
8. 제7항에 있어서, 상기 고정 브릿지는 두 개 이상이며, 상기 인접부에 나란히 배치되는 것을 특징으로 하는 집적회로 칩 검사용 프로브 카드.
9. 제1항에 있어서, 상기 프로브 카드는 4개의 쿼드 패드형 칩의 전기적 특성을 동시에 검사할 수 있도록 상기 고정 브릿지는 3개 이상이며, 검사할 때 상기 4개의칩들 사이의 인접부 상부에 상기 고정 브릿지들을 배치하여 쿼드 테스트(quad test)가 가능한 것을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.
10. 제9항에 있어서, 상기 고정 브릿지들은 제 1 칩의 우측상, 제 1 칩 및 제 2 칩 사이의 인접부상, 제 2 칩의 우측상, 제 3 칩의 좌측상, 제 3 칩 및 제 4 칩 사이의 인접부상, 제 4 칩의 좌측상에 나란히 배치되는 것을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.
11. 제1항에 있어서, 상기 프로브 카드는 8개의 쿼드 패드형 칩의 전기적 특성을 동시에 검사할 수 있도록 상기 고정 브릿지는 7개 이상이며, 검사할 때 상기 8개의 칩들 사이의 인접부 상부에 상기 고정 브릿지들을 배치하여 옥탈 테스트(octal test)가 가능한 것을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.
12. 제1항에 있어서, 상기 고정링과 고정 브릿지는 일체형으로 이루어진 것을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.
13. 제1항에 있어서, 상기 고정링과 고정 브릿지는 세라믹 재질로 이루어진 것을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.
14. 제1항에 있어서, 상기 칩 검사용 니들들은 에폭시 수지에 의해 상기 고정링과 상기 고정 브릿지에 고정되는 것을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.
15. 제1항에 있어서, 상기 칩 검사용 니들들은 텅스텐 재질로 된 것임을 특징으로 하는 상기 집적회로 칩 검사용 프로브 카드.