JPH11174118A - 集積回路チップ検査用プロブカード - Google Patents

集積回路チップ検査用プロブカード

Info

Publication number
JPH11174118A
JPH11174118A JP10231431A JP23143198A JPH11174118A JP H11174118 A JPH11174118 A JP H11174118A JP 10231431 A JP10231431 A JP 10231431A JP 23143198 A JP23143198 A JP 23143198A JP H11174118 A JPH11174118 A JP H11174118A
Authority
JP
Japan
Prior art keywords
probe card
chip
needle
chips
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10231431A
Other languages
English (en)
Inventor
Han-Shik Lee
リー ハン−シク
Hoon-Jung Kim
キム ホーン−ジュング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980017391A external-priority patent/KR100292822B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11174118A publication Critical patent/JPH11174118A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 集積回路が内蔵されたクァードパッド型チッ
プの電気的特性を少なくとも２つ以上同時に検査するこ
とができるようにする。 【解決手段】 集積回路が内蔵された少なくとも二つ以
上のチップの電気的特性を同時に検査できるように検査
用回路が構成されその中央に貫通口が形成された印刷回
路基板と、前記各チップ上に形成された接触パッドを検
査することができる複数個のチップ検査用ニードルと、
前記印刷回路基板の貫通口周辺に沿って設置されチップ
検査用ニードルを固定するための固定リングと、チップ
間の隣接部付近で前記固定リングの間を横切って設置さ
れ前記チップ間の隣接部付近に形成される接触パッドを
検査する前記チップ検査用ニードルの一部を固定支持す
るための固定ブリッジとを備えて成る。従って、ＥＤＳ
テストの信頼性，生産性等が極めて向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路チップ検
査用プロブカード（Probe Card）に関するもので、より
詳しくは、集積回路が内蔵されたクァードパッド型（Qu
ad Pad Type）チップ（Chip）の電気的特性を少なくと
も２つ以上同時に検査することができる集積回路チップ
検査用プロブカードに関するものである。
【０００２】
【従来の技術】一般的に、高集積半導体素子の製造過程
では、ウェーハ（Wafer）上に特定のパターンを反復的
に形成して集積回路を構成させるファブリケーション
（Fabrication）工程と、前記集積回路が構成されたウ
ェーハを単位チップに切断した後パッケージングするア
センブリー（Assembly）工程とを行う。
【０００３】そして、前記ウェーハを各単位チップに切
断する前に、前記ウェーハを構成している各単位チップ
の電気的特性を検査するＥＤＳ（Electrical Die Sorti
ng：以下、ＥＤＳとする）工程を遂行する。
【０００４】このようなＥＤＳ工程は、前記ウェーハを
構成しているチップの中で良，不良チップを判別して、
前記不良チップを再生させる、または早期に除去させる
ことで、後続する前記アセンブリー工程での組立費用及
び検査費用等を節減するために行われる。
【０００５】前記ＥＤＳ工程は、プロビングテストを行
うプロバー（Prober）によって遂行され、従来の一般的
なプロバーに関してはアメリカ合衆国特許公報第５，４
１２，３２９号の図４に十分に示されている。
【０００６】図１は、ＥＤＳ工程を遂行するための従来
の一般的なプロバー（Prober）を示す概略的な図面であ
る。図１を参照すると、検査されるウェーハ２０をカセ
ット（図示省略）から移送するローディング／アンロー
ディング部２と、ＥＤＳ工程が遂行されるウェーハ２０
が位置するテスト部３とを備え、前記テスト部３内には
ウェーハ２０が位置するステージ９と下部ＣＣＤ（Char
ge Coupled Device）カメラ８が設置されている。前記
テスト部３上には、テストヘッド７と上部ＣＣＤカメラ
６とが設置される。前記テストヘッド７は、中央処理装
置であるＣＰＵ４によってバックアップされるテスター
５に連結され、印刷回路基板１２と複数個のチップ検査
用ニードルを備えたプロブカードが、ホルダー（図示省
略）によって前記テストヘッド７の下部面上に着脱可能
に装着される。前記プロブカード１２は、前記テスト部
３内に位置するステージ９上に位置するウェーハ２０と
向かい合うように位置する。前記ステージ９は、前記上
部及び下部ＣＣＤカメラ６，８からの検知信号の入力を
受けたＣＰＵ４の制御信号によって、Ｘ，Ｙ，Ｚ，θ方
向に駆動する。
【０００７】前記プロブカードは、一般的に複数個のニ
ードル１０を備え、前記テスター５から前記ニードル１
０を介して検査しようとするウェーハ２０のチップに対
して一定の電気的信号が供給され、前記チップに内蔵さ
れた集積回路からの信号がテスター５に転送され、前記
テスター５はテスト信号を根拠にしてチップの良，不良
を判断する。
【０００８】一方、最近の半導体メモリ素子等のデバイ
スの高速化、チップのコンパックト化、システムデザイ
ンの単純化に対する要求は、デバイスチップのレイアウ
トがクァード−パッド（Quad-Pad）形態及びファイン−
ピッチ（Fine-Pitch）形態等により急速に転換され、ま
たＥＤＳテストの生産性向上のためにシングルテスト
（Single Test）からデュアルテスト（Dual Test）、ク
ァードテスト（Quad Test）、オクタルテスト（Octal T
est）及びヘキサテスト（Hexa Test）等のマルチ−パラ
レル（multi-parallel）テストの概念が導入されるまで
に至っている。
【０００９】図２は、従来のデュアルテスト（dual tes
t）で使用される集積回路チップ検査用プロブカードを
概略的に示す平面図である。
【００１０】図２のプロブカードは、前述したようにホ
ルダーによってテストヘッドに対して着脱可能に装着さ
れるもので、テスト用印刷回路基板１２の内部中央付近
には、図１の上部ＣＣＤカメラ６を介してニードル１０
とチップの接触パッドとの接触における整列を遂行する
ことができるように貫通口１１が形成されている。図２
のプロブカードは、２つのチップの電気的特性を同時に
検査することができるように構成されたデュアルテスト
用プロブカードで、第１テスト用チップ位置Ｔ１と第２
テスト用チップ位置Ｔ２が並んで配置されている。ま
た、図２のプロブカードは、接触パッドが四面に複数個
形成されたクァードパッド型チップを検査するためのも
のである。
【００１１】図３は、図２のプロブカードを使用してＥ
ＤＳ工程を遂行するために、各単位チップ２４に接触パ
ッド２２が形成されているウェーハ２０の一部を示す概
略的な図面である。前記ウェーハ２０は、内部に集積回
路を構成するためのファブリケーション工程が完了され
たもので、各単位チップ２４は四面に沿ってプロブカー
ドのニードルと電気的接触が行われる接触パッド２２が
複数個形成されているクァードパッド型チップであり、
それら各単位チップ２４は前述したＥＤＳ工程が完了さ
れると、ウェーハ２０のスクライブライン２６によって
切断され、各パッケージング工程が行われ独立されたチ
ップとして完成される。
【００１２】図４は、一般的なプロブカードの基本構成
要素を示す図面である。一般的なプロブカードは、ウェ
ーハの検査対象チップ２４上に形成されている接触パッ
ド２２と接触するためのチップ検査用ニードル１０を接
触パッド２２の位置によって整列し、既にＥＤＳ検査用
回路パターンが形成されている印刷回路基板（PrintCir
cuit Board；PCB,12）とソルダリング結合してなるもの
であり、この際ニードル１０を安定的に固定させるため
に、前記印刷回路基板１２における貫通口の周辺に沿っ
て前記印刷回路基板１２の下側に絶縁性の固定リング１
４が形成され、絶縁性のエポキシ樹脂１６を媒介にして
前記ニードル１０が固定リング１４に付着される。
【００１３】プロブカードの各構成要素は、ＥＤＳテス
ト時、微細な部分によって多くの影響を受け、テストパ
ラメータに影響を与える各構成要素について図面を参照
に調べてみると、接触パッド２２と直接接触するニード
ル１０末端における曲った部分であるチップ（Tip）の
長さｂ、ニードルから曲ったチップの傾斜角ａ、ニード
ル１０の傾いた程度を表すニードル入射角ｃ、ニードル
の太さを表すニードル直径ｄ、及びニードル１０を固定
する固定リング１４からチップの末端部までの水平距離
を表すニードルのハング−アウト（hang-out）の長さｅ
等がある。
【００１４】また、図２を参照すると、接触パッドがチ
ップの四面に形成されたクァードパッド型チップに対し
てＥＤＳ検査を遂行するためのデュアルテスト用プロブ
カードのニードル１０は、殆どが印刷回路基板１２の下
側に設置された固定リング（図２中では省略）に対して
同一平面層で固定されるが、並んで配置された第１テス
ト用チップ位置Ｔ１と第２テスト用チップ位置Ｔ２とが
隣接する隣接部に存在しチップの接触パッドと接触する
ニードルは、固定リングに最も近接した位置で垂直層状
に固定される。
【００１５】図２で、並んで配置された第１テスト用チ
ップ位置Ｔ１と第２テスト用チップ位置Ｔ２とが隣接す
る隣接部に存在し、チップの接触パッドと接触するニー
ドルの曲ったチップ部分は、平面図上には原則的に図示
しないが、これら隣接部における複数個のニードルが垂
直層状に重なるということを表示するために図示した。
【００１６】図５は、図２の５−５’線の周辺における
ニードルの配置関係を説明するための概略的な斜視図
で、図６は、図２の５−５’線でのニードルの配置関係
を説明するための概略図である。
【００１７】図５及び図６を参照すると、並んで配置さ
れた第１テスト用チップ位置Ｔ１と第２テスト用チップ
位置Ｔ２とが隣接する隣接部に存在し、チップの接触パ
ッドと接触するニードル１０は、隣接した固定リング１
４に対して垂直層状で重なって固定される。この際、固
定リング１４に最も隣接した位置に対して固定されるニ
ードルのチップの長さはｂ１で、中央部分に位置するニ
ードルのチップの長さはｂ９になる。
【００１８】図７は、従来のクァードテスト（quad tes
t）にて使用される集積回路チップ検査用プロブカード
で、ニードルの配置関係を説明するために、図面の上側
に形成される印刷回路基板を省略して図示した概略図で
ある。
【００１９】これは、連続的な４つのチップを同時に検
査できるように構成されており、図２のような概念で、
並んで配置された第１テスト用チップ位置Ｔ１と第２テ
スト用チップ位置Ｔ２とが隣接する隣接部、並んで配置
された第２テスト用チップ位置Ｔ２と第３テスト用チッ
プ位置Ｔ３とが隣接する隣接部、及び並んで配置された
第３テスト用チップ位置Ｔ３と第４テスト用チップ位置
Ｔ４とが隣接する隣接部において存在するチップの接触
パッドと接触するニードルは、隣接した固定リング１４
に対して垂直層状に重なり固定される。
【００２０】しかし、図５及び図６に示すように、垂直
層状に多層のニードルが配置された従来のプロブカード
では、各層によってＥＤＳテストパラメータに影響を与
えるニードルの構成要素が異なるため、ＥＤＳテストの
信頼性が低下するという問題点があった。
【００２１】また、従来の多層ニードルを有するプロブ
カードでは、多層になるに連れてニードルのコンタクト
抵抗が大きくなり、プロビング遂行回数の増加によって
コンタクト抵抗の偏差が極めて大きく発生し、ＥＤＳテ
スト収率の低下の要因となっている。
【００２２】さらに、従来の多層ニードルを有するプロ
ブカードでは、コンタクトの不安定により、遂行される
ニードルチップの洗浄周期が早いため、このような洗浄
周期によってＥＤＳテストの生産性が低下するという問
題点があった。
【００２３】
【発明が解決しようとする課題】本発明の目的は、クァ
ードパッド型チップに対するＥＤＳテスト遂行時におい
て、プロブカードにおけるニードルの増加にかかわら
ず、ＥＤＳテストのパラメータを安定化させてテストの
信頼性を確保することができる集積回路チップ検査用プ
ロブカードを提供することにある。
【００２４】本発明の他の目的は、ニードルのコンタク
ト抵抗を安定化させて、ＥＤＳテストの収率向上を図る
集積回路チップ検査用プロブカードを提供することにあ
る。
【００２５】また、本発明の他の目的は、ニードルチッ
プの洗浄周期と、それによるレファランステスト（Refe
rence Test）の時間とを短縮することで、ＥＤＳテスト
の生産性を向上させるための集積回路チップ検査用プロ
ブカードを提供することにある。
【００２６】
【課題を解決するための手段】前記目的を達成するため
の本発明による集積回路のチップ検査用プロブカード
は、集積回路が内蔵された少なくとも二つ以上のチップ
（Chip）の電気的特性を同時に検査するように検査用回
路が構成されており、検査するチップが位置するように
その中央に貫通口が形成された印刷回路基板と、前記各
チップ上に形成された接触パッドを検査することができ
るように前記印刷回路基板に連結されている複数個のチ
ップ検査用ニードルと、前記印刷回路基板の貫通口の周
辺に沿って設置され前記チップ検査用ニードルを固定し
て前記印刷回路基板に接続させる固定リングと、前記検
査しようとするチップの間の隣接部の付近で前記固定リ
ングの間を横切って設置され前記チップの間の隣接部の
付近に形成される接触パッドを検査するための前記チッ
プ検査用ニードルの一部を固定支持する固定ブリッジと
を備えて成る。
【００２７】前記プロブカードは、クァードパッド（qu
ad pad）型チップの電気的特性を検査することができる
プロブカード（Probe Card）で、前記チップ間の隣接部
付近に形成される接触パッドを検査するための前記チッ
プ検査用ニードルは、中央を境界に前記固定リングの互
い対向する位置で層状で固定され、前記固定リングに近
接した接触パッドを検査するためのニードルであるほど
低層に位置し、特定層以上に位置するニードルは、前記
固定リングに直接固定支持されずに前記固定ブリッジを
介して固定支持されるように構成され、前記固定ブリッ
ジを介して固定支持されるニードルは、前記固定リング
に層状で配置される場合、その２層以上に位置する中央
部分のニードルであり、望ましくは、前記固定ブリッジ
を介して、前記固定リングに層状で配置される場合に、
その５層以上に位置する中央部分のニードルが固定され
るようしたことにより、ＥＤＳテストの信頼性を確保す
ることができるという点で望ましい。
【００２８】具体的に、前記固定ブリッジを介して前記
固定リングに層状で配置される場合、前記接触パッドに
接触するチップ（Tip）の長さが１０００μｍ以上にな
る中央部分のニードルを固定することができ、前記固定
ブリッジを介して固定支持される複数個のニードルは、
前記固定ブリッジの同一の層上に配置されるように構成
することが望ましく、前記固定ブリッジを介して固定支
持される複数個のニードルは、前記接触パッドに接触す
るチップ（Tip）の長さを同一にすることが製作上有利
である。
【００２９】本発明のプロブカードは、２つのチップの
電気的特性を同時に検査することが可能なデュアルテス
ト（dual test）用のプロブカード（Probe Card）とし
て適用することができ、この際、前記固定ブリッジは２
つのチップの間の空間上に設置する、或いは必要に応じ
て前記チップの間の隣接部に近接するチップの位置上に
一つまたは対称的に二つを設置することができる。
【００３０】また、本発明のプロブカードは４つのチッ
プの電気的特性を同時に検査することが可能なクァード
テスト（qurd test）用のプロブカード（Probe Card）
として適用することができ、この際、前記固定ブリッジ
は、第１チップの右側上と、第１及び第２チップの間の
隣接部上と、第２チップの右側上と、第３チップの左側
上と、第３チップ及び第４チップの間の隣接部上と、第
4チップの左側上とに、それぞれ対称的に設置すること
ができる。
【００３１】さらに、本発明のプロブカードは８個のチ
ップの電気的特性を同時に検査することが可能なオクタ
ルテスト（octal test）用のプロブカード、またはヘク
サテスト（hexa test）用として適用することができ
る。
【００３２】一方、前記固定リングは長方形で、前記印
刷回路基板の貫通口の周辺に沿って、前記印刷回路基板
の下側に付着されるようにし、前記固定リングと固定ブ
リッジはセラミック材質から成る一体型で構成すること
が製作上有利であり、前記チップ検査用ニードルは、エ
ポキシ樹脂によって、前記固定リングと固定ブリッジに
それぞれ固定することができる。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態を、添
付した図面を参照にして詳しく説明する。
【００３４】まず、図５及び図６に示したような従来の
多層型プロブカードで、各層別ＥＤＳテストに影響を与
えるパラメータを表１に示した。
【００３５】
【表１】
【００３６】前記チップ（Tip）の長さ，チップの傾斜
角，入射角，ニードル直径等は、プロブカードにおける
特性と質とを決定する重要な構成要素で、ニードルが高
層になるほどチップの長さが長くなり、これによってプ
ロブニードルのコンタクト抵抗が大きくなるだけではな
く、コンタクトミス（contact miss）の原因になってテ
ストの信頼性が低下し、特に５層以上の高層になるほ
ど、オーバードライブ（over-drive）を加えた場合に、
スライド（slide）量が増加して、プロブマークの不良
を招くようになる。
【００３７】また、プロブニードルの入射角を６゜に維
持することが理想的であるが、高層になるほど入射角が
増加し、このような要因もプロブニードルのコンタクト
時スライド（slide）量の増加を招き、コンタクトミス
（contact miss）を誘発するようになる。
【００３８】前記のような分析を土台に、本発明では、
特定層以上の多層で形成されるチップ検査用プロブニー
ドルにおいて、ＥＤＳテストの信頼性を低下させない程
度の低層に形成することに主眼点をおいた。
【００３９】本発明の実施の形態では、チップ検査用プ
ロブニードルを４層以下に制限して、５層以上に形成し
なければならないプロブニードルにおいては別途の固定
ブリッジを形成することで４層以下に形成したが、本発
明の思想はこのような層数に限定されるものではなく、
プロブニードルのテストパラメータによってＥＤＳテス
トの信頼性を確保することができる層数以下にプロブニ
ードルを固定リングに固定するものである。例えば、使
用されるニードルのチップの長さを約１０００μｍ（表
１では４層に該当）以下に制限できる。
【００４０】図８は、本発明の実施の第１形態における
デュアルテスト（dual test）に使用される集積回路チ
ップ検査用プロブカードの一部を概略的に示す図面で、
図９は、図２の９−９’線周辺のニードルの配置関係を
説明するための概略的な斜視図で、図１０は、図８の９
−９’線でのニードルの配置関係を説明するための概略
図である。
【００４１】図８〜図１０を参照すると、並んで配置さ
れた第１テスト用チップ位置Ｔ１と第２テスト用チップ
位置Ｔ２とが隣接した隣接部に位置する接触パッド（図
示省略）に対して接触されるチップ検査用ニードル３０
において、一部は隣接した長方形の固定リング３４に固
定され、中央の一部のニードルは固定ブリッジ３６ａ，
３６ｂを介して固定される。前記固定ブリッジ３６ａ，
３６ｂは絶縁性物質から成り、本実施の第１形態ではセ
ラミック材質を使用した。また、前記固定リング３０も
絶縁物質から成り、セラミック材質を利用して製作する
ことができ、その際、前記固定リング３４と固定ブリッ
ジ３６ａ，３６ｂは一体型で製作する、又は別途に分離
して製作することができる。
【００４２】前記固定ブリッジ３６ａ，３６ｂの設置位
置は、並んで配置された第１テスト用チップ位置Ｔ１と
第２テスト用チップ位置Ｔ２とが隣接する隣接部上に設
置されること（図８で３６ｂで示されたもの）で、プロ
ブカード上に位置するＣＣＤカメラにより、プロブカー
ドのニードルと検査しようとする集積回路チップの接触
パッドとの整列状態を容易に測定できるという点で望ま
しい。
【００４３】しかし、接触パッド数の増加によって、チ
ップの隣接部上に設置される固定ブリッジ３６ｂのみで
はこれらを全部収容することができない場合、チップ位
置内に固定ブリッジ３６ａを設置することもできる。こ
の際、固定ブリッジ３６ａ，３６ｂは、ニードルのハン
グアウト（hang-out）の長さ等を考慮して、チップ間の
隣接部から適切な距離を隔てて設置することができ、そ
の形状は四角の棒形状に製作したが、本発明では固定ブ
リッジの形状を四角の棒のみに限定するものではない。
【００４４】また、固定ブリッジ３６ａ，３６ｂの垂直
位置は、図９及び図１０に詳しく図示されたように、プ
ロブカードの印刷回路基板（図示しない）の中央に形成
される貫通口の周辺に沿って形成された固定リング３４
の上部間を連結させるように構成される。これは固定ブ
リッジ３６ａの下側に設置されるニードル３０における
固定位置を考慮したものである。
【００４５】当然、図８に示したチップ間の隣接部に設
置された固定ブリッジ３６ｂにおいては、そのような制
限がなく固定リング３４と同一な高さで形成される。
【００４６】一方、図８〜図１０から分かるように、固
定ブリッジ３６ａを介して固定リング３４に固定される
ニードル３０は固定ブリッジ３６ａの同一層上に配置さ
れるが、検査しようとするチップの接触パッドが増加す
るほど、前記固定ブリッジ３６ａを介して固定されるニ
ードル３０においても一定の層以下の垂直層状構造で固
定することができる。
【００４７】図１０は、固定ブリッジ３６ａを通過する
ニードル３０が同一層上に配置されることを説明するた
めの概略図である。
【００４８】ここで、タングステン材質またはアルミニ
ウム−銅合金から成るチップ検査用ニードル３０は、エ
ポキシ樹脂のような絶縁性の接着材質を媒介にして、前
記固定リング３４及び固定ブリッジ３６ａ，３６ｂに固
定支持される。
【００４９】図１１は、本発明の実施の第２形態におい
て、デュアルテスト（dual test）に使用される集積回
路チップ検査用プロブカードの一部を概略的に示す図面
である。
【００５０】即ち、固定ブリッジ３６ａ，３６ｃをチッ
プ位置上にそれぞれ配置したものを示す。
【００５１】図１２は、前記の本発明の実施の第１形態
において、クァードテスト（quad test）に使用される
集積回路チップ検査用プロブカードの一部を概略的に示
す図面で、図面の上側に形成される印刷回路基板を省略
して図示した概略図である。これは、連続的な４つのチ
ップを同時に検査することができるように構成されてお
り、図８に示すようような概念で、並んで配置された第
１テスト用チップ位置Ｔ１と第２テスト用チップ位置Ｔ
２とが隣接した隣接部、並んで配置された第２テスト用
チップ位置Ｔ２と第３テスト用チップ位置Ｔ３とが隣接
する隣接部、及び並んで配置された第３テスト用チップ
位置Ｔ３と第４テスト用チップ位置Ｔ４とが隣接した隣
接部に存在するチップの接触パッドと接触されるニード
ル４４の一部とは、やはり隣接した固定リング４４に直
接固定され、他の一部は固定リング４４間を中間で連結
する固定ブリッジ４６ａ，４６ｂ，４６ｃ，４６ｄ，４
６ｅ，４６ｆに固定されるものである。固定ブリッジの
表面上の配置は、図１２で示したように限定されるもの
ではなく、多様な変形が可能であることは明らかであ
る。
【００５２】図１３は、プロビング遂行回数によるプロ
ブカードのコンタクト抵抗の変化を比較して示すグラフ
であり、従来における９層の多層ニードル構造を有する
プロブカードと、本発明の実施の第１形態における４層
以下にニードルの垂直層上構造を制限したプロブカード
とを比較したものである。図１３に示したように、タン
グステンプロブニードルの初期コンタクト抵抗は金板
（gold plate）に対して０．５Ω以下であるが、従来の
プロブカードでは、プロビング遂行回数が増加すること
によって０．３〜０．７Ωの間でコンタクト抵抗の変化
が発生し、信頼性のあるＥＤＳテストが困難であった
が、４層構造を有する本発明におけるプロブカードで
は、コンタクト抵抗がプロビング遂行回数の増加にもか
かわらず０．４Ω前後で安定した。
【００５３】本発明におけるプロブカードを使用する場
合のコンタクト抵抗は、プロビング遂行回数が増加して
も安定に維持されるため、従来のプロブカードで周期的
に遂行されるチップ洗浄（tip cleaning）工程及びそれ
による基準テスト（reference test）における画期的な
減少を達成することができる。即ち、従来の９層構造を
有するクァードテスト用プロブカードの場合、ウェーハ
２５枚に該当するラン（run）当たり８回のチップ洗浄
と、それによって８回のレファランステスト(reference
test)を遂行したが、本発明の実施の第１形態における
４層以下のニードル構造を有するクァードテスト用プロ
ブカードの場合、チップ洗浄することなく、３つのラン
（run）について連続にテストを進行することができ
る。これは、本発明によるプロブカードを量産に適用す
る場合、ＥＤＳテストの生産性を顕著に向上させるもの
である。
【００５４】図１４は、プロブカードを利用したＥＤＳ
テスト遂行回数による収率の変化を比較して表すグラフ
である。従来のプロブカードは９層構造のニードルを有
するクァードテスト用プロブカードで、本発明のプロブ
カードは固定ブリッジを備え４層構造のニードルを有す
るクァードテスト用プロブカードである。図１４による
と、縦軸の収率は、実質的に１００％のグッドチップ
（good chip）に対し、従来及び本発明のプロブカード
を使用してグッドチップとして選別されるパーセンテー
ジを示すもので、従来のプロブカードを使用する場合
に、テスト遂行回数によって収率変化の幅が激しく、テ
ストの遂行回数が３回，６回，９回の場合に、収率が９
０％以下の収率を示した。これは、ウェーハ３枚をテス
トした後、チップ洗浄を行うということである。しか
し、本発明によると、テスト遂行回数の増加にもかかわ
らず９３％前後の収率を示した。これは、本発明によっ
てＥＤＳテストの信頼性が大きく向上したことを示すも
のである。
【００５５】従って、本発明によると、プロブコンタク
ト抵抗が安定的に維持され、ＥＤＳテストの信頼性の向
上により収率が安定的に維持され、ニードルのチップ洗
浄周期が長くなり、ＥＤＳテストの生産性が極めて向上
する効果が得られる。
【００５６】以上、本発明において、記載された具体例
に対してのみ詳細に説明したが、本発明の技術思想範囲
内で多様な変形及び修正が可能であることは当業者にと
って明白なことであり、このような変形及び修正は、添
付された特許請求範囲に属することは当然なことであ
る。
【図面の簡単な説明】
【図１】ＥＤＳ工程を遂行する従来のプロバーを概略的
に示す図面である。
【図２】従来のデュアルテスト（dual test）に使用さ
れる集積回路チップ検査用プロブカードを概略的に示す
平面図である。
【図３】図２のプロブカードを使用してＥＤＳ工程を遂
行するために、各チップ段階にパッドが形成されている
ウェーハの一部を示す概略的な図面である。
【図４】一般的なプロブカードの基本構成要素を示す図
面である。
【図５】図２の５−５’線周辺のニードルの配置関係を
説明するための概略的な斜視図である。
【図６】図２の５−５’線でのニードルの配置関係を説
明するための概略図である。
【図７】従来のクァードテスト（quad test）に使用さ
れる集積回路チップ検査用プロブカードでニードルの配
置関係を説明するための概略図である。
【図８】本発明の実施の第１形態におけるデュアルテス
ト（dual test）に使用される集積回路チップ検査用プ
ロブカードの一部を概略的に示す図面である。
【図９】図８の９−９’線周辺のニードルの配置関係を
説明するための概略的な斜視図である。
【図１０】図８の９−９’線でのニードルの配置関係を
説明するための概略図である。
【図１１】本発明の実施の第２形態におけるデュアルテ
スト（dual test）に使用される集積回路チップ検査用
プロブカードの一部を概略的に示す図面である。
【図１２】本発明の実施の第１形態におけるクァードテ
スト（quad test）に使用される集積回路チップ検査用
プロブカードの一部を概略的に示す図面である。
【図１３】プロビング遂行回数によるプロブカードのコ
ンタクト抵抗の変化を比較して示すグラフである。
【図１４】プロブカードを利用したＥＤＳテスト遂行回
数による収率の変化を比較して示すグラフである。
【符号の説明】
２…ローディング／アンローディング部 ３…テスト部 ４…中央処理装置（CPU） ５…テスター ６…上部ＣＣＤカメラ ７…テスターヘッド ８…下部ＣＣＤカメラ ９…ステージ １０，３０，４０…ニードル １２…印刷回路基板 １４，３４，４４…固定リング １６…エポキシ樹脂 ２０…ウェーハ ２２…接触パッド ２４…チップ（Chip） ２６…スクライブライン ３６ａ，３６ｂ，３６ｃ，４６ａ，４６ｂ，４６ｃ，４
６ｄ，４６ｅ，４６ｆ…固定ブリッジ Ｔ１〜Ｔ４…テスト用チップ位置
フロントページの続き (72)発明者 ホーン−ジュング キム 大韓民国，キュンキ−ド，スオン−シティ ー，ウォンソン−グ，ウォンソン−ドング 1037，ケーエヌエイチシー セカンド アパートメント 204−202

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が内蔵された少なくとも二つ以
    上のチップの電気的特性を同時に検査できるように検査
    用回路が構成され、検査するチップが位置するようにそ
    の中央に貫通口が形成された印刷回路基板と、 前記各チップ上に形成された接触パッドを検査すること
    ができるように、前記印刷回路基板に連結された複数個
    のチップ検査用ニードルと、 前記印刷回路基板の貫通口の周辺に沿って設置され、前
    記チップ検査用ニードルを固定して前記印刷回路基板に
    接続させる固定リングと、 前記検査しようとするチップの間における隣接部の付近
    で前記固定リングの間を横切って設置され、前記チップ
    の間における隣接部の付近に形成される接触パッドを検
    査するための前記チップ検査用ニードルの一部を固定支
    持する固定ブリッジとを備えて成ることを特徴とする集
    積回路チップ検査用プロブカード。
  2. 【請求項２】 前記プロブカードは、クァードパッド型
    チップの電気的特性を検査することができるプロブカー
    ドであることを特徴とする請求項１記載の前記集積回路
    チップ検査用プロブカード。
  3. 【請求項３】 前記チップ間の隣接部付近に形成される
    接触パッドを検査するための前記チップ検査用ニードル
    は、中央を境界に前記固定リングの互いに対向する位置
    で層状に固定され、前記固定リングに近接した接触パッ
    ドを検査するためのニードルであるほど低層に位置し、
    特定層以上に位置するニードルは前記固定リングに直接
    固定支持されずに前記固定ブリッジを介して固定支持さ
    れることを特徴とする請求項２記載の前記集積回路チッ
    プ検査用プロブカード。
  4. 【請求項４】 前記固定ブリッジを介して固定支持され
    るニードルは、前記固定リングに層状で配置される場
    合、その２層以上に位置する中央部分のニードルである
    ことを特徴とする請求項３記載の前記集積回路チップ検
    査用プロブカード。
  5. 【請求項５】 前記固定ブリッジを介して固定支持され
    るニードルは、望ましくは前記固定リングに層状で配置
    される場合、その５層以上に位置する中央部分のニード
    ルであることを特徴とする請求項４記載の前記集積回路
    チップ検査用プロブカード。
  6. 【請求項６】 前記固定ブリッジを介して固定支持され
    るニードルは、前記固定リングに層状で配置される場
    合、前記接触パッドに接触するチップの長さが１０００
    μｍ以上になる中央部分のニードルであることを特徴と
    する請求項３記載の前記集積回路チップ検査用プロブカ
    ード。
  7. 【請求項７】 前記固定ブリッジを介して固定支持され
    る複数個のニードルは、前記固定ブリッジの同一の層上
    に配置されることを特徴とする請求項３記載の前記集積
    回路チップ検査用プロブカード。
  8. 【請求項８】 前記固定ブリッジを介して固定支持され
    る複数個のニードルは、前記接触パッドに接触するチッ
    プの長さが同一であることを特徴とする請求項３記載の
    前記集積回路チップ検査用プロブカード。
  9. 【請求項９】 前記プロブカードは、２つのチップの電
    気的特性を同時に検査することができるデュアルテスト
    用のプロブカードであることを特徴とする請求項１記載
    の前記集積回路チップ検査用プロブカード。
  10. 【請求項１０】 前記固定ブリッジは、２つのチップの
    間の空間上に設置されることを特徴とする請求項９記載
    の前記集積回路チップ検査用プロブカード。
  11. 【請求項１１】 前記固定ブリッジは、前記チップ間の
    隣接部に近接するチップの位置上に、さらに設置される
    ことを特徴とする請求項１０記載の前記集積回路チップ
    検査用プロブカード。
  12. 【請求項１２】 前記プロブカードは、４つのチップの
    電気的特性を同時に検査することができるクァードテス
    ト用のプロブカードであることを特徴とする請求項１記
    載の前記集積回路チップ検査用プロブカード。
  13. 【請求項１３】 前記固定ブリッジは、第１チップの右
    側上と、第１及び第２チップの間の隣接部上と、第２チ
    ップの右側上と、第３チップの左側上と、第３チップ及
    び第４チップの間の隣接部上と、第４チップの左側上と
    に、それぞれ対称的に設置されることを特徴とする請求
    項１２記載の前記集積回路チップ検査用プロブカード。
  14. 【請求項１４】 前記プロブカードは、８個のチップの
    電気的特性を同時に検査することができるオクタルテス
    ト用のプロブカードであることを特徴とする請求項１記
    載の前記集積回路チップ検査用プロブカード。
  15. 【請求項１５】 前記固定リングは長方形で、前記印刷
    回路基板の貫通口の周辺に沿って、前記印刷回路基板の
    下側に付着されることを特徴とする請求項１記載の前記
    集積回路チップ検査用プロブカード。
  16. 【請求項１６】 前記固定リングと固定ブリッジは、一
    体型でなることを特徴とする請求項１記載の前記集積回
    路検査用プロブカード。
  17. 【請求項１７】 前記固定リングと固定ブリッジは、セ
    ラミック材質から成ることを特徴とする請求項１記載の
    前記集積回路チップ検査用プロブカード。
  18. 【請求項１８】 前記チップ検査用ニードルは、エポキ
    シ樹脂によって、前記固定リングと固定ブリッジに固定
    されることを特徴とする請求項１記載の前記集積回路チ
    ップ検査用プロブカード。
  19. 【請求項１９】 前記チップ検査用ニードルは、タング
    ステン材質から成ることを特徴とする請求項１記載の前
    記集積回路チップ検査用プロブカード。
JP10231431A 1997-11-18 1998-08-18 集積回路チップ検査用プロブカード Pending JPH11174118A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR97-60898 1997-11-18
KR19970060898 1997-11-18
KR98-17391 1998-05-14
KR1019980017391A KR100292822B1 (ko) 1997-11-18 1998-05-14 집적회로 칩 검사용 프로브카드

Publications (1)

Publication Number Publication Date
JPH11174118A true JPH11174118A (ja) 1999-07-02

Family

ID=26633179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10231431A Pending JPH11174118A (ja) 1997-11-18 1998-08-18 集積回路チップ検査用プロブカード

Country Status (8)

Country Link
US (1) US6333635B1 (ja)
JP (1) JPH11174118A (ja)
CN (1) CN1150605C (ja)
DE (1) DE19837138B4 (ja)
FR (1) FR2771180B1 (ja)
GB (1) GB2331408B (ja)
NL (1) NL1010105C2 (ja)
TW (1) TW396485B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109626B1 (ko) 2010-12-09 2012-01-31 주식회사 루셈 프로브 카드의 니들 검사 장치 및 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4496456B2 (ja) * 2001-09-03 2010-07-07 軍生 木本 プローバ装置
US20030107387A1 (en) * 2001-12-06 2003-06-12 Scott Williams Multi-beam probe card
US7554347B2 (en) * 2002-03-19 2009-06-30 Georgia Tech Research Corporation High input/output density optoelectronic probe card for wafer-level test of electrical and optical interconnect components, methods of fabrication, and methods of use
CN100442056C (zh) * 2003-12-30 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于发光显微镜查找芯片缺陷的芯片固定装置
US7355418B2 (en) * 2004-02-12 2008-04-08 Applied Materials, Inc. Configurable prober for TFT LCD array test
US7319335B2 (en) 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
JP2006140294A (ja) * 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
US20060109014A1 (en) * 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
CN100414303C (zh) * 2005-08-10 2008-08-27 采钰科技股份有限公司 用于测试影像感测芯片的探针卡
TWI322645B (en) * 2006-12-20 2010-03-21 Nan Ya Printed Circuit Board Corp Lot traceable printed circuit board
CN101266262B (zh) * 2007-03-13 2010-09-01 旺矽科技股份有限公司 高速测试卡
JP5450537B2 (ja) * 2011-09-01 2014-03-26 株式会社東芝 映像表示装置
US8836363B2 (en) * 2011-10-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card partition scheme
TWI491887B (zh) * 2013-01-21 2015-07-11 Mjc Probe Inc 探針模組
CN103197227A (zh) * 2013-03-25 2013-07-10 西安华芯半导体有限公司 一种用于设计分析目的的晶圆测试方法
CN103926433B (zh) * 2014-03-20 2016-06-08 上海华力微电子有限公司 探针卡
US9995770B2 (en) * 2014-03-21 2018-06-12 Taiwan Semiconductor Manufacturing Company Limited Multidirectional semiconductor arrangement testing
TWI580969B (zh) * 2015-04-14 2017-05-01 Mpi Corp Probe card
CN105021852B (zh) * 2015-08-06 2017-09-05 北方联创通信有限公司 邮票孔封装模块测试夹具
CN105372574A (zh) * 2015-10-14 2016-03-02 华东光电集成器件研究所 一种半导体芯片晶圆毫伏级信号测试系统
CN105445509B (zh) * 2015-11-23 2018-12-11 上海华岭集成电路技术股份有限公司 一种应用于多颗射频芯片并行测试的悬臂式探针系统
TWI601960B (zh) * 2016-05-12 2017-10-11 新特系統股份有限公司 探針卡模組
CN107942223A (zh) * 2016-10-12 2018-04-20 肖敏 用于芯片测试和编程的装置及其制造方法
CN110850268A (zh) * 2018-08-21 2020-02-28 华邦电子股份有限公司 测试系统及其方法
CN110967570B (zh) * 2018-09-30 2021-11-05 上海微电子装备（集团）股份有限公司 一种探针卡、自动光学检测装置及方法
CN109358281A (zh) * 2018-10-11 2019-02-19 颜建芳 芯片烧录测试设备及其用于芯片的测试或程序烧录方法
CN114270201B (zh) * 2019-08-29 2024-05-14 Hrl实验室有限责任公司 小间距集成刀刃临时结合微结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2088118A1 (ja) * 1970-05-20 1972-01-07 Comp Generale Electricite
US4362991A (en) * 1980-12-12 1982-12-07 Burroughs Corporation Integrated circuit test probe assembly
US4766371A (en) * 1982-07-24 1988-08-23 Risho Kogyo Co., Ltd. Test board for semiconductor packages
US4719417A (en) * 1983-05-03 1988-01-12 Wentworth Laboratories, Inc. Multi-level test probe assembly for IC chips
US4780670A (en) * 1985-03-04 1988-10-25 Xerox Corporation Active probe card for high resolution/low noise wafer level testing
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
DE9112049U1 (ja) * 1991-09-26 1991-11-28 Siemens Ag, 8000 Muenchen, De
KR100196195B1 (ko) * 1991-11-18 1999-06-15 이노우에 쥰이치 프로우브 카드
DE9411360U1 (de) * 1994-07-13 1995-04-06 Probe Card Service Gmbh Meßplatine zur Qualitätssicherung von Halbleitern mit spezieller Meßspitzendurchführung
JP4010588B2 (ja) * 1996-12-19 2007-11-21 株式会社日本マイクロニクス 検査用ヘッド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109626B1 (ko) 2010-12-09 2012-01-31 주식회사 루셈 프로브 카드의 니들 검사 장치 및 방법

Also Published As

Publication number Publication date
FR2771180B1 (fr) 2000-01-07
GB9814089D0 (en) 1998-08-26
TW396485B (en) 2000-07-01
CN1150605C (zh) 2004-05-19
CN1218285A (zh) 1999-06-02
GB2331408B (en) 2001-08-29
FR2771180A1 (fr) 1999-05-21
DE19837138A1 (de) 1999-06-10
NL1010105C2 (nl) 1999-05-19
DE19837138B4 (de) 2005-09-22
US6333635B1 (en) 2001-12-25
GB2331408A (en) 1999-05-19

Similar Documents

Publication Publication Date Title
JPH11174118A (ja) 集積回路チップ検査用プロブカード
JP4521611B2 (ja) 半導体集積回路装置の製造方法
TW582082B (en) Probe card and method of manufacturing the same
TW200816339A (en) Bump test units and apparatus, and methods for testing bumps
US7456640B2 (en) Structure for coupling probes of probe device to corresponding electrical contacts on product substrate
JP2002164104A (ja) プローブカード
US7102372B2 (en) Apparatus and method for testing conductive bumps
JPH10153644A (ja) Ｂｇａデバイス・テスト用アダプタ・モジュール
JP4919365B2 (ja) 半導体集積回路の製造方法
JP2005183863A (ja) 半導体集積回路装置の製造方法
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
TWI484192B (zh) Probe card, inspection device and inspection method
JP2002283049A (ja) コンタクトピンのはんだ付け方法およびコンタクトピン
JP3334659B2 (ja) プローブカード
KR100292822B1 (ko) 집적회로 칩 검사용 프로브카드
JP3124983B2 (ja) 電気回路検査装置
JPH03163364A (ja) 素子試験装置
JP4492976B2 (ja) 半導体装置
KR20090092935A (ko) 프로브 본딩 방법
JP4406218B2 (ja) プローブを備えた検査装置、およびプローブを備えた検査装置の位置決め機構による位置決め方法
JPH01295185A (ja) 検査装置
JP4185225B2 (ja) コンタクトプローブの検査装置
JPH02216467A (ja) プローバ
JP2000227451A (ja) 回路基板検査装置
JP2001077162A (ja) 半導体集積回路のプロービング試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630