CN107942223A - 用于芯片测试和编程的装置及其制造方法 - Google Patents
用于芯片测试和编程的装置及其制造方法 Download PDFInfo
- Publication number
- CN107942223A CN107942223A CN201610891906.6A CN201610891906A CN107942223A CN 107942223 A CN107942223 A CN 107942223A CN 201610891906 A CN201610891906 A CN 201610891906A CN 107942223 A CN107942223 A CN 107942223A
- Authority
- CN
- China
- Prior art keywords
- chip
- placement region
- mainboard
- pins
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000003825 pressing Methods 0.000 claims description 55
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 239000000523 sample Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000012549 training Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开提供了用于芯片测试和编程的装置及其制造方法,能够简化制造过程,降低成本,并且使用者能够简单确认装置与芯片是否良好接触。该装置包括主板,主板上形成有:与芯片的主体对应的第一放置区域,围绕第一放置区域并与芯片的多个管脚分别对应的多个第一引脚,在第一放置区域之外的多个第一触点,以及多条第一导线,每条第一导线将一个第一引脚与一个第一触点连接。当芯片放置在第一放置区域上时,芯片的多个管脚分别与多个第一引脚相接触。
Description
技术领域
本公开实施例涉及用于芯片测试和编程的装置及其制造方法。
背景技术
芯片的测试座或编程座大量使用在电子工业中,主要用途是将软件写入大量的芯片中,以及在制版前进行软件开发和功能测试。但是现有的测试或编程座价格较高,例如针对方形扁平封装(QFP)芯片的编程座的价格一般在几百到上千元,对于开发而言成本太高,因此在开发过程中并没有大量使用。
现有编程座还有一个重要的缺点,也就是使用者无法确认,编程座是否和放入的芯片良好接触。
发明内容
本公开提供了用于芯片测试和编程的装置及其制造方法,能够简化制造过程,降低成本,并且使用者能够简单确认装置与芯片是否良好接触。
根据本公开一方面,提供了一种用于芯片测试和编程的装置,包括主板,主板上形成有:与芯片的主体对应的第一放置区域,围绕第一放置区域并与芯片的多个管脚分别对应的多个第一引脚,在第一放置区域之外的多个第一触点,以及多条第一导线,每条第一导线将一个第一引脚与一个第一触点连接。当芯片放置在第一放置区域上时,芯片的多个管脚分别与多个第一引脚相接触。
根据实施例,第一放置区域、第一引脚、第一触点和第一导线形成在主板的第一表面,在主板的第一表面上还形成有多个第二引脚,多个第二引脚与芯片的多个管脚分别对应,每一个第二引脚与相应的一个第一引脚邻近但不接触,并且当芯片放置在第一放置区域上时,芯片的每个管脚与对应的第一引脚和第二引脚分别接触。在第一放置区域之外、主板的与第一表面相对的第二表面上形成有多个第二触点和多条第二导线,每条第二导线将一个第二触点与一个第二引脚连接。
根据实施例,主板上还形成有至少两个第一定位孔,所述装置还包括:压板,压板上形成有与主板的第一定位孔对应的至少两个第二定位孔,以及至少两个定位销,用于插入到第一和第二定位孔中。当芯片放置在主板的第一放置区域上并且盖上压板时,第一定位孔和第二定位孔分别对齐,并通过定位销插入到第一和第二定位孔,将芯片定位在第一放置区域。
根据实施例,压板上还形成有:与芯片的主体对应的第二放置区域,围绕第二放置区域并与芯片的多个管脚分别对应的多个第三引脚,在第二放置区域之外的多个第三触点,以及多条第三导线,每条第三导线将一个第三引脚与一个第三触点连接。当芯片放置在第二放置区域上时,芯片的多个管脚分别与多个第三引脚相接触。
根据实施例,所述装置还包括:固定件,当芯片放置在主板的第一放置区域上并且盖上压板时,利用固定件将主板和压板以及夹在其间的芯片固定。
根据实施例,第二放置区域形成为能够容纳芯片的凹入或开口。
根据实施例,所述装置还包括定位板,定位板上形成有能够容纳芯片的开口,以及与主板的至少两个第一定位孔对应的至少两个第三定位孔。当芯片放置在主板的第一放置区域上并盖上定位板时,第一定位孔和第三定位孔分别对齐,芯片容纳在定位板的开口中,并通过定位销插入到第一和第三定位孔,将芯片定位在第一放置区域。
根据本公开另一方面,提供了一种用于芯片测试和编程的装置的制造方法,包括提供主板,并在主板上形成:与芯片的主体对应的第一放置区域,围绕第一放置区域并与芯片的多个管脚分别对应的多个第一引脚,在第一放置区域之外的多个第一触点,以及多条第一导线,每条第一导线将一个第一引脚与一个第一触点连接。当芯片放置在第一放置区域上时,芯片的多个管脚分别与多个第一引脚相接触。
根据实施例,第一放置区域、第一引脚、第一触点和第一导线形成在主板的第一表面,所述制造方法还包括:在主板的第一表面上形成多个第二引脚,多个第二引脚与芯片的多个管脚分别对应,每一个第二引脚与相应的一个第一引脚邻近但不接触,并且当芯片放置在第一放置区域上时,芯片的每个管脚与对应的第一引脚和第二引脚分别接触;以及在第一放置区域之外、主板的与第一表面相对的第二表面上形成多个第二触点和多条第二导线。每条第二导线将一个第二触点与一个第二引脚连接。
根据实施例,制造方法还包括:在主板上形成至少两个第一定位孔,提供压板,并在压板上形成与主板的第一定位孔对应的至少两个第二定位孔,以及提供至少两个定位销,用于插入到第一和第二定位孔中。当芯片放置在主板的第一放置区域上并且盖上压板时,通过定位销插入到压板和主板上的第一和第二定位孔,将芯片定位在第一放置区域。
根据实施例,制造方法还包括:在压板上形成与芯片的主体对应的第二放置区域,围绕第二放置区域并与芯片的多个管脚分别对应的多个第三引脚,在第二放置区域之外的多个第三触点,以及多条第三导线,每条第三导线将一个第三引脚与一个第三触点连接。当芯片放置在第二放置区域上时,芯片的多个管脚分别与多个第三引脚相接触。
根据实施例,制造方法还包括:提供固定件,用于当芯片放置在主板的第一放置区域上并且盖上压板时,利用固定件将主板和压板以及夹在其间的芯片固定。
根据实施例,制造方法还包括:提供定位板,并在定位板上形成能够容纳芯片的开口、以及与主板的至少两个第一定位孔对应的至少两个第三定位孔。当芯片放置在主板的第一放置区域上并盖上定位板时,第一定位孔和第三定位孔分别对齐,芯片容纳在定位板的开口中,并通过定位销插入到第一和第三定位孔,将芯片定位在第一放置区域。
相比于现有编程座,本公开的上述装置至少具有如下优点。
现有编程座的每一个引脚均为精密镀金探针或弹簧片,引脚越多,加工成本越大。本公开的装置可以使用印刷电路板(PCB)加工的化学腐蚀技术,一次成型,无论多少引脚,加工成本能够保持不变,并且无需精密加工设备和工艺。
现有编程座需要专用的模具,需要针对每种芯片,定制精密模具和特殊材料,成本很高。本公开的装置使用常用的PCB加工技术,不需要特殊模具,大幅度降低成本。
对于现有编程座,在工厂需要专用设备和训练有素的工人组装,无论是前期投资和后期运营,都无法回避培训等成本。本公开的装置无需复杂的组装设备和训练有素的工人,普通人工就可以迅速组装,无需设备投资,无需培训,大大降低了成本。
现有编程座中引脚数量较多,不与芯片管脚对应,难以确认是否与放入的芯片良好接触。本公开的装置可以利用主板和/或压板上的引脚和触点,容易地确认是否与放入的芯片良好接触。
附图说明
从参考附图的实施例的以下描述,本发明的进一步特征和优点将变得清楚明白。
图1示出了根据本公开实施例的用于芯片测试和编程的装置的示意图;
图2示出了芯片安装到测试和编程装置中的示意图;
图3示出了包括压板的测试和编程装置的示意图;
图4示出了芯片安装到测试和编程装置中的示意图;
图5示出了根据本公开另一实施例的压板的示意图;
图6示出了根据本公开实施例的确认安装的芯片与测试和编程装置否良好接触的示意图;
图7示出了根据本公开另一实施例的测试和编程装置的主板的示意图;
图8示出了图7所示主板的背面的示意图;
图9示出了包括定位板的测试和编程装置的示意图;以及
图10示出了根据本公开另一实施例的确认安装的芯片与测试和编程装置否良好接触的示意图。
具体实施方式
在本公开中,各种实施例及其附图只是说明,不应该以任何方式解释为限制公开的范围。本领域技术人员应理解,可以以任何适当配置或结构来实现本公开的原理。下文中,将参照附图描述本公开的示例性实施例。在以下描述中,将省略公知功能或配置的详细描述,原因在于其将不必要地混淆本公开的主旨。此外,本文使用的术语是根据本公开的功能定义的。因此,这些术语可以随用户或使用者的意图或实践而改变。因此,必须基于本文的描述来理解本文使用的术语。
图1示出了根据本公开实施例的用于芯片测试和编程的装置(下文简称测试和编程装置)的示意图。如图1所示,该测试和编程装置包括主板1,主板上形成有与芯片2的主体对应的第一放置区域10,例如区域10的形状和尺寸与芯片2的形状和尺寸对应。芯片2是方形扁平封装(QFP)的芯片,在本公开中作为示例,为32个管脚的QFP芯片。本公开不限于这种芯片,而是可以适用于各种封装的芯片。主板1上还形成有围绕第一放置区域10并与芯片2的多个管脚分别对应的多个第一引脚12,在第一放置区域10之外的多个第一触点16,以及多条第一导线14,每条第一导线14将一个第一引脚12与一个第一触点16连接。当芯片2放置在第一放置区域10上时,芯片的多个管脚分别与多个第一引脚12相接触,如图2所示。此时,可以通过连接到第一触点16对芯片2进行测试和编程。此外,可以利用例如万用表连接芯片的管脚和第一触点16来测试通断,检测安装的芯片与测试和编程装置否良好接触。相比于现有编程座,本公开的测试和编程装置的检测和确认方式简单易行。
图3示出了包括压板3的测试和编程装置的示意图。如图3所示,除了主板1,该测试和编程装置还包括压板3以及至少两个定位销4,用于进一步定位或固定芯片2。在该实施例中,主板1上形成有至少两个第一定位孔18,例如形成在主板1上第一放置区域10之外,两个定位孔18彼此相对地位于主板1的对角角落上。压板3上形成有与主板1的第一定位孔18对应的至少两个第二定位孔38。两个定位销4插入到第一和第二定位孔中,以定位芯片2。还可以采用其他形式的定位件,例如其他形状、其他数目的定位孔和定位销,本公开不限于该实施例。当芯片2放置在主板1的第一放置区域10上并且盖上压板3时,第一定位孔18和第二定位孔38分别对齐,并通过定位销4插入到第一和第二定位孔,将芯片2定位在第一放置区域10。根据实施例,压板3上可以形成能够容纳芯片2的凹入或开口,如图4所示,芯片2被容纳在压板2的开口中,这样有助于进一步定位芯片2。
图5示出了根据本公开另一实施例的压板的示意图。不同于压板3,压板3’上还形成有与芯片2的主体对应的第二放置区域30,围绕第二放置区域30并与芯片2的多个管脚分别对应的多个第三引脚32,在第二放置区域30之外的多个第三触点36,以及多条第三导线34,每条第三导线34将一个第三引脚32与一个第三触点36连接。当芯片2放置在第二放置区域30上时,芯片2的多个管脚分别与多个第三引脚32相接触。图5中示出了第二放置区域30形成为形状和尺寸与芯片2对应的、能够容纳芯片2的凹入或开口。当进行测试或编程时,可以先将芯片2放入压板3’的第二放置区域30,再插入定位销4,然后盖上主板1,使得定位销4插入到第一和第二定位孔,从而将芯片2准确安装和定位。
根据本公开实施例,该测试和编程装置还可以包括固定件,当芯片放置在主板的第一放置区域上并且盖上压板时,利用固定件将主板和压板以及夹在其间的芯片固定。该固定件例如可以是螺钉,通过拧到主板和压板上的对应螺孔中,将芯片固定。该固定件还可以是例如夹子,将主板和压板夹持住。本公开不限于这些示例,而是可以利用任何适当的固定方式。
图6示出了根据本公开实施例的确认安装的芯片2与测试和编程装置否良好接触的示意图。图6的测试和编程装置包括主板1和压板3’。当芯片2安装好时,芯片2的管脚应该与主板1的第一引脚12和压板3’的第三引脚32分别接触。这样,利用万用表连接到第一触点16和第三触点36来测试通断,能够检测安装的芯片与测试和编程装置否良好接触。相比于现有编程座,本公开的测试和编程装置的检测和确认方式简单易行。
图7示出了根据本公开另一实施例的测试和编程装置的主板1’的示意图。图7中的主板1’上形成有与芯片的主体对应的第一放置区域10’,围绕第一放置区域10’并与芯片的多个管脚分别对应的多个第一引脚12’,在第一放置区域10’之外的多个第一触点16’,以及多条第一导线14’,每条第一导线14’将一个第一引脚12’与一个第一触点16’连接。第一放置区域10’、第一引脚12’、第一触点16’和第一导线14’形成在主板1’的第一表面,例如用于放置芯片的正面。主板1’的第一表面上还形成有多个第二引脚74,多个第二引脚74也围绕第一放置区域10’,与芯片的多个管脚分别对应,每一个第二引脚74与相应的一个第一引脚12’邻近但不接触,并且当芯片放置在第一放置区域上10’时,芯片的每个管脚与对应的第一引脚12’和第二引脚74分别接触。此外,在第一放置区域10’之外、主板1’的与第一表面相对的第二表面(例如背面)上还形成有多个第二触点72和多条第二导线70,如图8所示,每条第二导线70将一个第二触点72与一个第二引脚74连接。
可以利用图7和8所示的主板1’来放置例如方形扁平无引线封装(QFN)的芯片,在本公开中作为示例,为16个管脚的QFN芯片。如图9所示,芯片2’可以放置在主板1’的第一放置区域10’上,芯片2’的管脚应该与主板1’的第一引脚12’和第二引脚74良好接触。为了确认是否良好接触,利用万用表连接到第一触点16’和第二触点72,就能够检测安装的芯片与测试和编程装置否良好接触。相比于现有编程座,本公开的测试和编程装置的检测和确认方式简单易行。
此外,如图9所示,该测试和编程装置还可以包括定位板5,定位板5上形成有能够容纳芯片的开口,以及与主板的至少两个第一定位孔对应的至少两个第三定位孔。当芯片放置在主板的第一放置区域上并盖上定位板时,第一定位孔和第三定位孔分别对齐,芯片容纳在定位板的开口中,并通过定位销插入到第一和第三定位孔,将芯片定位在第一放置区域。
图10示出了根据本公开另一实施例的确认安装的芯片与测试和编程装置否良好接触的示意图。图10中的测试和编程装置包括主板1’、定位板5、压板3以及作为固定件的螺钉6。首先将芯片2’放置到主板1’的第一放置区域10’上,接着套上定位板5,并插上定位销。然后,盖上压板3,使得定位销插入到主板1’、定位板5、压板3的对应定位孔中。最后,为了进一步固定,拧入螺钉6。安装完毕之后,为了确认是否良好接触,利用万用表连接到第一触点16’和第二触点72来测试通断,从而检测芯片2’与主板1’是否良好接触。相比于现有编程座,芯片的安装以及本公开的测试和编程装置的检测和确认方式简单易行。
现有的编程座的结构是每一个芯片管脚下面有一个镀金精密柔性探针或弹簧片,连接到编程座下面,多个探针或弹簧片精确地固定在编程座壳体上,然后通过机械结构将芯片固定在探针或弹簧片上。这种结构不易于使用,也不易于检测和确认是否良好接触。与之不同,根据本公开实施例的测试和编程装置使用方便,能够直观简单地检测和确认是否良好接触。
下面描述根据本公开实施例的上述测试和编程装置的制造方法。该制造方法包括:提供主板,并在主板上形成与芯片的主体对应的第一放置区域,围绕第一放置区域并与芯片的多个管脚分别对应的多个第一引脚,在第一放置区域之外的多个第一触点,以及多条第一导线,每条第一导线将一个第一引脚与一个第一触点连接。当芯片放置在第一放置区域上时,芯片的多个管脚分别与多个第一引脚相接触。
根据实施例,第一放置区域、第一引脚、第一触点和第一导线形成在主板的第一表面,所述制造方法还包括:在主板的第一表面上形成多个第二引脚,多个第二引脚与芯片的多个管脚分别对应,每一个第二引脚与相应的一个第一引脚邻近但不接触,并且当芯片放置在第一放置区域上时,芯片的每个管脚与对应的第一引脚和第二引脚分别接触;以及在第一放置区域之外、主板的与第一表面相对的第二表面上形成多个第二触点和多条第二导线。每条第二导线将一个第二触点与一个第二引脚连接。
根据实施例,制造方法还包括:在主板上形成至少两个第一定位孔,提供压板,并在压板上形成与主板的第一定位孔对应的至少两个第二定位孔,以及提供至少两个定位销,用于插入到第一和第二定位孔中。当芯片放置在主板的第一放置区域上并且盖上压板时,通过定位销插入到压板和主板上的第一和第二定位孔,将芯片定位在第一放置区域。
根据另一实施例,制造方法还包括:在压板上形成与芯片的主体对应的第二放置区域,围绕第二放置区域并与芯片的多个管脚分别对应的多个第三引脚,在第二放置区域之外的多个第三触点,以及多条第三导线,每条第三导线将一个第三引脚与一个第三触点连接。当芯片放置在第二放置区域上时,芯片的多个管脚分别与多个第三引脚相接触。
根据另一实施例,制造方法还包括:提供固定件,用于当芯片放置在主板的第一放置区域上并且盖上压板时,利用固定件将主板和压板以及夹在其间的芯片固定。
根据另一实施例,制造方法还包括:提供定位板,并在定位板上形成能够容纳芯片的开口、以及与主板的至少两个第一定位孔对应的至少两个第三定位孔。当芯片放置在主板的第一放置区域上并盖上定位板时,第一定位孔和第三定位孔分别对齐,芯片容纳在定位板的开口中,并通过定位销插入到第一和第三定位孔,将芯片定位在第一放置区域。
现有的编程座的结构是,每一个芯片管脚下面有一个镀金精密柔性探针或弹簧片,连接到编程座下面;多个探针或弹簧片精确地固定在编程座壳体上;然后通过机械结构将芯片固定在探针或弹簧片上。由此,管脚越多,探针和弹簧片也越多,加工成本越高。现有编程座的制造方法包括:制造编程座壳体模具,通过注塑工艺生产编程座壳体,生产探针,将探针固定到编程座壳体上,以及利用专用设备组装壳体。这种结构较为复杂,制造方法要求专用设备和训练有素的工人,成本很高。相比于现有编程座,本公开的测试和编程装置可以采用PCB板工艺,一次性制造主板、压板和定位板,并且以PCB板上的触点替代探针,一次成型,不管管脚多少,成本固定。这样,使用常用的PCB加工技术,不需要特殊模具,无需复杂的组装设备和训练有素的工人,无需设备投资,无需培训,大大降低了成本。
上述实施例仅是示例并不限制本公开。示例性实施例的描述意在说明性的,而不是为了限制权利要求的范围,并且本领域技术人员将清楚多种替代、改进和变化。
Claims (13)
1.一种用于芯片测试和编程的装置,包括:
主板,主板上形成有
与芯片的主体对应的第一放置区域,
围绕第一放置区域并与芯片的多个管脚分别对应的多个第一引脚,
在第一放置区域之外的多个第一触点,以及
多条第一导线,每条第一导线将一个第一引脚与一个第一触点连接,
其中当芯片放置在第一放置区域上时,芯片的多个管脚分别与多个第一引脚相接触。
2.根据权利要求1所述的装置,其中第一放置区域、多个第一引脚、第一触点和第一导线形成在主板的第一表面,
在主板的第一表面上还形成有多个第二引脚,多个第二引脚与芯片的多个管脚分别对应,每一个第二引脚与相应的一个第一引脚邻近但不接触,并且当芯片放置在第一放置区域上时,芯片的每个管脚与对应的第一引脚和第二引脚分别接触,
在第一放置区域之外、主板的与第一表面相对的第二表面上形成有多个第二触点和多条第二导线,每条第二导线将一个第二触点与一个第二引脚连接。
3.根据权利要求1所述的装置,其中主板上还形成有至少两个第一定位孔,
所述装置还包括:
压板,压板上形成有与主板的第一定位孔对应的至少两个第二定位孔,以及
至少两个定位销,用于插入到第一和第二定位孔中,
当芯片放置在主板的第一放置区域上并且盖上压板时,第一定位孔和第二定位孔分别对齐,并通过定位销插入到第一和第二定位孔,将芯片定位在第一放置区域。
4.根据权利要求3所述的装置,其中压板上还形成有:
与芯片的主体对应的第二放置区域,
围绕第二放置区域并与芯片的多个管脚分别对应的多个第三引脚,
在第二放置区域之外的多个第三触点,以及
多条第三导线,每条第三导线将一个第三引脚与一个第三触点连接,
其中当芯片放置在第二放置区域上时,芯片的多个管脚分别与多个第三引脚相接触。
5.根据权利要求3所述的装置,还包括:
固定件,当芯片放置在主板的第一放置区域上并且盖上压板时,利用固定件将主板和压板以及夹在其间的芯片固定。
6.根据权利要求4所述的装置,其中第二放置区域形成为能够容纳芯片的凹入或开口。
7.根据权利要求1或2所述的装置,还包括:
定位板,定位板上形成有
能够容纳芯片的开口,以及
与主板的至少两个第一定位孔对应的至少两个第三定位孔;
当芯片放置在主板的第一放置区域上并盖上定位板时,第一定位孔和第三定位孔分别对齐,芯片容纳在定位板的开口中,并通过定位销插入到第一和第三定位孔,将芯片定位在第一放置区域。
8.一种用于芯片测试和编程的装置的制造方法,包括:
提供主板,并在主板上形成
与芯片的主体对应的第一放置区域,
围绕第一放置区域并与芯片的多个管脚分别对应的多个第一引脚,
在第一放置区域之外的多个第一触点,以及
多条第一导线,每条第一导线将一个第一引脚与一个第一触点连接,
其中当芯片放置在第一放置区域上时,芯片的多个管脚分别与多个第一引脚相接触。
9.根据权利要求8所述的制造方法,其中第一放置区域、多个第一引脚、第一触点和第一导线形成在主板的第一表面,
所述制造方法还包括:在主板的第一表面上形成多个第二引脚,多个第二引脚与芯片的多个管脚分别对应,每一个第二引脚与相应的一个第一引脚邻近但不接触,并且当芯片放置在第一放置区域上时,芯片的每个管脚与对应的第一引脚和第二引脚分别接触;
在第一放置区域之外、主板的与第一表面相对的第二表面上形成多个第二触点和多条第二导线,每条第二导线将一个第二触点与一个第二引脚连接。
10.根据权利要求8所述的制造方法,还包括:
在主板上形成至少两个第一定位孔,
提供压板,并在压板上形成与主板的第一定位孔对应的至少两个第二定位孔,以及
提供至少两个定位销,用于插入到第一和第二定位孔中,
其中当芯片放置在主板的第一放置区域上并且盖上压板时,通过定位销插入到压板和主板上的第一和第二定位孔,将芯片定位在第一放置区域。
11.根据权利要求10所述的制造方法,还包括:
在压板上形成
与芯片的主体对应的第二放置区域,
围绕第二放置区域并与芯片的多个管脚分别对应的多个第三引脚,
在第二放置区域之外的多个第三触点,以及
多条第三导线,每条第三导线将一个第三引脚与一个第三触点连接,
其中当芯片放置在第二放置区域上时,芯片的多个管脚分别与多个第三引脚相接触。
12.根据权利要求10所述的制造方法,还包括:
提供固定件,用于当芯片放置在主板的第一放置区域上并且盖上压板时,利用固定件将主板和压板以及夹在其间的芯片固定。
13.根据权利要求8或9所述的制造方法,还包括:
提供定位板,并在定位板上形成能够容纳芯片的开口、以及与主板的至少两个第一定位孔对应的至少两个第三定位孔;
其中当芯片放置在主板的第一放置区域上并盖上定位板时,第一定位孔和第三定位孔分别对齐,芯片容纳在定位板的开口中,并通过定位销插入到第一和第三定位孔,将芯片定位在第一放置区域。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610891906.6A CN107942223A (zh) | 2016-10-12 | 2016-10-12 | 用于芯片测试和编程的装置及其制造方法 |
PCT/CN2017/103164 WO2018068627A1 (zh) | 2016-10-12 | 2017-09-25 | 用于芯片测试和编程的装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610891906.6A CN107942223A (zh) | 2016-10-12 | 2016-10-12 | 用于芯片测试和编程的装置及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107942223A true CN107942223A (zh) | 2018-04-20 |
Family
ID=61905163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610891906.6A Pending CN107942223A (zh) | 2016-10-12 | 2016-10-12 | 用于芯片测试和编程的装置及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN107942223A (zh) |
WO (1) | WO2018068627A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108663548A (zh) * | 2018-04-11 | 2018-10-16 | 郑州云海信息技术有限公司 | 一种pcie卡测试防护治具,测试架构及测试方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9814089D0 (en) * | 1997-11-18 | 1998-08-26 | Samsung Electronics Co Ltd | Probe card for testing integrated circuit chips |
US6323639B1 (en) * | 2000-04-04 | 2001-11-27 | Azalea Microelectronics Corporation | Powering dies on a semiconductor wafer through wafer scribe line areas |
JP2006261267A (ja) * | 2005-03-16 | 2006-09-28 | Sharp Corp | 検査装置及び検査方法、集積回路素子の製造方法、集積回路素子 |
CN101315408A (zh) * | 2007-05-29 | 2008-12-03 | 上海允科自动化有限公司 | 集成电路芯片的检测与包装设备 |
CN101728343A (zh) * | 2008-10-21 | 2010-06-09 | 恩益禧电子股份有限公司 | Tcp型半导体器件及其测试方法 |
US20100289135A1 (en) * | 2009-05-15 | 2010-11-18 | Infineon Technologies Ag | Semiconductor chip package |
CN102037369A (zh) * | 2008-05-21 | 2011-04-27 | 夸利陶公司 | 高温陶瓷芯片封装和在测板插座 |
US20110149740A1 (en) * | 2009-12-21 | 2011-06-23 | International Business Machines Corporation | Receiver signal probing using a shared probe point |
KR20130071038A (ko) * | 2011-12-20 | 2013-06-28 | (주)기가레인 | 반도체 칩 테스트용 소켓 |
CN103441481A (zh) * | 2013-09-14 | 2013-12-11 | 西安科技大学 | 矿井低压电网自适应选择性漏电保护系统及方法 |
US20140239502A1 (en) * | 2013-02-25 | 2014-08-28 | Stmicroelectronics S.R.L. | Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process |
CN204389644U (zh) * | 2015-02-11 | 2015-06-10 | 中芯国际集成电路制造(北京)有限公司 | 测试板装置 |
CN206209066U (zh) * | 2016-10-12 | 2017-05-31 | 肖敏 | 用于芯片测试和编程的装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3963986A (en) * | 1975-02-10 | 1976-06-15 | International Business Machines Corporation | Programmable interface contactor structure |
US5231314A (en) * | 1992-03-02 | 1993-07-27 | National Semiconductor Corporation | Programmable timing circuit for integrated circuit device with test access port |
US5406197A (en) * | 1992-07-31 | 1995-04-11 | International Business Machines Corporation | Apparatus for controlling test inputs of circuits on an electronic module |
WO1996013967A1 (en) * | 1994-10-28 | 1996-05-09 | Micromodule Systems | Programmable high density electronic testing device |
KR0154647B1 (ko) * | 1995-09-20 | 1998-10-15 | 김광호 | 노출된 공통 패드를 갖는 멀티 칩 패키지 |
US5717695A (en) * | 1995-12-04 | 1998-02-10 | Silicon Graphics, Inc. | Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics |
US6240535B1 (en) * | 1995-12-22 | 2001-05-29 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
CN101339225B (zh) * | 2007-07-06 | 2010-09-29 | 京元电子股份有限公司 | 具有混合信号处理装置的测试界面 |
CN101149419B (zh) * | 2007-11-13 | 2011-06-15 | 北京邮电大学 | 一种用于带有表贴芯片电路的验证调试系统 |
US20090134901A1 (en) * | 2007-11-28 | 2009-05-28 | Chen Ping-Po | Integrated circuit die structure simplifying ic testing and testing method thereof |
CN101464490B (zh) * | 2007-12-17 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 一种通用型测试板及其使用方法 |
US20120286818A1 (en) * | 2011-05-11 | 2012-11-15 | Qualcomm Incorporated | Assembly for optical backside failure analysis of wire-bonded device during electrical testing |
CN202362423U (zh) * | 2011-10-10 | 2012-08-01 | 上海捷策创电子科技有限公司 | 自动测试装置终测环境下调试晶圆级测试方案的装置 |
CN205562750U (zh) * | 2016-04-26 | 2016-09-07 | 中芯国际集成电路制造(北京)有限公司 | 测试板 |
-
2016
- 2016-10-12 CN CN201610891906.6A patent/CN107942223A/zh active Pending
-
2017
- 2017-09-25 WO PCT/CN2017/103164 patent/WO2018068627A1/zh active Application Filing
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9814089D0 (en) * | 1997-11-18 | 1998-08-26 | Samsung Electronics Co Ltd | Probe card for testing integrated circuit chips |
US6323639B1 (en) * | 2000-04-04 | 2001-11-27 | Azalea Microelectronics Corporation | Powering dies on a semiconductor wafer through wafer scribe line areas |
JP2006261267A (ja) * | 2005-03-16 | 2006-09-28 | Sharp Corp | 検査装置及び検査方法、集積回路素子の製造方法、集積回路素子 |
CN101315408A (zh) * | 2007-05-29 | 2008-12-03 | 上海允科自动化有限公司 | 集成电路芯片的检测与包装设备 |
CN102037369A (zh) * | 2008-05-21 | 2011-04-27 | 夸利陶公司 | 高温陶瓷芯片封装和在测板插座 |
CN101728343A (zh) * | 2008-10-21 | 2010-06-09 | 恩益禧电子股份有限公司 | Tcp型半导体器件及其测试方法 |
US20100289135A1 (en) * | 2009-05-15 | 2010-11-18 | Infineon Technologies Ag | Semiconductor chip package |
US20110149740A1 (en) * | 2009-12-21 | 2011-06-23 | International Business Machines Corporation | Receiver signal probing using a shared probe point |
KR20130071038A (ko) * | 2011-12-20 | 2013-06-28 | (주)기가레인 | 반도체 칩 테스트용 소켓 |
US20140239502A1 (en) * | 2013-02-25 | 2014-08-28 | Stmicroelectronics S.R.L. | Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process |
CN103441481A (zh) * | 2013-09-14 | 2013-12-11 | 西安科技大学 | 矿井低压电网自适应选择性漏电保护系统及方法 |
CN204389644U (zh) * | 2015-02-11 | 2015-06-10 | 中芯国际集成电路制造(北京)有限公司 | 测试板装置 |
CN206209066U (zh) * | 2016-10-12 | 2017-05-31 | 肖敏 | 用于芯片测试和编程的装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108663548A (zh) * | 2018-04-11 | 2018-10-16 | 郑州云海信息技术有限公司 | 一种pcie卡测试防护治具,测试架构及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2018068627A1 (zh) | 2018-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102095946B (zh) | 通用型封装构造电性测试装置 | |
CN204514967U (zh) | 一种pcb测试连接器 | |
CN206311720U (zh) | 具有手动下压机构的指纹芯片检测系统 | |
CN101122614A (zh) | 测试探针装置及其制造方法 | |
CN206209066U (zh) | 用于芯片测试和编程的装置 | |
CN107942223A (zh) | 用于芯片测试和编程的装置及其制造方法 | |
CN200986566Y (zh) | 万用型复合式电路板测试治具 | |
CN206945746U (zh) | 集成芯片测试座及集成芯片测试模组 | |
US4847553A (en) | Needle card contacting mechanism for testing micro-electronic components | |
CN207992338U (zh) | 指纹模组测试治具 | |
US20070054514A1 (en) | Socket measurement apparatus and method | |
CN209911419U (zh) | 一种载波测试工装 | |
EP1921459A1 (en) | Calibration board for electronic component testing apparatus | |
EP0299232A1 (en) | Circuit board test fixture | |
CN213149157U (zh) | 一种高精度微型芯片测试治具 | |
CN104597390A (zh) | 多型号多插法点阵结构体测试机自动识别系统 | |
EP3385726A1 (en) | Kelvin connection with positional accuracy | |
CN210427719U (zh) | 一种检测柔性电路板冲切漏孔的装置 | |
CN208367165U (zh) | 一种防漏贴重贴pi补强片防刺伤金手指柔性线路板测试治具 | |
CN206311725U (zh) | 指纹芯片性能检测系统 | |
CN205941605U (zh) | 接触导通结构、接触导通装置和板对板测试器 | |
KR100815251B1 (ko) | 인터페이스에프피씨비 | |
CN101241160A (zh) | 电子元件测试座的检测装置及其检测方法 | |
CN212082266U (zh) | 一种产品检测实验用治具 | |
CN216283368U (zh) | 一种新能源汽车电机控制器电路板内层铜厚的测量装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |